JP5353889B2 - 情報処理装置、及びその制御方法 - Google Patents
情報処理装置、及びその制御方法 Download PDFInfo
- Publication number
- JP5353889B2 JP5353889B2 JP2010529523A JP2010529523A JP5353889B2 JP 5353889 B2 JP5353889 B2 JP 5353889B2 JP 2010529523 A JP2010529523 A JP 2010529523A JP 2010529523 A JP2010529523 A JP 2010529523A JP 5353889 B2 JP5353889 B2 JP 5353889B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- processing apparatus
- storage device
- hardware
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
このため、情報処理装置の起動時間を短縮する技術が種々提案されている。
情報処理装置本体と前記情報処理装置本体の診断を行うシステム制御装置を有し、
前記情報処理装置本体は、
演算を行う第1の処理装置と、
前記第1の処理装置の構成情報を格納する第1の記憶装置と、
前記第1の記憶装置からの前記構成情報の読み出しを制御する第1の制御装置を有し、
前記システム制御装置は、
前記システム処理装置の制御を行うプログラムと前記情報処理装置の診断手順を格納する第2の記憶装置と、
前記第2の記憶装置から前記プログラムを読み出して実行する第2の処理装置と、
前記第2の処理装置による前記プログラムの実行と並行して、前記第2の記憶装置に格納された前記診断手順に基づいて、前記第1の制御装置を介して、前記第1の記憶装置から前記第1の処理装置の前記構成情報を読み出すことにより前記第1の処理装置を検出する第2の制御装置を有する。
演算を行う第1の処理装置と前記第1の処理装置の構成情報を格納する第1の記憶装置と前記第1の記憶装置からの前記構成情報の読み出しを制御する第1の制御装置を有する情報処理装置本体と前記情報処理装置本体の診断を行うシステム制御装置を有する情報処理装置の制御方法であって、
前記システム制御装置が有する第2の処理装置が、前記システム処理装置の制御を行うプログラムと前記情報処理装置の診断手順を格納する前記第2の記憶装置から前記プログラムを読み出して実行するステップと、
前記システム制御装置が有する第2の制御装置が、前記第2の処理装置による前記プログラムの実行と並行して、前記第2の記憶装置に格納された前記診断手順に基づいて、前記第1の制御装置を介して、前記第1の記憶装置から前記第1の処理装置の前記構成情報を読み出すことにより前記第1の処理装置を検出するステップを有する。
図1は、実施形態の一例に係る情報処理装置の概略図である。
本実施形態の情報処理装置10は、筐体3の中にシステム制御装置1と情報処理装置本体2を備えている。
書込部16Cは、検出部16Aで検出した情報をメモリ12へ書き込む。
メインコントローラ13は、図2に示すようにメインコントローラの主要な要素である制御回路17に初期診断回路16を付加した構成である。本実施形態のメインコントローラ13は、FPGA(Field Programmable Gate Array)であり、回路の再構成が可能であるため、上記のように初期診断回路16を付加した構成とするのが容易である。
・ユニット番号:ユニットを識別する情報を示す。
・アクセスハードウェア:アクセスするユニットに備えられたハードウェアのうち、ROMやCPUなど、情報を取得する対象のハードウェアを示す。
・アクセス手段:アクセスハードウェアにアクセスするための手段を示す。例えばI2CやJTAGなど、サブコントーラがアクセスハードウェアにアクセスするためのバスやプロトコルを示す。
・アクセスアドレス:アクセスハードウェアにアクセスするためのアドレスを示す。例えば、I2Cバスアドレス。
・結果格納アドレス:アクセスハードウェアから取得した情報を格納するアドレスを示す。
開示の情報処理装置は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、以下に付記した構成であっても上述の実施形態と同様の効果が得られる。また、これらの構成要素は可能な限り組み合わせることができる。
情報処理装置本体と前記情報処理装置本体の診断を行うシステム制御装置を有する情報処理装置において、
前記情報処理装置本体は、
演算を行う第1の処理装置(CPU31等)と、
前記第1の処理装置の構成情報を格納する第1の記憶装置(ROM33)と、
前記第1の記憶装置からの前記構成情報の読み出しを制御する第1の制御装置(サブコントローラ34)を有し、
前記システム制御装置は、
前記システム処理装置の制御を行うプログラムと前記情報処理装置の診断手順を格納する第2の記憶装置(メモリ12、記憶部15)と、
前記第2の記憶装置から前記プログラムを読み出して実行する第2の処理装置(サブプロセッサ11)と、
前記第2の処理装置による前記プログラムの実行と並行して、前記第2の記憶装置に格納された前記診断手順に基づいて、前記第1の制御装置を介して、前記第1の記憶装置から前記第1の処理装置の前記構成情報を読み出すことにより前記第1の処理装置を検出する第2の制御装置(メインコントローラ13)を有することを特徴とする情報処理装置。
情報処理装置本体と前記情報処理装置本体の診断を行うシステム制御装置を有する情報処理装置において、
前記情報処理装置本体は、
前記情報処理装置の構成要素として演算や入出力、スイッチング、電源供給等、所定の機能を行う第1の処理装置(CPUボード21や、IOUボード22、XBUボード23、PSU25等)と、
前記第1の処理装置の構成情報を格納する第1の記憶装置(ROM33,42,52,61)と、
前記第1の記憶装置からの前記構成情報の読み出しを制御する第1の制御装置(サブコントローラ34,43,53,62)を有し、
前記システム制御装置は、
前記システム処理装置の制御を行うプログラムと前記情報処理装置の診断手順を格納する第2の記憶装置(メモリ12、記憶部15)と、
前記第2の記憶装置から前記プログラムを読み出して実行する第2の処理装置(サブプロセッサ11)と、
前記第2の処理装置による前記プログラムの実行と並行して、前記第2の記憶装置に格納された前記診断手順に基づいて、前記第1の制御装置を介して、前記第1の記憶装置から前記第1の処理装置の前記構成情報を読み出すことにより前記第1の処理装置を検出する第2の制御装置(メインコントローラ13)を有することを特徴とする情報処理装置。
前記第2の制御装置はさらに、
前記読み出した第1の処理装置の構成情報を、前記第2の記憶装置に書き込むことを特徴とする付記1又は2記載の情報処理装置。
前記第2の制御装置はさらに、
前記第1の処置装置の検出が完了した場合に、前記第2の処理装置に通知することを特徴とする付記3記載の情報処理装置。
演算を行う第1の処理装置と前記第1の処理装置の構成情報を格納する第1の記憶装置と前記第1の記憶装置からの前記構成情報の読み出しを制御する第1の制御装置を有する情報処理装置本体と前記情報処理装置本体の診断を行うシステム制御装置を有する情報処理装置の制御方法において、
前記システム制御装置が有する第2の処理装置が、前記システム処理装置の制御を行うプログラムと前記情報処理装置の診断手順を格納する前記第2の記憶装置から前記プログラムを読み出して実行するステップと、
前記システム制御装置が有する第2の制御装置が、前記第2の処理装置による前記プログラムの実行と並行して、前記第2の記憶装置に格納された前記診断手順に基づいて、前記第1の制御装置を介して、前記第1の記憶装置から前記第1の処理装置の前記構成情報を読み出すことにより前記第1の処理装置を検出するステップを有することを特徴とする情報処理装置の制御方法。
演算や入出力、スイッチング、電源供給等、所定の機能を行う第1の処理装置と前記第1の処理装置の構成情報を格納する第1の記憶装置と前記第1の記憶装置からの前記構成情報の読み出しを制御する第1の制御装置を有する情報処理装置本体と前記情報処理装置本体の診断を行うシステム制御装置を有する情報処理装置の制御方法において、
前記システム制御装置が有する第2の処理装置が、前記システム処理装置の制御を行うプログラムと前記情報処理装置の診断手順を格納する前記第2の記憶装置から前記プログラムを読み出して実行するステップと、
前記システム制御装置が有する第2の制御装置が、前記第2の処理装置による前記プログラムの実行と並行して、前記第2の記憶装置に格納された前記診断手順に基づいて、前記第1の制御装置を介して、前記第1の記憶装置から前記第1の処理装置の前記構成情報を読み出すことにより前記第1の処理装置を検出するステップを有することを特徴とする情報処理装置の制御方法。
前記情報処理装置の制御方法はさらに、
前記第2の制御装置が、前記読み出した第1の処理装置の構成情報を、前記第2の記憶装置に書き込むステップを有することを特徴とする付記5又は6記載の情報処理装置の制御方法。
前記情報処理装置の制御方法はさらに、
前記第2の制御装置が、前記第1の処置装置の検出が完了した場合に、前記第2の処理装置に通知することを特徴とする付記7記載の情報処理装置の制御方法。
Claims (6)
- 複数の処理ユニットと、前記複数の処理ユニットの診断を行うシステム制御装置とを有する情報処理装置において、
前記複数の処理ユニットは、それぞれ、
前記システム制御装置から要求されたハードウェアのハード情報を前記システム制御装置に返送する第1の制御装置を、備え、
前記システム制御装置は、
プログラムと、それぞれ、処理ユニットを指定する処理ユニット指定情報と当該処理ユニット指定情報で指定される処理ユニットから取得すべきハードウェアのハード情報を指定するハード情報指定情報を含む複数の診断手順とを格納する記憶装置と、
前記プログラムを実行する処理装置と、
前記記憶装置に格納された診断手順毎に、当該診断手順中の処理ユニット指定情報で指定される処理ユニットに当該診断手順中のハード情報指定情報が示しているハードウェアのハード情報を要求し、その結果として処理ユニットから返送されてくるハード情報を前記記憶装置に格納する格納処理を、前記システム制御装置の起動時に、前記処理装置の前記プログラムの実行と並行して、実行可能な第2の制御装置と、
を備えることを特徴とする情報処理装置。 - 前記記憶装置は、前記プログラムと前記複数の診断手順とを格納した不揮発性記憶装置と、前記プログラムと前記複数の診断手順とが前記不揮発性記憶装置から読み出される揮発性記憶装置とを含み、
前記第2の制御装置は、処理ユニットから返送されてくる各ハード情報を前記記憶装置の前記揮発性記憶装置に格納する
ことを特徴とする請求項1記載の情報処理装置。 - 前記第2の制御装置はさらに、
前記格納処理が完了した場合に、前記格納処理が完了したことを前記処理装置に通知することを特徴とする請求項2記載の情報処理装置。 - システム制御装置と、それぞれ、前記システム制御装置から要求されたハードウェアの
ハード情報を前記システム制御装置に返送する第1の制御装置を備えた複数の処理ユニットとを有する情報処理装置の制御方法において、
前記システム制御装置が有する処理装置が、前記システム処理装置の制御を行うプログラムと、それぞれ、処理ユニットを指定する処理ユニット指定情報及び当該処理ユニット指定情報で指定される処理ユニットから取得すべきハードウェアのハード情報を指定するハード情報指定情報を含む複数の診断手順とを格納する記憶装置から前記プログラムを読み出して実行するステップと、
前記システム制御装置が有する第2の制御装置が、前記記憶装置に格納された診断手順毎に、当該診断手順中の処理ユニット指定情報で指定される処理ユニットに当該診断手順中のハード情報指定情報が示しているハードウェアのハード情報を要求し、その結果として処理ユニットから返送されてくるハード情報を前記記憶装置に格納する格納処理を、前記システム制御装置の起動時に、前記処理装置の前記プログラムの実行と並行して、実行するステップと
を有することを特徴とする情報処理装置の制御方法。 - 前記記憶装置は、前記プログラムと前記複数の診断手順とを格納した不揮発性記憶装置と、前記プログラムと前記複数の診断手順とが前記不揮発性記憶装置から読み出される揮発性記憶装置とを含み、
前記第2の制御装置は、処理ユニットから返送されてくる各ハード情報を前記記憶装置の前記揮発性記憶装置に格納する
ことを特徴とする請求項4記載の情報処理装置の制御方法。 - 前記第2の制御装置が、前記格納処理が完了した場合に、前記格納処理の完了を前記処理装置に通知するステップをさらに有する
ことを特徴とする請求項5記載の情報処理装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/066784 WO2010032291A1 (ja) | 2008-09-17 | 2008-09-17 | 情報処理装置、及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010032291A1 JPWO2010032291A1 (ja) | 2012-02-02 |
JP5353889B2 true JP5353889B2 (ja) | 2013-11-27 |
Family
ID=42039145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010529523A Expired - Fee Related JP5353889B2 (ja) | 2008-09-17 | 2008-09-17 | 情報処理装置、及びその制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8417932B2 (ja) |
JP (1) | JP5353889B2 (ja) |
WO (1) | WO2010032291A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012230597A (ja) * | 2011-04-27 | 2012-11-22 | Fujitsu Ltd | 処理装置,制御装置および処理方法 |
CN105378664B (zh) * | 2014-04-16 | 2017-03-29 | 株式会社小松制作所 | 作业机械的信息处理装置、作业机械以及作业机械的信息处理方法 |
JP2016071457A (ja) * | 2014-09-26 | 2016-05-09 | キヤノン株式会社 | 情報処理装置およびその制御方法、並びにプログラム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6228841A (ja) * | 1985-07-31 | 1987-02-06 | Nec Corp | 入出力処理装置 |
JPS62226216A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | システム立上げ方式 |
JPH09198325A (ja) * | 1996-01-23 | 1997-07-31 | Mitsubishi Electric Corp | 情報処理装置の高速起動方式 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003084981A (ja) | 2001-09-11 | 2003-03-20 | Seiko Epson Corp | 情報処理装置の起動方法 |
US7181609B2 (en) * | 2003-08-15 | 2007-02-20 | Intel Corporation | System and method for accelerated device initialization |
US20050289332A1 (en) * | 2004-06-23 | 2005-12-29 | Rothman Michael A | Platform boot speed |
JP2006259903A (ja) | 2005-03-15 | 2006-09-28 | Toshiba Corp | 情報処理装置および起動方法 |
US7987336B2 (en) * | 2008-05-14 | 2011-07-26 | International Business Machines Corporation | Reducing power-on time by simulating operating system memory hot add |
-
2008
- 2008-09-17 JP JP2010529523A patent/JP5353889B2/ja not_active Expired - Fee Related
- 2008-09-17 WO PCT/JP2008/066784 patent/WO2010032291A1/ja active Application Filing
-
2011
- 2011-03-15 US US13/048,232 patent/US8417932B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6228841A (ja) * | 1985-07-31 | 1987-02-06 | Nec Corp | 入出力処理装置 |
JPS62226216A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | システム立上げ方式 |
JPH09198325A (ja) * | 1996-01-23 | 1997-07-31 | Mitsubishi Electric Corp | 情報処理装置の高速起動方式 |
Also Published As
Publication number | Publication date |
---|---|
WO2010032291A1 (ja) | 2010-03-25 |
US8417932B2 (en) | 2013-04-09 |
US20110167251A1 (en) | 2011-07-07 |
JPWO2010032291A1 (ja) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106681751B (zh) | 统一固件管理系统和管理方法以及计算机可读取介质 | |
TWI534708B (zh) | 用於管理電腦系統中之基本輸入輸出系統組態之方法、管理裝置、及電腦可讀取媒體 | |
US10055296B2 (en) | System and method for selective BIOS restoration | |
TWI571736B (zh) | 自動除錯資訊收集之方法及系統 | |
US8788636B2 (en) | Boot controlling method of managed computer | |
US10789141B2 (en) | Information processing device and information processing method | |
US20100042710A1 (en) | Remote management of computer system | |
WO2019156062A1 (ja) | 情報処理システム、情報処理装置、情報処理装置のbios更新方法、及び情報処理装置のbios更新プログラム | |
JP5353889B2 (ja) | 情報処理装置、及びその制御方法 | |
JP6868087B2 (ja) | 管理コントローラへの通信チャネルの方法及びシステム | |
JP6599725B2 (ja) | 情報処理装置およびログ管理方法、並びにコンピュータ・プログラム | |
RU2600101C1 (ru) | Управляющий модуль узла и способ обновления встроенного программного обеспечения для этого управляющего модуля | |
TWI506453B (zh) | 伺服器系統 | |
JP5842683B2 (ja) | 情報処理装置、メモリダンププログラム及びメモリダンプ方法 | |
JP5163180B2 (ja) | デバイス制御装置 | |
TW202223655A (zh) | 可自我監視及恢復作業系統運作的電腦系統及方法 | |
JP2015130023A (ja) | 情報記録装置、情報処理装置、情報記録方法、及び情報記録プログラム | |
JP6269673B2 (ja) | 情報処理装置、i/oシステム、及び、i/o制御方法 | |
JP5561790B2 (ja) | ハードウェア障害被疑特定装置、ハードウェア障害被疑特定方法、及びプログラム | |
JP6697102B1 (ja) | 情報処理装置、情報処理装置の制御方法、及び、情報処理装置の制御プログラム | |
JP7351129B2 (ja) | 情報処理装置および情報処理装置の制御プログラム | |
JP2009223455A (ja) | マルチプロセッサシステム | |
JP2005141749A (ja) | 周波数マージンを使用してコンピュータシステム内のコンポーネントをテストするシステムおよび方法 | |
JP6089543B2 (ja) | 試験方法および処理装置 | |
JP2018169737A (ja) | システム監視方法およびコンピュータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |