JP2002259130A - 情報処理システムおよびその起動制御方法 - Google Patents

情報処理システムおよびその起動制御方法

Info

Publication number
JP2002259130A
JP2002259130A JP2001058521A JP2001058521A JP2002259130A JP 2002259130 A JP2002259130 A JP 2002259130A JP 2001058521 A JP2001058521 A JP 2001058521A JP 2001058521 A JP2001058521 A JP 2001058521A JP 2002259130 A JP2002259130 A JP 2002259130A
Authority
JP
Japan
Prior art keywords
boot
operating system
information processing
switching
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001058521A
Other languages
English (en)
Inventor
Tsutomu Inaba
勉 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001058521A priority Critical patent/JP2002259130A/ja
Publication of JP2002259130A publication Critical patent/JP2002259130A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】 【課題】情報処理システムにおけるオペレーティングシ
ステムの起動に関わる信頼性の向上を図る。 【解決手段】マザーボード管理コントローラ(BMC)
20にはブートデバイス切り換え制御部21が設けられ
ている。ブートデバイス切り換え制御部21は、ブート
デバイス切り換え信号S1,S2によって2台のディス
ク装置18,19のマスタとスレーブの関係を自動的に
切り換える。これにより2台のディスク装置18,19
間でオペレーティングシステムを起動すべきブートデバ
イスを選択的に切り換えることができる。ブートデバイ
スの切れ換え制御は、OS起動信号の発生からの経過時
間をタイマで計時し、所定の経過時間内にOSブート完
了が検出されたか否かに基づいて行われる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は情報処理システムお
よびその起動制御方法に関し、特に起動信号の発生に応
答してオペレーティングシステムを起動する情報処理シ
ステムおよびその情報処理システムにおける起動制御方
法に関する。
【0002】
【従来の技術】一般に、コンピュータなどの情報処理シ
ステムにおいては、起動信号の発生に応答してハードデ
ィスクなどのブートデバイスからオペレーティングシス
テムを起動するように構成されている。この場合、もし
ブートデバイスが壊れた場合にはオペレーティングシス
テムを起動できなくなる。特に、このような障害がサー
バ用途のコンピュータで発生すると、ネットワーク上の
他のコンピュータに対する全てのサービスが停止されて
しまうという問題が発生する。
【0003】そこで、最近ではディスクの冗長化によっ
て情報処理システムの耐障害性を高める技術が開発され
ている。RAID(Redundant Arrays of Inexpensive
Disks)はその技術の1つである。しかし、RAIDは
ミラーリングやストライピングによって読み出しデータ
の信頼性を高める技術であり、システム起動に関わる動
作の信頼性を高めるものではない。
【0004】また特開2000−81978号公報に
は、スイッチ操作によってブート対象のディスクを切り
換えるシステムが記載されている。
【0005】
【発明が解決しようとする課題】しかし、特開2000
−81978号公報の技術ではスイッチ操作は管理者な
どによる手動操作で行われるものであり、ブート対象の
ディスクの切り換えは人手によって行う必要がある。ま
た、システム起動が正常に行われたか、失敗したかの判
断についても人手によって行うことが必要となる。
【0006】本発明は上述の事情に鑑みてなされたもの
であり、システム起動に関わる動作の信頼性を十分に高
めることが可能な情報処理システムおよびその起動制御
方法を提供することを目的とする。
【0007】
【課題を解決するための手段】上述の課題を解決するた
め、本発明は、オペレーティングシステムを起動する手
段と、前記オペレーティングシステムの起動完了を検出
する手段と、前記オペレーティングシステムを起動する
ための起動信号が発生されてからの経過時間を計時し、
前記起動信号が発生されてから所定の経過時間内に前記
オペレーティングシステムの起動完了が検出されたか否
かに基づいて、オペレーティングシステムの起動対象と
なるブートデバイスの切り換えを制御する手段とを具備
することを特徴とする。
【0008】この情報処理システムにおいては、オペレ
ーティングシステムの起動完了を自動検出する仕組みが
設けられており、起動信号が発生されてからの所定の経
過時間内にオペレーティングシステムの起動完了が検出
されたか否かに基づいて、オペレーティングシステムの
起動対象となるブートデバイスの切り換えが自動的に制
御される。よって、人手を介在せずとも、オペレーティ
ングシステムを正常に起動できたか否かの判断、および
別のブートデバイスからのオペレーティングシステムの
再起動を全て自動的に行うことが可能となり、システム
起動に関わる動作の信頼性を十分に高めることが可能と
なる。
【0009】また、互いに異なるオペレーティングシス
テムが記憶されている複数のブートデバイス間でブート
デバイスの切り換えを行うことにより、例えば起動シー
ケンスの複雑なオペレーティングシステムを記憶してい
るブートデバイスから起動シーケンスの簡単なオペレー
ティングシステムを記憶しているブートデバイスの順に
ブートデバイスを切り換えるなどの制御を行うことがで
きるので、例えば最終的にはシステム診断用のシステム
を起動して、情報処理システムの診断を自動的に行うこ
とも可能となる。
【0010】さらに、情報処理システムの動作を管理す
るためにそのシステム内に設けられるシステム管理装置
内に、ブートデバイスを切り換える手段と、起動信号を
発生する手段と、起動信号の発生からの経過時間を計時
するタイマと、タイマによる計時時間と情報処理システ
ムからの通知とに基づいてオペレーティングシステムの
起動が成功したか否かを判断し、その判断結果に基づき
ブートデバイスの切り換えおよび起動信号の再発生を制
御する手段とを設けることにより、上述のシステム起動
制御を、オペレーティングシステムの動作とは関係しな
いハードウェアによって実現することが出来る。
【0011】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図1には、本発明の一実施形態に係
る情報処理システムの構成が示されている。この情報処
理システムは例えばサーバコンピュータ等として使用さ
れるコンピュータであり、そのコンピュータ本体内に
は、図示のように、CPU11、主メモリ12、NOR
THブリッジ13、グラフィクスコントローラ14、S
OUTHブリッジ15、BIOS−ROM16、各種P
CIデバイス17、2台のディスク装置18,19、お
よびマザーボード管理コントローラ(BMC)20など
が設けられている。
【0012】CPU11は本コンピュータの動作を制御
するものであり、主メモリ12上にロードされたオペレ
ーティングシステムおよびBIOSを初め、各種アプリ
ケーションおよびユーティリティプログラムなどを実行
する。CPU11による主メモリ12のアクセスはNO
RTHブリッジ13内に設けられているメモリコントロ
ーラによって行われる。また、NORTHブリッジ13
にはAGPバスを介してグラフィクスコントローラ14
が接続されており、主メモリ12から表示コントローラ
14への表示データの転送はAGPバスを介して実行さ
れる。
【0013】SOUTHブリッジ15はPCIバス、I
Cバス、およびNORTHブリッジ13の相互間でト
ランザクションを伝達するものであり、ここにはBIO
S−ROM16との間のインターフェース機能およびI
DEコントローラなども内蔵されている。
【0014】BIOS−ROM16にはシステムBIO
Sが記憶されている。このシステムBIOSはハードウ
ェア制御のためのルーチンを体系化したプログラム群か
ら構成されている。システムBIOSには、システムの
初期化およびテストのためのPOST処理ルーチンの
他、オペレーティングシステムを起動するためのブート
処理ルーチン、表示制御のためのVGA−BIOSなど
が含まれている。
【0015】2台のディスク装置(Disk_1,DI
SK_2)18,19はそれぞれハードディスクドライ
ブから構成されており、IDEインタフェースを構成す
るディスクケーブルを介してSOUTHブリッジ15に
接続されている。2台のディスク装置18,19のうち
の一方がマスタディスクとして動作し、他方がスレーブ
ディスクとして動作する。通常は、マスタとスレーブの
関係は固定的に規定されており、2台のディスク装置1
8,19のどちらがマスタとして動作するかはIDEイ
ンタフェースを構成するディスクケーブルへの接続の仕
方や、各ディスク装置に設けられているジャンパの設定
によって決まる。オペレーティングシステムの起動はマ
スタとして動作するディスク装置から行われる。
【0016】本実施形態においては、2台のディスク装
置18,19のどちらからでもオペレーティングシステ
ムを起動できるようにするために、2台のディスク装置
18,19のマスタ/スレーブの関係を動的に変更でき
るように構成されている。2台のディスク装置18,1
9のどちらをマスタとして動作させるかは、マザーボー
ド管理コントローラ(BMC)20によって制御され
る。
【0017】マザーボード管理コントローラ(BMC)
20は本コンピュータのシステムの動作を監視・管理す
るためのハードウェアロジックであり、ICバスを介
してSOUTHブリッジ15に接続されている。このマ
ザーボード管理コントローラ(BMC)20にはブート
デバイス切り換え制御部21が設けられている。ブート
デバイス切り換え制御部21は、ブートデバイス切り換
え信号S1,S2によって2台のディスク装置18,1
9のマスタとスレーブの関係を自動的に切り換える。こ
れにより2台のディスク装置18,19間でオペレーテ
ィングシステムを起動すべきブートデバイスを選択的に
切り換えることができる。また、マザーボード管理コン
トローラ(BMC)20には、オペレーティングシステ
ムの起動が正常に完了したか否かを判断する機能や、シ
ステムを自動的に再起動する機能も設けられている。
【0018】マザーボード管理コントローラ(BMC)
20による管理対象のシステムは、マザーボード管理コ
ントローラ(BMC)20以外の他の全てのハードウェ
アおよびソフトウェアであるが、以下では、図1の破線
で囲む部分を管理対象のシステム(システム10)と称
することにする。
【0019】(オペレーティングシステムの起動制御)
次に、図2を参照して、マザーボード管理コントローラ
(BMC)20の機能とオペレーティングシステム(O
S)の起動制御方法について説明する。
【0020】最初に、マザーボード管理コントローラ
(BMC)20からOSブート起動信号が発生され、そ
れがシステム10に入力される。このOSブート起動信
号は、通常は、システムリセット信号である。OSブー
ト起動信号が入力されると、システム10は、ディスク
ケーブルを経由してマスタディスクを対象にディスクア
クセスを開始し、OSの起動を試行する。このディスク
アクセスに応答するのは、2台のディスク装置(Dis
k_1,DISK_2)18,19の内、現在マスタデ
ィスクとして割り当てられているディスク装置のみであ
り、スレーブディスクは応答しない。デフォルトのマス
タディスクはディスク装置(Disk_1)18であ
り、通常はディスク装置(Disk_1)18からOS
の起動が行われる。つまり、マスタディスクはデバイス
番号0、スレーブディスクはデバイス番号1であること
を認識しており、OSの起動はデバイス番号0を指定す
るディスクアクセスによって行われる。
【0021】システム10は、OSの起動完了が終了す
ると、マザーボード管理コントローラ(BMC)20に
対してOSブート完了信号を発行する。
【0022】マザーボード管理コントローラ(BMC)
20においては、OSブート起動信号を発行した時にタ
イマ201の計時処理がスタートされる。このタイマ2
01はOSブート起動信号が発生されてからの経過時間
を計時するためのものである。本例では、タイマ201
としてダウンカウンタを使用する。すなわち、タイマ2
01にはOSの起動に要すると予想される適正な時間が
予めタイマ値として設定されており、そのタイマ値を時
間の経過に従って順次デクリメントする。
【0023】タイマ201がランアウト(タイムアウ
ト)するまでにOSブート完了信号が通知されたなら
ば、マザーボード管理コントローラ(BMC)20は、
OSの起動が正常に完了したと判断する。この場合、マ
ザーボード管理コントローラ(BMC)20は、タイマ
201のカウントダウン動作を停止すると共に、タイマ
201の現在のタイマ値をクリアする。
【0024】一方、もしタイマ201がランアウト(タ
イムアウト)するまでにOSブート完了信号が通知され
なければ、マザーボード管理コントローラ(BMC)2
0は、OSの起動に失敗したと判断する。この場合、マ
ザーボード管理コントローラ(BMC)20は、ブート
デバイス切り換え信号S1,S2を用いて、ブート対象
となるディスク装置を切り換える。すなわち、現在、デ
ィスク装置(Disk_1)18がマスタで、ディスク
装置(Disk_2)19がスレーブである場合には、
ディスク装置(Disk_2)19をマスタに、ディス
ク装置(Disk_1)18をスレーブに切り換える。
これにより、ディスク装置(Disk_1)18のデバ
イス番号は0から1に変わり、またディスク装置(Di
sk_2)19のデバイス番号は1から0に変わる。こ
の後、マザーボード管理コントローラ(BMC)20
は、OSブート起動信号を再発生する。これにより、シ
ステム10は、再び、ディスクケーブルを経由してマス
タディスクを対象にディスクアクセスを開始し、OSの
起動を試行する。このディスクアクセスに応答するの
は、2台のディスク装置(Disk_1,DISK_
2)18,19の内、新たにマスタディスクとして割り
当てられたデバイス番号0のディスク装置(DISK_
2)19となる。
【0025】ここで、図3を参照して、マスタ/スレー
ブの切り換え方法について説明する。
【0026】本例では、ブートデバイス切り換え信号S
1,S2によってマスタ/スレーブの切り換えを自動的
に行えるようにするために、ケーブルセレクトの手法を
利用する。
【0027】ケーブルセレクト信号CSELはディスク
ケーブル内に定義された信号群のうちの1つであり、デ
バイス番号0(マスタ)とデバイス番号1(スレーブ)
を自動設定するために使用される。ケーブルセレクト信
号CSELはシステム10側では接地されている。デバ
イス側では、通常は、図3(A)のように、マスタとし
て動作させたいディスク装置のコネクタにのみケーブル
セレクト信号CSELを接続し、スレーブ側のディスク
装置のコネクタからは切り離される。ケーブルセレクト
信号CSELが接続されたディスク装置においては、ケ
ーブルセレクト信号CSELはプルアップされる。CS
EL=0を検出したディスク装置は自身がマスタである
と認識し、またCSEL=1を検出したディスク装置は
自身がスレーブであると認識する。
【0028】本例では、図3(B)のように、ディスク
装置18,19の双方からケーブルセレクト信号CSE
Lを切り離しておく。代わりに、ディスク装置18,1
9にはそれぞれマザーボード管理コントローラ(BM
C)20からのブートデバイス切り換え信号S1,S2
を入力する。マザーボード管理コントローラ(BMC)
20内のスイッチ回路によってブートデバイス切り換え
信号S1,S2を選択的に接地することにより、マスタ
/スレーブの関係をマザーボード管理コントローラ(B
MC)20からの制御で自動的に切り換えることができ
る。
【0029】次に、図4および図5を参照して、OSブ
ート完了信号をマザーボード管理コントローラ(BM
C)20に通知する仕組みについて説明する。
【0030】図4に示されているように、2台のディス
ク装置18,19にはそれぞれOSが格納されている
他、そのOS上で動作するプログラム(ブート完了通知
プログラム)が格納されている。このブート完了通知プ
ログラムは、OSが起動完了した時にそのOSによって
自動実行される。実行されたブート完了通知プログラム
は例えばマザーボード管理コントローラ(BMC)20
内の所定のレジスタ等に特定の出力値を書き込む命令を
実行する。マザーボード管理コントローラ(BMC)2
0は、そのレジスタに特定の出力値が書かれたときにO
Sブート完了信号が通知されたこと、つまりOSが起動
完了したことを検出する。レジスタに特定の出力値が書
かれたか否かは、レジスタをポーリングすること、また
はレジスタへの書き込みが行われたときにマザーボード
管理コントローラ(BMC)20のMPUに割り込み信
号を発生させる回路を設ける、などの方法によって行う
ことが出来る。
【0031】なお、2台のディスク装置18,19にそ
れぞれ記憶されているOSは全く同一のものであっても
良いが、互いに異なるOSを記憶しておいても良い。こ
の場合、デフォルトのマスタディスクとして動作するデ
ィスク装置18に記憶されているOSよりも、ディスク
装置19に記憶するOSの方がより簡単なブートシーケ
ンスで済むようにOSの種類/機能を選定することが好
ましい。これにより、ディスク装置18,19のどちら
からもOSを起動できなくなるという危険を低減するこ
とが出来る。
【0032】また、ミラーリング技術によりシステム稼
働中に2台のディスク装置18,19に同一のデータが
書き込まれるようにすることで、一方のディスクに障害
が発生して、他方のディスク装置からOSを起動した場
合でも必要なデータを読み出すことが可能となる。
【0033】図5は、OSブート起動信号(リセット信
号)が発生されてからOSブート完了信号が通知される
までの一連の処理の流れを示している。
【0034】OSブート起動信号(リセット信号)がC
PU11及び他のハードウェアに入力されることによ
り、まず、システムBIOSのブート処理ルーチンが起
動される。ブート処理ルーチンはマスタディスクからO
SのIPLをロードし、そのIPLに制御を渡す。次い
で、IPLにより、カーネルのロード、各種ドライバの
ロード、そしてブート完了通知プログラムのロードが行
われる。ブート完了通知プログラムは自身がロードされ
ると、ブート完了通知がマザーボード管理コントローラ
(BMC)20に発行される。
【0035】通常は、OSが正常にブート完了したかど
うかはオペレータが表示画面を見て判断するという方法
でしか判断できないが、本例では、上述のように、ブー
ト完了通知プログラムからのブート完了通知によってO
Sのブート完了を検出できるようにし、且つOS起動開
始から所定の経過時間内にブート完了通知が通知される
か否かにを調べることにより、ブートデバイスの切り換
えが必要であるかどうかを自動的に判断できるようにし
ている。また、ブートデバイスの切り換え並びにOSブ
ート起動信号の再発生も自動的に行われるので、システ
ム起動に関わる動作の信頼性を十分に高めることが可能
となる。
【0036】なお、以上の説明では、IDEのマスタ/
スレーブを例にとってブートディスクの切り換えを説明
したが、基本的には、オペレーティングシステムが記憶
された複数の冗長化されたディスク装置が存在すれば良
い。この場合にはデフォルトのブート対象のデバイスが
マスタ、予備のデバイスがスレーブと称されることにな
る。
【0037】(BMCおよびシステムの動作)次に、図
6のフローチャートを参照して、マザーボード管理コン
トローラ(BMC)20およびシステム10の動作を説
明する。
【0038】まず、オペレータによる電源スイッチ操作
などに応答してマザーボード管理コントローラ(BM
C)20からOSブート起動信号が発生され(ステップ
S101)、タイマ201による計時動作がスタートさ
れる(ステップS102)。システム10側では、起動
対象に指定されているディスク装置(マスタ)からのO
S起動が開始される(ステップS201)。そして、O
Sのブートシーケンスが正常に完了すると(ステップS
202のYES)、ブート完了通知プログラムが起動さ
れ、そのブート完了通知プログラムからOSブート完了
信号が発行される。一方、OSのブートに失敗した場合
には(ステップS202のNO)、システム10はスト
ール状態となる(ステップS203)。
【0039】マザーボード管理コントローラ(BMC)
20では、OSブート完了信号の通知の有無によりOS
ブート完了の有無が判断される(ステップS103)。
タイマ201がランアウトする前にOSブート完了信号
が通知された場合には(ステップS103のYES)、
OSブートが正常に行われたものと判断され、タイマ2
01が停止されると共に、タイマ201のタイマ値がク
リアされる(ステップS105)。
【0040】一方、OSブート完了信号が通知される前
にタイマ201がランアウトした場合には(ステップS
104のYES)、OSブートが失敗したと判断され、
ブートデバイス切り換え信号S1,S2によりブートデ
ィスクがマスタ側からスレーブ側のディスクに切り換え
られる(ステップS106)。この後、マザーボード管
理コントローラ(BMC)20からOSブート起動信号
が再発生され(ステップS107)、タイマ201によ
る計時動作が再びスタートされる(ステップS10
8)。
【0041】システム10側では、起動対象に指定され
ているディスク装置(スレーブ)からのOS起動が開始
される(ステップS204)。そして、OSのブートシ
ーケンスが正常に完了すると(ステップS205のYE
S)、ブート完了通知プログラムが起動され、そのブー
ト完了通知プログラムからOSブート完了信号が発行さ
れる。一方、OSのブートに失敗した場合には(ステッ
プS205のNO)、システム10はストール状態とな
る(ステップS206)。
【0042】マザーボード管理コントローラ(BMC)
20では、OSブート完了信号の通知の有無によりOS
ブート完了の有無が判断される(ステップS109)。
タイマ201がランアウトする前にOSブート完了信号
が通知された場合には(ステップS109のYES)、
OSブートが正常に行われたものと判断され、タイマ2
01が停止されると共に、タイマ201のタイマ値がク
リアされる(ステップS111)。
【0043】一方、OSブート完了信号が通知される前
にタイマ201がランアウトした場合には(ステップS
110のYES)、OSブートが失敗したと判断され、
例えばビープ音の発生などによりその旨が利用者に通知
される(ステップS112)。もちろん、冗長化された
ブートデバイスが3台以上存在する場合には、3台目の
ブートデバイスへの切り換え、その3台目のブートデバ
イスからのOS起動が試行されることになる。
【0044】図7には、n台(n>2)のブートデバイ
スを設け、それぞれのブートデバイスにOSとブート完
了通知プログラムを記憶した場合が示されている。ブー
トデバイス切り換え信号S1〜Snによって、n台のブ
ートデバイスのうちの任意のデバイスをOS起動対象の
デバイスとして指定することができる。n台のブートデ
バイスにそれぞれ記憶されているOS#1〜OS#nは
同一のものでも良いが、OS#1〜OS#nの順にブー
トシーケンスが簡単になるようにOSの種類/機能を異
ならせておき、その順にブートデバイスの切り換えを行
うようにすることが好ましい。OS#nについては例え
ば診断用システムプログラムなどの最低限のコマンドの
みを利用可能なOSにしておくことで、どのディスクか
らもシステムを起動できないという最悪の事態を防ぐこ
とが出来る。この場合、OS#nには、例えば遠隔地の
管理センタなどにネットワークを通じて異常を自動通知
する仕組みを設けておくことも好適である。
【0045】(ブートデバイスの切り換え方法#2)次
に、ブートデバイスの切り換えに関する他の構成につい
て説明する。図8はディスクケーブル上にブートデバイ
ス切り換え装置30を配置し、マザーボード管理コント
ローラ(BMC)20からのブートデバイス切り換え信
号によってアクセス先のデートデバイスを切り換える構
成が示されている。
【0046】ここでは、ブートデバイスとして、ディス
ク装置18とブートROM31が例示されている。ブー
トROM31はOSとブート完了通知プログラムとを格
納した不揮発性メモリである。この場合、ブートデバイ
ス切り換え装置30は、例えば図9に示すように、セレ
クタ301とインタフェース変換回路302とによって
実現できる。
【0047】セレクタ301はブートデバイス切り換え
信号によってディスクケーブルからの信号をディスク装
置18側またはブートROM31側に選択的に接続す
る。インタフェース変換回路302は、ディスクケーブ
ル上の信号とメモリアクセスのための信号との間でプロ
トコル変換を行うものであり、ディスクアドレスをメモ
リアドレスに変換する機能を持つ。この構成において
も、ブートデバイスの自動切り換えを行うことが出来
る。
【0048】なお、図8の構成は3台以上のディスク装
置間でブートデバイスを切り換える場合にも利用でき
る。この場合、インタフェース変換回路302は不要で
ある。
【0049】図10は1台のディスク装置18に2つの
パーティションを設定し、それら2つのパーティション
にそれぞれOSとブート完了通知プログラムとを格納し
ておき、2つのパーティション間でブートデバイスの切
り換えを行う例である。2つのパーティション間でのブ
ートデバイスの切り換えは、例えば、マザーボード管理
コントローラ(BMC)20からBIOSに対してブー
トデバイスの切り換えを指示し、システム10側でブー
トすべきアクティブパーティションの変更を行うことな
どによって実現できる。
【0050】以上のように、本実施形態においては、マ
ザーボード管理コントローラ(BMC)20というシス
テム管理専用の制御回路に、1)OSブート起動信号の
発生機能、2)OSブート完了信号によってOSの起動
完了を検出する機能、3)OSブート起動信号を発生し
てから所定期間内にOSブート完了信号が通知されるか
どうかによってOSの起動成功/失敗を判定する機能、
4)ブートディスク切り換え制御機能、を実装したこと
により、人手を介在せずとも、オペレーティングシステ
ムを正常に起動できたか否かの判断、および別のブート
デバイスからのオペレーティングシステムの再起動等の
処理を全て自動的に行うことが可能となり、システム起
動に関わる動作の信頼性を十分に高めることが可能とな
る。
【0051】なお、本実施形態では、プログラムからの
出力をOSブート完了信号の通知として使用する場合を
説明したが、例えばオペレーティングシステムまたはそ
のドライバによって動作制御される、システム内の特定
のデバイスの状態をポーリングまたは割り込み信号によ
ってモニタすることによっても、OSブート完了の有無
を検出することが出来る。
【0052】また、本発明は、上記実施形態に限定され
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出され得る。例えば、実施形態に示される全構
成要件から幾つかの構成要件が削除されても、発明が解
決しようとする課題の欄で述べた課題が解決でき、発明
の効果の欄で述べられている効果が得られる場合には、
この構成要件が削除された構成が発明として抽出され得
る。
【0053】
【発明の効果】以上詳述した如く本発明によれば、シス
テム起動に関わる動作の信頼性を十分に高めることが可
能となり、特にサーバ用途のコンピュータに好適なシス
テムを実現できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る情報処理システムの
構成を示すブロック図。
【図2】同実施形態におけるマザーボード管理コントロ
ーラの機能とそれを用いたオペレーティングシステムの
起動制御方法を説明するための図。
【図3】同実施形態におけるブートディスク切り換え方
法を説明するための図。
【図4】同実施形態で使用される冗長化されたマスタ/
スレーブディスクを説明するための図。
【図5】同実施形態においてOSブート起動信号が発生
されてからOSブート完了信号が通知されるまでの一連
の処理の流れを示す図。
【図6】同実施形態におけるマザーボード管理コントロ
ーラおよびシステムの動作を説明するためのフローチャ
ート。
【図7】同実施形態において冗長化された複数のディス
クを使用する場合の例を示す図。
【図8】同実施形態におけるブートディスク切り換え方
法の第2の例を説明するための図。
【図9】図8のブートディスク切り換え方法で使用され
る切り換え装置の構成を示す図。
【図10】同実施形態におけるブートディスク切り換え
方法の第3の例を説明するための図。
【符号の説明】
11…CPU 12…主メモリ 16…BIOS−ROM 18…ディスク装置(Disk_1) 19…ディスク装置(Disk_2) 20…マザーボード管理コントローラ(BMC) 21…ブートデバイス切り換え制御部 31…ブートROM 201…タイマ

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 オペレーティングシステムを起動する手
    段と、 前記オペレーティングシステムの起動完了を検出する手
    段と、 前記オペレーティングシステムを起動するための起動信
    号が発生されてからの経過時間を計時し、前記起動信号
    が発生されてから所定の経過時間内に前記オペレーティ
    ングシステムの起動完了が検出されたか否かに基づい
    て、オペレーティングシステムの起動対象となるブート
    デバイスの切り換えを制御する手段とを具備することを
    特徴とする情報処理システム。
  2. 【請求項2】 前記ブートデバイスの切り換えを制御す
    る手段は、 前記所定の経過時間内に前記オペレーティングシステム
    の起動完了が検出されない場合、前記ブートデバイスを
    切り換えた後に前記起動信号を再発生させる手段を含む
    ことを特徴とする請求項1記載の情報処理システム。
  3. 【請求項3】 前記起動完了を検出する手段は、 オペレーティングシステムが起動完了した時にそのオペ
    レーティングシステムによって自動実行されるコンピュ
    ータプログラムからの出力に基づいて、前記オペレーテ
    ィングシステムの起動完了の有無を検出することを特徴
    とする請求項1記載の情報処理システム。
  4. 【請求項4】 前記情報処理システムには、互いに異な
    るオペレーティングシステムが記憶されている複数のブ
    ートデバイスが設けられており、 前記ブートデバイスの切り換えを制御する手段は、ブー
    トデバイスの切り換えによって異なるオペレーティング
    システムが起動対象となるように、互いに異なるオペレ
    ーティングシステムが記憶されている前記複数のブート
    デバイス間でブートデバイスの切り換えを行う手段を含
    むことを特徴とする請求項1記載の情報処理システム。
  5. 【請求項5】 起動信号の発生に応答してオペレーティ
    ングシステムを起動する情報処理システムにおいて、 オペレーティングシステムがそれぞれ格納されている冗
    長化された複数のブートデバイスと、 前記情報処理システムの動作を管理するために設けら
    れ、前記複数のブートデバイス間でオペレーティングシ
    ステムを起動する対象となるブートデバイスを切り換え
    る手段と、前記起動信号を発生する手段と、前記起動信
    号の発生からの経過時間を計時するタイマと、前記タイ
    マによる計時時間と前記情報処理システムからの通知と
    に基づいて前記オペレーティングシステムの起動が成功
    したか否かを判断し、その判断結果に基づき前記ブート
    デバイスの切り換えおよび前記起動信号の再発生を制御
    する手段とを含むシステム管理装置とを具備することを
    特徴とする情報処理システム。
  6. 【請求項6】 情報処理システムの起動制御方法におい
    て、 オペレーティングシステムを起動するステップと、 前記オペレーティングシステムの起動完了を検出するス
    テップと、 前記オペレーティングシステムを起動するための起動信
    号が発生されてからの経過時間を計時し、前記起動信号
    が発生されてから所定の経過時間内に前記オペレーティ
    ングシステムの起動完了が検出されたか否かに基づい
    て、オペレーティングシステムの起動対象となるブート
    デバイスの切り換えを制御するステップとを具備するこ
    とを特徴とする情報処理システムの起動制御方法。
  7. 【請求項7】 前記ブートデバイスの切り換えを制御す
    るステップは、 前記所定の経過時間内に前記オペレーティングシステム
    の起動完了が検出されない場合、前記ブートデバイスを
    切り換えた後に前記起動信号を再発生させるステップを
    含むことを特徴とする請求項6記載の情報処理システム
    の起動制御方法。
  8. 【請求項8】 前記起動完了を検出するステップは、 オペレーティングシステムが起動完了した時にそのオペ
    レーティングシステムによって自動実行されるコンピュ
    ータプログラムからの出力に基づいて、前記オペレーテ
    ィングシステムの起動完了の有無を検出することを特徴
    とする請求項6記載の情報処理システムの起動制御方
    法。
  9. 【請求項9】 オペレーティングシステムがそれぞれ格
    納されている冗長化された第1および第2のブートデバ
    イスを有する情報処理システムの起動制御方法におい
    て、 起動信号の発生に応答して、起動対象デバイスに指定さ
    れている前記第1および第2の一方のブートデバイスか
    らオペレーティングシステムを起動するステップと、 前記オペレーティングシステムの起動完了の有無を検出
    するステップと、 前記起動信号が発生されてからの経過時間を計時し、前
    記起動信号が発生されてから所定の経過時間内にオペレ
    ーティングシステムの起動完了が検出されなかった場
    合、前記起動対象デバイスを前記第1および第2の一方
    のブートデバイスから他方のブートデバイスに変更し、
    且つ前記起動信号を再発生するステップとを具備するこ
    とを特徴とする情報処理システムの起動制御方法。
JP2001058521A 2001-03-02 2001-03-02 情報処理システムおよびその起動制御方法 Pending JP2002259130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001058521A JP2002259130A (ja) 2001-03-02 2001-03-02 情報処理システムおよびその起動制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001058521A JP2002259130A (ja) 2001-03-02 2001-03-02 情報処理システムおよびその起動制御方法

Publications (1)

Publication Number Publication Date
JP2002259130A true JP2002259130A (ja) 2002-09-13

Family

ID=18918230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001058521A Pending JP2002259130A (ja) 2001-03-02 2001-03-02 情報処理システムおよびその起動制御方法

Country Status (1)

Country Link
JP (1) JP2002259130A (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006260058A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 計算機サーバ・システムにおけるファームウェアアップデート方法
JP2007087088A (ja) * 2005-09-21 2007-04-05 Fujitsu Ltd 情報処理装置、情報処理復旧方法及び情報処理復旧プログラム
US7434042B2 (en) 2003-04-24 2008-10-07 Fujitsu Limited Apparatus, method and recording medium for starting up data processing system
JPWO2007096956A1 (ja) * 2006-02-22 2009-07-09 富士通株式会社 中央処理装置
JP2009271582A (ja) * 2008-04-30 2009-11-19 Brother Ind Ltd コンピュータシステム、プログラム、コンピュータシステムのシステム起動方法
JP2010079821A (ja) * 2008-09-29 2010-04-08 Nec Corp コンピュータシステム、およびレガシーアプリケーション実行方法、およびプログラム
WO2010050562A1 (ja) * 2008-10-31 2010-05-06 シャープ株式会社 処理制御ユニット、処理実行ユニット、情報処理装置、制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2010176306A (ja) * 2009-01-28 2010-08-12 Toshiba Corp 情報処理装置およびデータ記憶装置
JP2011008552A (ja) * 2009-06-26 2011-01-13 Hitachi Cable Ltd 処理システム及び処理装置が実行するプログラムの実行方法
JP2011034596A (ja) * 2010-11-10 2011-02-17 Toshiba Tec Corp Hdd取付基板および電子機器
JP2012063942A (ja) * 2010-09-15 2012-03-29 Nec System Technologies Ltd 情報処理装置及びその制御方法
KR101489158B1 (ko) * 2008-05-21 2015-02-06 삼성전자 주식회사 마스터 부트 레코드가 저장되어 있는 저장매체, 이를포함하는 컴퓨터 시스템 및 그 부팅방법
JP2015064637A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 パス切替装置、パス切替方法及びパス切替プログラム
JP2016045750A (ja) * 2014-08-25 2016-04-04 日本電気株式会社 情報処理システム、管理制御方法および管理制御プログラム
US10193693B2 (en) 2014-05-30 2019-01-29 Kabushiki Kaisha Toshiba Information processing device and version switching method of trusted platform module
US10223217B2 (en) 2015-11-24 2019-03-05 Ricoh Company, Ltd. Information processing device, method for booting information processing device, and non-transitory recording medium
JP2020119028A (ja) * 2019-01-18 2020-08-06 ブラザー工業株式会社 制御基板
US10789141B2 (en) 2017-09-01 2020-09-29 Fujitsu Limited Information processing device and information processing method
EP3748496A1 (en) 2019-06-05 2020-12-09 Fujitsu Limited Parallel processing apparatus

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7434042B2 (en) 2003-04-24 2008-10-07 Fujitsu Limited Apparatus, method and recording medium for starting up data processing system
JP2006260058A (ja) * 2005-03-16 2006-09-28 Fujitsu Ltd 計算機サーバ・システムにおけるファームウェアアップデート方法
JP4640071B2 (ja) * 2005-09-21 2011-03-02 富士通株式会社 情報処理装置、情報処理復旧方法及び情報処理復旧プログラム
JP2007087088A (ja) * 2005-09-21 2007-04-05 Fujitsu Ltd 情報処理装置、情報処理復旧方法及び情報処理復旧プログラム
JPWO2007096956A1 (ja) * 2006-02-22 2009-07-09 富士通株式会社 中央処理装置
JP2009271582A (ja) * 2008-04-30 2009-11-19 Brother Ind Ltd コンピュータシステム、プログラム、コンピュータシステムのシステム起動方法
KR101489158B1 (ko) * 2008-05-21 2015-02-06 삼성전자 주식회사 마스터 부트 레코드가 저장되어 있는 저장매체, 이를포함하는 컴퓨터 시스템 및 그 부팅방법
JP2010079821A (ja) * 2008-09-29 2010-04-08 Nec Corp コンピュータシステム、およびレガシーアプリケーション実行方法、およびプログラム
WO2010050562A1 (ja) * 2008-10-31 2010-05-06 シャープ株式会社 処理制御ユニット、処理実行ユニット、情報処理装置、制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2010176306A (ja) * 2009-01-28 2010-08-12 Toshiba Corp 情報処理装置およびデータ記憶装置
JP2011008552A (ja) * 2009-06-26 2011-01-13 Hitachi Cable Ltd 処理システム及び処理装置が実行するプログラムの実行方法
JP2012063942A (ja) * 2010-09-15 2012-03-29 Nec System Technologies Ltd 情報処理装置及びその制御方法
JP2011034596A (ja) * 2010-11-10 2011-02-17 Toshiba Tec Corp Hdd取付基板および電子機器
JP2015064637A (ja) * 2013-09-24 2015-04-09 日本電気株式会社 パス切替装置、パス切替方法及びパス切替プログラム
US10193693B2 (en) 2014-05-30 2019-01-29 Kabushiki Kaisha Toshiba Information processing device and version switching method of trusted platform module
JP2016045750A (ja) * 2014-08-25 2016-04-04 日本電気株式会社 情報処理システム、管理制御方法および管理制御プログラム
US10223217B2 (en) 2015-11-24 2019-03-05 Ricoh Company, Ltd. Information processing device, method for booting information processing device, and non-transitory recording medium
US10789141B2 (en) 2017-09-01 2020-09-29 Fujitsu Limited Information processing device and information processing method
JP2020119028A (ja) * 2019-01-18 2020-08-06 ブラザー工業株式会社 制御基板
JP7151498B2 (ja) 2019-01-18 2022-10-12 ブラザー工業株式会社 制御基板
EP3748496A1 (en) 2019-06-05 2020-12-09 Fujitsu Limited Parallel processing apparatus
US11074102B2 (en) 2019-06-05 2021-07-27 Fujitsu Limited Parallel processing apparatus

Similar Documents

Publication Publication Date Title
JP2002259130A (ja) 情報処理システムおよびその起動制御方法
CN107209671B (zh) 计算机中启动操作的动态自动监测和控制
US10055296B2 (en) System and method for selective BIOS restoration
US6112320A (en) Computer watchdog timer
US9158628B2 (en) Bios failover update with service processor having direct serial peripheral interface (SPI) access
US20100162043A1 (en) Method, Apparatus, and System for Restarting an Emulated Mainframe IOP
JP4448878B2 (ja) 障害回復環境の設定方法
US7007192B2 (en) Information processing system, and method and program for controlling the same
WO2015042925A1 (zh) 服务器的控制方法和服务器的控制设备
US7089413B2 (en) Dynamic computer system reset architecture
US7194614B2 (en) Boot swap method for multiple processor computer systems
JP2002268900A (ja) 論理分割された(lpar)計算機でシステム・ファームウェア更新を安全に実行する機構
US20060036832A1 (en) Virtual computer system and firmware updating method in virtual computer system
EP1119809A1 (en) Process monitoring in a computer system
CN112970002A (zh) 用于可配置错误处理的系统
CN114600088A (zh) 使用基板管理控制器的服务器状态监测系统和方法
WO2012149716A1 (zh) 一种bootrom备份方法和装置
EP3739446B1 (en) Method and system for communication channels to management controller
CN109358982B (zh) 硬盘自愈装置、方法以及硬盘
US8312126B2 (en) Managing at least one computer node
JP2003256240A (ja) 情報処理装置及びその障害回復方法
JP2002014878A (ja) 計算機システムおよびその保守管理方法
KR101564144B1 (ko) 펌웨어 관리 장치 및 방법
JPH03138753A (ja) マルチプロセッサシステムのブートロード装置
JPH11149457A (ja) クラスタ接続マルチcpuシステムのcpuデグレート方式