JPH03269735A - マイクロプロセッサボードのテスト処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マイクロプロセッサを搭載するとともにＲＡＭ及びＲＯ
Ｍを具備するボードについて当該ボードをテストするマ
イクロプロセッサボードのテスト処理方式に関し。

テストコストの増加を抑えた上で検出率を高くすること
を目的とし。

被試験ボードである上記マイクロプロセッサボード上の
ＲＯＭに、試験制御プログラムを搭載しておき、試験に
当って当該試験制御プログラムによって外部の試験機か
ら試験プログラムをロードせしめるようにし、当該試験
プログラムを上記マイクロプロセッサボードが自ら実行
するよう構成する。

〔産業上の利用分野〕

本発明は、マイクロプロセッサを搭載するとともにＲＡ
Ｍ及びＲＯＭを具備するボードについて当該ボードをテ
ストするマイクロプロセッサボードのテスト処理方式に
関する。

最近の電子計算機のボードはワンボード化が進みそのテ
ストコストも益々増大してきている。

〔従来の技術〕

第４図は従来例を示している。第４図（ａ）（ｂ）（ｃ
）に示すように３つの方式があり５それぞれについて説
明する。

第４図（ａ）は実機方式を示している。この方式におい
ては、マイクロプロセッサボード（被試験ボード５０）
を搭載している実機が外部記憶装Ｗ７０又は入出力装置
８０等と接続されている。

そして、当該実機が外部記憶装置７０又は入出力装置８
０から入力されるテストプログラムによってテストを行
う方式である。これによれば、実際の入出力装置を使う
ため検出率が高いが、コストカ高く、特に複数枚の被試
験ボードについてのテストに於いてコスト高が顕著にな
る。

第４図（ｂ）はＲＯＭ内自己診断プログラムによる方式
を示している。この方式は被試験ボード内のＲＯＭに自
己診断用テストプログラム３２を用意しこのプログラム
によってボード５０単体でテストする方式である。この
方式では、コストは低いが。

テストプログラム容量に制限がある事および入出力装置
を付けずに行う事により検出率が低い。

第４図（Ｃ）は汎用ボードテスタによる方式を示してい
る。この方式は被試験ボード５０を汎用ボードテスタ９
０によりテストする方式である。これによれば検出率は
比較的高いがコストが非常に高くなる。

〔発明が解決しようとする問題〕

従来、上記の如く、検出率を高くするとコストが高くな
り、コストを低くすると検出率も低くなる。即ち、検出
率とコストとの双方の要求を両立させることができなか
った。

本発明は、テストコストの増加を抑えた上で検出率を高
くすることを百的とする。

〔課題を解決するための手段〕

第１図は１本発明の原理構成図である。

図中、１０はマイクロプロセッサ　２０はＲＡＭ、３０
はＲＯＭ、３１は試験制御プログラム。

４０はインターフェイス、５１はマイクロプロセッサボ
ード、６０は試験機、６１は試験プログラムを示してい
る。

試験機６０は、インターフェイス４０を介してマイクロ
プロセッサ１０と接続されており、試験プログラム６１
を内蔵している。

試験制御プログラム３１は、試験機６０がインターフェ
イス４０に接続されたときに、試験プログラム６１の少
なくとも一部をＲＡＭ２０に転送し、当該ＲＡＭ２０に
記憶された試験プログラム６１を実行するように制御す
る。

〔作用〕

試験制御プログラム３１は、試験機６０内の試験プログ
ラム６１の少なくとも一部を一度にＲＡＭ２０上に転送
せしめる。そしてマイクロプロセッサｌＯが、当該転送
された試験プログラムにもとづいて試験を行う。試験が
終了すると１次の試験プログラム６１をＲＡＭ２０上に
転送する。

〔実施例〕

第２図は、試験制御プログラムのフローチャートを示す
。以下、第２図に従って説明する。

処理の・・・マイクロプロセッサボード５ｏをリセット
するか、又は、電源をＯＮにする。

処理■・・・試験１！１６０からテスト開始信号が送ら
れて来たか否かを調べ、送られて来た時には処理■へ、
送られて来なかった時には通常シーケンスへ移行する。

即ち試験を行うことなく通常の処理が行われる。

処理■・・・試験機６０に対して試験プログラム６１を
転送するように指示する。

処理■・・・送られてきた上記試験プログラム６１をＲ
ＡＭに書込む。

処理■・・・上記試験プログラム６１を実行するように
マイクロプロセッサ１０へ指示する。

処理■・・・試験Ｉ！６０に上記実行の結果を転送する
。

なお必要に応じて処理■ないし■が繰返される。

第３図は実施例を示す。当該実施例では、複数個の被試
験ボードをテストする。図中、４０−ｉはインターフェ
イス、５０−ｔはマイクロプロセッサボード、６０は試
験機を表す。図示の如く夫々のボード５０−１は試験機
６０と接続されている。試験機６０は、夫々のボード５
０−１にテスト開始信号を送り、夫々のボード５０−１
から試験プログラム転送命令が送られてくると、上記の
如く試験プログラムを夫々のボード５０−１に転送する
。そして、夫々のボード５０−１から送られてくる実行
結果を調べ、テスト結果を表示する。

〔発明の効果〕

以上説明した如く１本発明によれば２試験プログラムを
ボード外から人力するので、プログラム容量の制限が緩
く検出率を高めることができる。

また、ＲＯＭの試験制御プログラムが処理制御を行うの
で、自動的に試験が行われ、コストが低くて済む。加え
て、同一ボードの場合には、複数個のボードを試験して
も、ユニット内の単純なインターフェイスを利用するこ
とにより１個のボードを試験するときとコストがさほど
変わらず、１個当りのコストを下げることができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は試験制御プログ
ラムのフローチャート、第３図は実施例２第４図は従来
例を示す。 図中、１０はマイクロプロセッサ、２０はＲＡＭ、３０
はＲＯＭ、３１は試験制御プログラム。 ４０はインターフェイス、５１はマイクロプロセッサボ
ード、６０は試験機、６１は試験プログラムを表す

Claims (1)

1. 【特許請求の範囲】 マイクロプロセッサ（１０）を搭載するとともにＲＡＭ
   （２０）及びＲＯＭ（３０）を具備するボード（５０）
   をテストするマイクロプロセッサボードのテスト処理方
   式において、 ＲＯＭ（３０）に試験制御プログラム（３１）を設ける
   と共に、 上記ボード（５０）の外に、試験プログラム（６１）を
   備える試験機（６０）を設け、 上記試験制御プログラム（３１）は、上記試験プログラ
   ム（６１）をＲＡＭ（２０）に転送するよう構成され、
   上記マイクロプロセッサ（１０）がＲＡＭ（２０）に記
   憶された試験プログラム（６１）を実行するようにした ことを特徴とするマイクロプロセッサボードのテスト処
   理方式。