JPS58154055A - デイスク装置の試験装置 - Google Patents

デイスク装置の試験装置

Info

Publication number
JPS58154055A
JPS58154055A JP57038912A JP3891282A JPS58154055A JP S58154055 A JPS58154055 A JP S58154055A JP 57038912 A JP57038912 A JP 57038912A JP 3891282 A JP3891282 A JP 3891282A JP S58154055 A JPS58154055 A JP S58154055A
Authority
JP
Japan
Prior art keywords
disk
controller
test
pseudo
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57038912A
Other languages
English (en)
Inventor
Takenori Kasuya
糟谷 武則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57038912A priority Critical patent/JPS58154055A/ja
Publication of JPS58154055A publication Critical patent/JPS58154055A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は中央演算処理装置に使用中の複数台ノティス
ク装置の良否を調べるディスク装置の試験装置に関する
第1図は従来用いられている中央演算処理装置の緊要を
示すブロック図である。図において(1)はシステム機
構(図示せず)に接続された中央演算処理装置(以下単
に計算機と呼ぶ) 、  (2a)、 (2b)・・・
(2n)は複数台のディスク装置%(3)はこの複数台
のディスク装@ (2a)、 (zb)・・・C2ωと
上記計算機+1)間を結合し、各ディスク装置(2a)
、(2b)・・・(2n)の読み出し、書き込み制御を
行なうディスク制御装置である。
次に上記構成の動作について説明する。図において計算
機(1)がシステム機構(図示せず)に接続されオンラ
イン業務を実行中は計算機(1)が入力したデータによ
りディスク制御装置(3)を介して複数台のディスク装
置(2a)e(2b)・・・(2n)中の1台を選択し
書き込んだり、読み出し、その演算結果を計算機(1)
を通してシステム機fl(図示せず)へ送信する。従っ
て若し複数台のディスク装置(2a)、(2b)・・・
(2n)の内容に異常が生じたとすれば計算機全体が使
用できなくなる。そCで時々ディスク装置(2a)。
(2b)・・・Cr1)が健全か否かの試験を次に述べ
るいずれかの方法で行なっている。その1つの方法は計
算機tt+をディスク制御装置(3)を介してシステム
機構(図示せず)とオンライン運転し乍ら試験対象とす
る1台のディスク装置を試験するか若くは計算機(1)
をシステム機構(図示せず)からの切離し専用の診断プ
ログラムを用いて試験をしていた。
しかし、このような従来のディスク装置の試験方法、つ
まり上述の前者の方法では計算機(1)とディスク制御
装置(2)をオンライン対象と共用であるため、このデ
ィスク装置(2a) e (2b)・・・G2−の試験
に長時間とられ、オンライン業務の応答性が悪化する。
また後者の方法ではディスク装置 G2a)s (2b
)・・・(2n)の試墳時にシステ4止せざるを得ない
ためシステムの猪働率が低下し運用上の支障を招く欠点
があった。
この発明は上記のような従来の欠点を除去するためにな
されたもので、小形の試験装置Wを用いることで、試験
による計算機の占有率を減少し、もって応答性・″テ4
稼働率お、+、び信頼性0向上を計ったディスク装置の
試験装置を提供することを目的とする。
第2図はこの発明による中央演算処理装置の一実施例を
示すブロック図である。図に示すn+、(2a)(2b
)・・・(2n)および(3)は上記計算機+11、デ
ィ長り装置(2a) * (2b)・・・C2ω、ディ
スク制御装置(3)と同一または相当部分である。(4
)は1台のディスク装置を制御できるだけの機能を持つ
擬似ディスク制御装置、(5)はこの擬似ディスク制御
装置(4)を内蔵した例えばマイ9ロプロセッサ等から
なるディスク試験装置、(6)はシステムタイプライタ
である。
第2図において、複数台のディスク装置(2a)。
(2b)・・・(2n)とディスク制御装置(3)を計
算機(1)を通してシステム機構(図示せず)に接続し
た通常のオンライン業務を実行中の動作は従来のものと
全く同じであるが、次にこの状態で1台のディスク装置
(2b)のディスク試験をする場合について述べる。こ
の場合はまずディスク装置 (2b)制御装置(3)か
ら切離しディスク試験装置(5)に接続する。この接続
によりディスク装置ab>はディスク試験装置(5)に
内蔵さ゛れた擬似ディスク制御装置(4)を介して予め
用意された応用ソフトウェアディスク試験カ行なわれ、
その結果はシステムタイプライタ(6)で解析される。
この間計算機(1)は試験対象であるディスク装置(2
b)に関連する機能を切離した縮退運転が行なわれる。
なお、上記実施例では1台の計算機it+について説明
したが、実運用に多い複数台の計算機(1)を用いたシ
ステムにおいてもこの発明になるディスク試験装置(6
)を用いてディスク試験を行なうことでシステムの信頼
性を損うことなく運転することができる。
このように、この発明になるディスク試験装置を用いる
ことで、ディスク試験の時間が短縮され。
計算機の応答性、システムの稼働率および信頼性向上に
効果がある。
【図面の簡単な説明】
第1図は従来の中央演算処理装置の概要を示すブロック
図、第2図はこの発明による中央演算処理I置の一実施
例を示すブロック図である。 図に示す(1)は中央演算処理装置、(2a) * (
2b)・・・G2−はディスク装置、(3)はディスク
制御装置、(4)は擬似ディスク制御装置、(=)はデ
ィスク試験装置である。 なお、各図中の同一符号は同−又は相当部分を示す。 代理人  葛 野 信 −

Claims (1)

    【特許請求の範囲】
  1. システムに結合された中央演算処理装置と複数台のディ
    スク装置、この中央演算処理装置と複数台のディスク装
    置間に介在しオンライン業務を実行させるディスク制御
    装置、上記複数台のディスク装置の応用ソフトウェアを
    有する擬似ディスク制御装置を内蔵した試験装置を備え
    、上記複数台のディスク装置の任意の1台を選択的に上
    記ディスク制御装置から試験装置に切替え、擬似ディス
    ク制御装置により試験することを特徴としたディスク装
    置の試験装置。
JP57038912A 1982-03-09 1982-03-09 デイスク装置の試験装置 Pending JPS58154055A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57038912A JPS58154055A (ja) 1982-03-09 1982-03-09 デイスク装置の試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57038912A JPS58154055A (ja) 1982-03-09 1982-03-09 デイスク装置の試験装置

Publications (1)

Publication Number Publication Date
JPS58154055A true JPS58154055A (ja) 1983-09-13

Family

ID=12538412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57038912A Pending JPS58154055A (ja) 1982-03-09 1982-03-09 デイスク装置の試験装置

Country Status (1)

Country Link
JP (1) JPS58154055A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318113A (ja) * 1988-06-20 1989-12-22 Fujitsu Ltd ライブラリ装置系ドライブ診断方式
JPH09198196A (ja) * 1996-01-17 1997-07-31 Nec Corp マイコン付磁気ディスク装置及びマイコン用エミュレータ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318113A (ja) * 1988-06-20 1989-12-22 Fujitsu Ltd ライブラリ装置系ドライブ診断方式
JPH09198196A (ja) * 1996-01-17 1997-07-31 Nec Corp マイコン付磁気ディスク装置及びマイコン用エミュレータ装置

Similar Documents

Publication Publication Date Title
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
JPS5851292B2 (ja) 診断/デバツク計算システム
JPS58154055A (ja) デイスク装置の試験装置
JPS58129568A (ja) 補助サ−ビス計算機を備えた計算機システム
US5796753A (en) High speed test pattern transfer apparatus for semiconductor test system
JPH01320550A (ja) トレース方式
JPS61221837A (ja) コンピユ−タの検査方法
JPS6031642A (ja) プログラム開発装置
JPS6144373A (ja) 半導体回路のテスト装置
JPH01144133A (ja) 計算機システムの診断方式
JPS62229339A (ja) マイクロプログラム診断方式
JPS58211227A (ja) 周辺装置のテスト方式
JPS5870361A (ja) 入力制御方式
JPS63192141A (ja) マルチプロセサシステムの障害情報ログアウト方式
JPS6228839A (ja) デ−タ処理装置
JPS6125174B2 (ja)
JPS6024653A (ja) デバツク装置
JPH0619720B2 (ja) 情報処理装置
JPS62210551A (ja) マイクロプログラム追跡装置
JPS59194251A (ja) デ−タ処理装置の診断方式
JPH06149625A (ja) データ処理装置
William et al. Verification of the First
JPH03269735A (ja) マイクロプロセッサボードのテスト処理方式
JPS6278647A (ja) チャネルの障害処理試験方式
JPH02306345A (ja) データ端末装置