JPH01161172A

JPH01161172A - Ｉｃ試験装置におけるインタプリタ処理方式

Info

Publication number: JPH01161172A
Application number: JP62317597A
Authority: JP
Inventors: Shinji Tanaka; 真司田中
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1987-12-17
Filing date: 1987-12-17
Publication date: 1989-06-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ｉＣ（集積回路、以下間し）試験装置にお
いて被試験ｉＣから検出される測定信号のデータ処理に
関し、特に、短時間でデータ処理を実行できるようにし
た２系統の処理手順を有するインタプリタ処理方式に関
する。

〔従来の技術〕

ｌ　Ｃ試験装置では、一般的に、被試験Ｉ　Ｃから検出
した測定信号のデータ解析処理を行うために、マイクロ
プロセッシングユニット（以下、ＭＰＵという）を搭載
し、ナス１〜用インタすリタの制御の上に該Ｍ　Ｉｌｌ
　Ｕが所定のデス１〜項］」毎の処理ルーチンを実行し
て、テストデータ処理を行うようになっている。従来の
１．　Ｃ試験装置６におけるインタプリタによる処理方
式は、例えは、周知のパーソナルコンピュータ等に搭載
されているＲＡＳ　Ｉ　Ｇ３語インタプリタのように、
■系統の処理手順により所定の処理動作を行っていた。

例えは、被試験ＩＣをテス１〜するための処理ルーチン
のジャンプテーブルにおけるアドレスが通常処理ルーチ
ンとしてａｌ、ｂｌ、ｃＪ−の各ジャンプアドレスと、
例外処理ルーチンとしてａ２．ｂ２．ｃ２の各ジャンプ
アドレスとから成る場合、従来のインタプリタ方式では
第６図のフローチャーＩへに示すような手順で処理を実
行していた３、つまり、通常処理を実行する場合、次の
ようである。ステップ７１では、ａ１アドレスに対応す
る所定のルーチンを実行するか否かを調べる。通常処理
であるから、該ステップ７］−はＹＥＳとなり、ステッ
プ７２に行く。例外処理の場合は、該ステップ７１はＮ
。

となり、ステップ７３に行く。ステップ７２では、ａ１
アドレスに対応するルーチンを実行し、ステップ７３に
行く。ステップ７３では、ａ２アＩ〜レスに対応するル
ーチンを実行するか否かを判断する。ａ２アドレスに対
応するルーチンは例外処理ルーチンであるから、該ステ
ップ７３ばＮＯとなり、ステップ７５に行く。例外処理
の実行中は、該ステップ７３３はＹＥＳとなり、ステッ
プ７４に行きａ２ア１くレスに対応するルーチンを実行
して、次のステップ７５に行く、１ステツプ７５では、
ｂ］−ア１くレスに対応するルーチンを実行するか否か
を判断する１、この場合は通常処理実行中であるから、
該ステップはＹＩΣＳとなり、ステップ７６に行き、ス
テップ７６でｂ１ア１ヘレスに対応するルーチンを実行
する。例外処理の実行中は、該ステップ７５はＮＯとな
り、次のルーチンを実行するためのステップに行く。こ
のように、混在する通常処理の各ルーチンと例外処理の
各ルーチンとを、実行するか否かを夫々判断しなから所
定のルーチンを順次実行する。ステップ７８では、ｃ２
アドレスに対応するルーチンを実行するか否かを調べる
。このステップ７８はＮＯとなり、通常処理モー１〜か
らモニタモードにリターンする。例外処理の実行中ば、
該ステップ７８はＹ　Ｅ　Ｓとなり、ステップ７６しこ
行きｃ２ルーチンを実♀ｊした後に、例外処理モードか
らモニタモードにリターンする。

なお、ここて述へたＩＣ試験装置における動作モー：３
− −１〜には、モニタモードと、インタプリタ制御トて起
動する通常処理子−１〜と例外処理モードとかあるもの
とする。モニタモードとは、該ＩＣ試験装置における機
械語プログラム作成／デパックのためのオペレーティン
グシステム（以ト○Ｓという）である。

〔発明が解決しようとする問題点〕

以上のように、従来のＩＣ試験装置におけるインタプリ
タ処理力式によるデス１ヘデータの処理手順は、１系統
のみの流れであったため、例えは」二連のように処理モ
ードによっては実行しないルーチンも含むものであった
。従って、処理ステップ数が膨大なものになり、テスト
処理プログラムの実行時間を短縮することができない、
という問題があった。

この発明は−１−述の点に鑑みてなされたもので、デス
１〜処理時間を短縮することができるようしこしたＩＣ
試験装置におしづるインタプリタ処理方式を提供しよう
とするものである。

一４＝［問題を解決するだめの手段］ＩＣ試験装置におけるインプリタ処理方式は、ＩＣ試験
装置におけるテスＩ〜モードが通常モードであるかある
いはデバッガ等の例外モードであるかを解析するモード
解析ステップと、各種オペレータコードの内容に対応し
てオペレータルーチンジャンプアドレスを記憶するだめ
のジャンプテーブルの内容を、前ステップにおいて解析
したモードに応じて設定するジャンプテーブル設定ステ
ップと、Ｌｊ、えられたオペレータコードに応じて前記
ジャンプテーブルからオペレータルーチンジャングア１
−１ノスをを読み出して、該７１−レスに応じた所定の
処理を実行する処理実行ステップとを具えたことを特徴
とするものである。

〔作用〕

インタプリタが起動されると、モー１く解析ステップ］
−において、デス１−モードか通常モードであるのか又
はデパッカ″、ｑによる例外モードであるのかを解析す
る。この解析したデス１〜モー１〜に応じて、次のジャ
ンプテーブル設定ステップ２では、各種オペレータコー
トに対応してオペレータルーチンジャンプアドレスを記
憶するためのジャンプテーブルの内容を設定する１１次
の処理実行ステップ３では、前ステップ２で設定された
ジャンプテーブルからオペレータルーチンジャンプアド
レスを順次読み出し、該アドレスに応じた所定の処理ル
ーチンを実行する。

上述のように、インタプリタの起動によって装置のデス
１〜モードを解析し、そのデス１−モードしこ対応する
オペレータルーチンジャンプテーブルを設定して該ジャ
ンプテーブルの内容に従って処理ルーチンを順次実行す
る。例えば、第５図（ａ）のように、ａ　１．、、、　
））　３−、　ｃ　ｌが通常モードに対応するオペレー
タルーチンジャンプアドレス、そしてａ２．ｂ２．ｃ２
が例外モードに対応するオペレータルーチンジャンプア
ドレスである場合、次のような作用である。ステップ１
におけるモード解析の判定によりデス１〜モードが通常
七−１へである場合、ステップ２において、該モードに
対応するａｌ、ｂｌ、ｃｌの各ルーチンのジャンプアド
レスをジャンプチーフルに設定し、これらのジャンプア
ドレスを順次読み出して該処理ルーチンを実行する。従
って、現在のデスＩ〜モー１〜以外すなわち例外モー１
へにおけるａ２．ｂ２．ｃ２の各ルーチンをアクセスす
ることなく、必要な処理ルーチンのみを実行することが
できる。このように、複数系統の流れを持つインタプリ
タ処理方式であるために、各テストモードにおいて実行
するナス１〜処理時間の短縮がｉｌｌ待できる。

〔実施例〕

以下、添付図面を参照しながら、本発明の一実施例を詳
細に説明する。

第２図は、本発明に係るＩＣ試験装置の一実施例を示す
ブロック図である。このｉ　Ｃ試験装置は、マルチマイ
クロプロセッサシステムであり、フォアグラウンドとハ
ックブラウン１−に大別される。

フォアグラウンドは、内部バス２２０によって接〜７− 続されるＭＰＵ２１、モニタ等のシステムプログラムＲ
ＯＭとワーキングＲＡＭとを含むメモリ２５と、内部バ
ス２２０と外部バス２；３０との同期をとるためのバス
アービタ２６等から成る。更に、外部バス２３０上には
、データ用のＲＡＭ２７とパネルインタフェース（以下
、■／ドという）２８、テスタバスＩ　／　Ｆ　２９、
フォアグラウンドとバックグラウンドとの同期をとるた
めのバスアービタ２１１等が設けられている。パネルＩ
／Ｆ２８は、本装置を運用するための各種設定スイッチ
や表示器等を含む操作パネル（図示せず）を接続するた
めのものである。テスタバスＩ　／　ｌ−’　２９は、
図示しないテストヘッド部との間で試験信号の授受を行
うものである。なお、デス１へヘッド部は、被試験Ｉ　
Ｃを装着し試験若しくは測定検出信号の入出力を行うも
のである。該フォアブラウン１へは、ＩＣ等のデバイス
デス１へ処理を実行するデス１〜専用の機能を有してい
る。

バックグラウンドは、内部バス２４０によって接続され
るＭｌ）Ｕ２Ｏ５−、デスプレイＣＲＴとキ−ボーＩ〜
とを含むターミナル２０２、フロッピーデスクＩ駆動装
置（以下、ＦＤ　１．）という）２０３、モニタ等のシ
ステムプログラムＲＯＭとワーキングＲＡＭを含むメモ
リ２０５、内部バス２４０と外部バス２５０との同期を
とるためのバスアービタ２０６等から成るものである。

更に、該バンクグラウンドは、外部ハス２５０−Ｊ−に
、プロプラム用のＲＡ　Ｍ　２０７、各種■／ド２０９
、光回線■／Ｆ２１０、バスアービタ２１】−等が設け
られている。各種Ｉ　／　Ｆ”　２０９は１本装置を操
作するための各種スイッチを取り付けたオペレーション
ボックス（図示せず）等を接続するためのインタフェー
スである。光回線Ｉ　／　ｌ＝”　２１０は、本装置が
図示しないホス１へコンピュータとの間で光ファイバー
を介し光通信を行うためのインタフェースである。つま
り、本装置は階層分散システムを構成するローカルステ
ーションとして機能するものである。ホス１〜コンピユ
ータにおいてユーザプロゲラ１１を開発し、本装置にお
いて該プログラムを使用してＩＣ等のデバイスデスｌ−
を実行するようになっている。また、本装置だけでも、
デス１ヘシーケンス言語を使ってユーザプログラムを開
発することもｉｊＪ能である。該ユーザプログラムは、
フロッピーデスク（以下、■−″Ｄという）２０４に記
録しておくこともできる。バックグラウンドは、本装置
ｎの全体螢運用及び管理し、マンマシンインタフェース
処理機能を有する。

本装置におけるラフ１〜ウエアシステム構成の一例を示
すと第３図のようである。フォアモニタ３】−は、フォ
アブラウン１くを制御する基本システ１１プログラムで
あり、該フォアモニタは、フォア／バッタインタフェー
ス３０２を介し、バックモニタ３０１との間でコマンド
及びデータの交信も行う７．オペレーションボックスに
設けられているデス１へ開始スイッチをオンすることに
より、インタプリタ３２に起動がかかり、フォアモニタ
３１からインタプリタ３２に制御が移る。インタプリタ
３２は、ＩＣ等のデバイステスＩ〜処理を実行するテス
トシーケンス言語である。インタプリタ３２は、インタ
プリタ制御部；３２ａの制御下に、通常処理；３２ｂと
例外処理３２ｃとの２系統の流れを持つ処理ブロクラム
を含む。このインタプリタ３２は、シュム、フェルメモ
リなどの指示があるか調へてｉＣを試験するためのデス
１へモードを解析し、そのナス＋−モードに対応するオ
ペレータルーチンジャンプテーブルの処理アｊ〜１ノス
を書き換え。

該デス１〜モー１〜に制御を移す。デバッガ３３とシュ
ム３４は、ＩＣ等のデハイスデス）〜時において実行す
るナス１〜プロクラ１１である。

インタプリタ通常処理モードでは、ＩＣ量産におけるナ
ス１〜プロクラ１１等によるＩ　Ｃ品質デス１〜処理で
ある。インタプリタ例外処理モードでは、デバッガ３３
、シュム３４やその他の誤り検出及び修正プロゲラ１１
による試作ＩＣのナス１〜処理を実行する３、バックモ
ニタ３３０１は、バックグラウンド及び水装置ｕ全体を
制御する基本システムプログラムである。このフォアモ
ニタ３０１の制御下に、ユーザプログラム用のデバッガ
；３０３、シュＡ　３０　／１、ニーテリティ３３０５
等が起動され実行さ　才しる　。

＝］１− バンクモニタ３０１は、バッククラウン１へ及び本装置
を制御するための基本システムプロゲラ１１てあり、Ｉ
Ｃ等のデハイスデス１−処理時にナス１〜データ解析処
理用のデバッガ３０３、シュム３０４等のニーテリティ
を起動制御するものである。

また、を亥バックモニタ３０１は、ニーザブロタラム開
発機能も有し、そのためのニーテリティ３０５も具備し
ている。

上述のような構成における各部の作用を以下に説明する
。被試験ＩＣをナス１−シようとする場合、デスＩ〜開
始スイッチをオンすることによりインタプリタ３２を起
動すると、モニタの制御下にある本装置の動作は、イン
タプリタ３２の制御下に移行する。つまり、インタプリ
タ３２に起動することにより、本装置の動作モーＩくが
モニタモー１〜からデス１−モードに移る。第４図にお
いて、ステップ４１ではデバッガ３３やシュム３４等の
指示があるか否か調べるなどしてナス１−モー１くを解
析する。次のステップ４２では、前ステップ４］におい
て解析したデス１〜モー１〜が通常処理モードか例外処
理モードかを判断する。通常処理モードの場合はステッ
プ４３に行き、例外処理モードの場合はステップ４４に
行く。ステップ４３では、通常処理モー１〜で実行する
オペレータルーチンのジャンプテーブルを作成する。例
えは、第５図（ａ）に示すように、オペレータコーＦＡ
、　Ｂ、　Ｃに夫々対応するオペレータルーチンジャン
ブアＩ−レスがａ１若しくはａ２、ｂｌ−若しくはｂ２
．ａｌ若しくはｃ２であるとする。ここでは通常処理モ
ー１へであるから、インタプリタ３２が実行するオペレ
ータルーチンのジャンプアドレスは、ａｌ、、ｂｌ、ｃ
ｌの手順でジャンプテーブルに記Ｈされる。

この通常モード用のジャンプテーブルの作成が終了する
と、次のステップ４５に進む。

一方、ステップ４２において、デスｌ−モー１くが例外
処理モードであると判断された場合は、ステップ４４に
行く。ステップ４４では、例外処理モードにおいて実行
するオペレータルーチンのジャンプチーフルを作成する
。例えは、第５図（ａ）において、オペレータコー１〜
Ａ、Ｂ、Ｃに夫々対応するオペレータルーチンのジャン
プアドレスが８１若しくはＣ２、ｂ１若しくはｂ２、Ｃ
１若しくはＣ２であるとする。この場合は例外処理モー
ドであるから、インタプリタ３２が実行するオペレータ
ルーチンのジャンプアドレスは、Ｃ２，ｂ２、Ｃ２の手
順でジャンプテーブルに記録される。

この例外処理モード用のジャンプテーブルの作成が終了
すると、次のステップ４５に進む。ステップ４５では、
通常処理若しくは例外処理を実行するため所定の初期化
処理を行う。次のステップ４６では、ステップ４３若し
くはステップ４４において作成されたジャンプテーブル
からオペレータルーチンのジャンプアドレスを読み出し
て該アドレスに応じた所定の処理ルーチンを順次実行す
る。

例えば、第５図（ｂ）に示すように、通常処理モードで
はジャンプテーブルに言己録されているａ　１　＋ｂｌ
−、ｃｌの各オペレータルーチンジャンプアドレスを読
み出し、各アドレスに応じた処理ルーチンを実行する。

また、例外処理モードである場合、ジャンプテーブルに
記録されているＣ２．ｂ２゜Ｃ２の各オペレータルーチ
ンジャンプアドレスを読み出して、各アドレスに応じた
デバッガ３３、シュム：３４笠の処理ルーチンを順次実
行する。これら一連のデス１へ処理が終了すると、モニ
タモードにリターンする。

このように、本発明に係る丁Ｃ試験装置におけるインタ
プリタ処理方式によれば、第６図に示したフローチャー
ｉ〜のように現在のナス１〜モーＩ〜に対応しないオペ
レータルーチンのジャンプアドレスもアクセスしてしま
うという問題が除去され、第４図に示したフローチャー
Ｉ−のように現在のデス１−モードに対応するオペレー
タルーチンのジャングア１−１ノスだけをアクセスすれ
はよく、従ってテスト処理時間の短縮が期待できる。

なお、この実施例ではＩＣ試験装置としてマルチマイク
ロプロゼッサシステムを用いているが、マイクロコンピ
ュータシステムとして機能するものであれば他の回路構
成のシステムであってもより１゜また、この実施例では、モニタモードにおいてインタプ
リタを起動してモニタモードからテストモー１くに移行
し、インタプリタによるデス１〜処理が終了するとデス
１−モードからモニタモーＩ−にリターンするようにし
であるが、モニタモードに限らず他の適宜のＯ８等を採
用して該Ｏ８からナス１〜モードに移行し、デス１〜処
理が終了した後に該ナス１〜モードからＯ８にリターン
するようにしてもよい。

〔発明の効果〕

以−１−の通り、この発明に係るＩＣ試験装置にお（づ
るインタプリタ処理方式によれば、デス１〜処理ルーチ
ンを通常処理モードと例外処理モードとの２系統の流れ
を持つ処理方式としたので、現在のデス１−モードに対
応するオペレータルーチンのジャングア１ヘレスだけを
アクセスすればよく、ナス１〜処理時間の短縮が期待で
きる、という優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るＩ　Ｃ試験装置におけるインタプ
リタ処理方式の手順を示すフローチャー１−１第２図は
本発明に係るインタプリタ処理方式を適用したＩＣ試験
装置の一実施例を示すブロック図、第３図は同実施例におけるソフＩ〜ウェアシステ１１構
成の−・例を示すブロック図、第４図は同インタプリタ処理方式のナス１ヘモ−１〜に
おける動作の一例を示すフローチャー１〜、第５図（ａ
）は同インタプリタ処理方式におけるジャンプテーブル
作成の概念を説明する図、第５図（ｂ）は同インタプリ
タ処理方式における各デスｌヘモ−１〜毎に実行するオ
ペレータルーチンのジャンプアドレスの手順を示す図、
第６図は従来のＩＣ試験装置におＬづるインタプリタ処
理方式による手順を示すフローチャー１へ、である。１　モード侮′析ステップ、２・ジャンプチーフル設定
ステップ、３　デスＩ−処理ルーチン実行ステップ、２
１，２０１　　マイクロプロセノシンク二二ソｌ〜（Ｍ
ＰＵ）、２５，２０５　　メモリ、２６，２０６，２］
、ｉ・・ハスアービタ、２７，２０７　・ＲＡ、Ｍ、２
８　　パネルインタフェース、２９・テスタバス、２０
２・ターミナル、２０３・・・フロッピーデスク駆動装
置（ＦＤＤ）、２０４　　・フロッピーデスク（ＦＤ）
、２０８−・プリンタ、２０９　各種インタフェース、
２］○　光回線インタフェース、３１・・フォアモニタ
、３２・・インタプリタ、３３，３０３　　デバッガ、
３４，３０４・・シュム、３ｏドパツクモニタ、３０２
・フォア／バックインタフェース、３０５・・ニーテリ
ティＯ出願人　日立電子エンジニアリング株式会社代理人　　
　弁理士　　飯　塚　　義　仁第　　　５　　　図　　
　（ａ、）　　　　　　　　　　　　　　　　　　　須
　　　　　　　　　イ、り不常　例外理　　　パ

Claims

【特許請求の範囲】ＩＣ試験装置におけるテストモードが通常モードである
かあるいはデバッガ等の例外モードであるかを解析する
モード解析ステップと、各種オペレータコードの内容に対応してオペレータルー
チンジャンプアドレスを記憶するためのジャンプテーブ
ルの内容を、前ステップにおいて解析したモードに応じ
て設定するジャンプテーブル設定ステップと、与えられたオペレータコードに応じて前記ジャンプテー
ブルからオペレータルーチンジャンプアドレスを読み出
して、該アドレスに応じた所定の処理を実行する処理実
行ステップとを具えたＩＣ試験装置におけるインタプリタ処理方式。