JPS63247842A - 試験プログラム評価方式 - Google Patents

試験プログラム評価方式

Info

Publication number
JPS63247842A
JPS63247842A JP62082333A JP8233387A JPS63247842A JP S63247842 A JPS63247842 A JP S63247842A JP 62082333 A JP62082333 A JP 62082333A JP 8233387 A JP8233387 A JP 8233387A JP S63247842 A JPS63247842 A JP S63247842A
Authority
JP
Japan
Prior art keywords
simulation
test program
function
test
abnormal operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62082333A
Other languages
English (en)
Inventor
Masashi Nemoto
雅司 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62082333A priority Critical patent/JPS63247842A/ja
Publication of JPS63247842A publication Critical patent/JPS63247842A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機の試験プログラムの評価方式に関す
る。
〔従来の技術〕
電子計算機の開発に当たってはその設計評価の目的から
、又、業務運用中の電子計算機ではこれを保持する目的
から、試験プログラムを開発して使用するのが一般的で
ある。そこで、開発した試験プログラムを評価する必要
が生じる−が、試験プログラムに於いては、正常終了す
るか否かだけでは十分でなく、試験対象装置が設計ミス
や、故障で仕様通り動作しない時、それを検出するか否
かが問題となる。従来、これを評価する手段として、試
験対象装置にバード的擬似障害を挿入して試験プログラ
ムを実行し、エラーを検出することを確認する方法や、
試験対象装置の動作をシミュレーションする装置シミュ
レータを開発して、これに障害動作をシミュレーション
する機能を付加し、この装置シミュレータ上で試験プロ
グラムを実行してエラーを検出することを確認する方法
が取られていた。
〔発明が解決しようとする問題点〕
しかし、試験対象装置にハード的に擬似障害を挿入して
試験プログラムを評価する方法は(1)装置自身を本当
に壊してしまう危険がある、(2)IC等の内部へは擬
似障害を与えることが出来ないことから意図する障害を
発生出来ない場合がある、(3)一つ一つの擬似障害を
ハード的に設定するのでかなりの時間、手間を要する、
等の制約があり、必ずしも十分な評価が行えないという
問題がある。又、装置シミュレータ上で試験プログラム
を評価する方法については、異常動作する条件が以前の
動作履歴に依存する場合があり、単純に一つの機能の異
常動作をシミュレーションするだけでは評価にならない
という問題がある。
〔問題点を解決するための手段〕
本発明の試験プログラム評価方式では、試験対象装置の
動作をシミュレーションするシミュレーション手段と、
前記試験対象装置が仕様通り動作しないケースをシミュ
レーションする異常動作シミュレーション手段と、前記
各シミュレーション手段の各シミュレーション機能の実
行履歴を保持する実行履歴保持手段と、前記実行履歴保
持手段に保持されている実行履歴に基づき前記異常動作
シミュレーション手段を実行させるか否かを制御するシ
ミュレーション制御手段とを有している。
〔実施例〕
次に、本発明について、図面を参照して説明する。第1
図は本発明の試験プログラム評価方式を実現した装置シ
ミュレータの一実施例を示すブロック図である。試験対
象装置(図示せず)が正しく動作した場合をシミュレー
ションする正常機能シミュレーション部1と、試験対象
装置が仕様通り動作しないケースをシミュレーションす
る異常動作シミュレーション部2と、本装置シミュレー
タのシミュレーション動作を制御するシミュレーション
制御部3と、試験対象装置の試験プログラムを格納する
試験プログラム記憶部4と、オペレータとのインタフェ
ースを取る制御コンソール5と、正常機能シミュレーシ
ョン部1、あるいは異常動作シミュレーション部2の、
どの機能が実行されたこを記録する実行履歴記録部6か
ら構成される。
次に、この装置シミュレータの動作を説明する。先ずオ
ペレータは制御コンソール5を介してシミュレーション
制御部3に試験の開始を指示する。この時同時に、異常
動作シミュレーションを行うか否かと、異常動作シミュ
レーションを行う場合には、それまでに実行されたシミ
ュレーション機能がどんな条件になったら異常動作シミ
ュレーションを行なうかの指示も行う。試験開始を指示
されたシミュレーション制御部3は試験プログラム記憶
部4から命令語を取り出し、その命令を実現する各機能
に分解する。次に、シミュレーション制御部3は分解さ
れた一つ一つの機能について正常機能シミュレーション
部1、または、異常動作シミュレーション部2のどちら
にシミュレーションさせるかを判断する。
第2図はシミュレーション制御部3の処理の一例を示す
フローチャートである。第2図を参照すると、先ず、シ
ミュレーションしようとする機能が異常動作シミュレー
ション部2に登録されているか否かを調べる(ステップ
101)。登録されていなければ(N)、正常機能シミ
ュレーション部1でシミュレーションするものと判断し
、実行する(ステップ102)、逆に、シミュレーショ
ンしようとする機能が異常動作シミュレーション部2に
登録されていれば(Y)、続いて異常動作シミュレーシ
ョンが指示されているか否かを調べる(ステップ103
)。異常動作シミュレーションが指示されていなければ
(N)正常機能シミュレーション部1でシミュレーショ
ンするものと判断し、実行する(ステップ102)。異
常動作シミュレーションが指示されていればくY)、次
に、実行履歴記録部6に記録されているそれまでのシミ
ュレーション機能履歴と、オペレータの指示する異常動
作シミュレーション実行条件を比較しくステップ104
)、条件が満たされていなければ(N)正常機能シミュ
レーション部1で実行しくステニップ102)、条件が
満たされていれば(Y)異常動作シミュレーション部2
でシミュレーションするものと判断し、実行する(ステ
ップ105)。
以上の判断に基づきシミュレーション制御部3は各機能
のシミュレーションを正常機能シミュレーション部1、
あるいは巽常動作シミュレーション部2の指示する。正
常機能シミュレーション部1、あるいは異常動作シミュ
レーション部2は指示された機能をシミュレーションし
た後、実行したシミュレーション機能を実行履歴記録部
6に通知し、実行履歴記録部6はこれを記録する。こう
して全ての機能のシミュレーション動作が完了した後、
シミュレーション制御部3は次の命令語を試験プログラ
ム記憶部4から取り出し、シミュレーション動作を継続
する。上記シミュレーション動(ヤを実行することによ
り、装置シミュレータ上で試験対象装置の試験プログラ
ムが実行されて行くが、この時、装置の設計ミスや、試
験プログラム自身のバグ等により、試験プログラムで何
等かのエラーを検出することがある。この場合、試験プ
ログラムはエラーメツセージを編集し、エラーメツセー
ジ出力要求を出す。エラーメツセージ出力要求を検出し
たシミュレーション制御部3は制御コンソール5に対し
てエラーメツセージ出力を指示する。
次に、この装置シミュレータを使用して、どの様に試験
プログラムを評価するかを説明する。先ず、想定した擬
似障害により、どの機能がどんな風に誤動作するかを異
常動作シミュレーション部2に登録する。同時に、その
障害がどんな条件で発生ずるかも決定しておく。次に、
異常動作シミュレーションを行わずに試験プログラムを
実行し、障害が無い場合は正常に試験が終了することを
確認する。続いて異常動作シミュレーション実行を障害
発生条件と共に指示して試験プログラムを実行し、エラ
ーを検出することを確認する。さらに、評価結果に問題
があった場合、修正した試験プログラムをもう一度同じ
擬似障害の下で評価する必要があるが、この装置シミュ
レータの使用する場合にも、単にもう一度異常動作シミ
ュレーションを実行するだけでよく、実際の装置に擬似
障害を設定するような手間は不要である。
〔発明の効果〕
以上説明したように本発明は、複雑な条件で発生する擬
似障害をシミュレーションにより簡単にしかも、細部に
わたり実現出来るので、被試験対象装置を壊してしまう
こともなく、試験プログラムをより多くの擬似障害下で
評価することが可能となり、試験プログラムを十分評価
出来るという効果がある。
【図面の簡単な説明】
第1図は本発明の試験プログラム評価方式を具体的に実
現する装置シミュレータの一実施例を示す構成図、第2
図は第1図に示すシミュレーション制御部3の処理の一
例を示すフローチャーI・である。 1・・・正常機能シミュレーション部、2・・・異常動
作シミュレーション部、3・・・シミュレーション制御
部、4・・・試験プログラム記憶部、5・・・制御コン
ソール、6・・・実行履歴記録部。 第4図 躬Z図

Claims (1)

    【特許請求の範囲】
  1. 試験対象装置の試験を行なう試験プログラムの評価方式
    において、前記試験対象装置の正常機能をシミュレーシ
    ョンするシミュレーション手段と、前記試験対象装置が
    仕様通り動作しないケースをシミュレーションする異常
    動作シミュレーション手段と、前記各シミュレーション
    手段の各シミュレーション機能の実行履歴を保持する実
    行履歴保持手段と、前記実行履歴保持手段に保持されて
    いる実行履歴に基づき前記異常動作シミュレーション手
    段を実行させるか否かを制御するシミュレーション制御
    手段とを有することを特徴とする試験プログラム評価方
    式。
JP62082333A 1987-04-02 1987-04-02 試験プログラム評価方式 Pending JPS63247842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62082333A JPS63247842A (ja) 1987-04-02 1987-04-02 試験プログラム評価方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62082333A JPS63247842A (ja) 1987-04-02 1987-04-02 試験プログラム評価方式

Publications (1)

Publication Number Publication Date
JPS63247842A true JPS63247842A (ja) 1988-10-14

Family

ID=13771633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62082333A Pending JPS63247842A (ja) 1987-04-02 1987-04-02 試験プログラム評価方式

Country Status (1)

Country Link
JP (1) JPS63247842A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10095607B2 (en) 2016-03-17 2018-10-09 Kabushiki Kaisha Toshiba Information processing device, computer program product, and testing system with acquiring total execution history

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10095607B2 (en) 2016-03-17 2018-10-09 Kabushiki Kaisha Toshiba Information processing device, computer program product, and testing system with acquiring total execution history

Similar Documents

Publication Publication Date Title
US7076713B1 (en) Test generator for converting a model of computer component object behavior and stimulus values to test script
RU2473115C2 (ru) Способ автоматического генерирования сценария для проверки правильности функционального программного обеспечения системы, установленной на борту летательного аппарата, и устройство для применения способа
US7308327B2 (en) Method of application protocol monitoring for programmable logic controllers
RU2451990C2 (ru) Способ обработки объема данных, используемого во время фазы отладки функционального программного обеспечения системы, установленной на борту летательного аппарата, и устройство для его осуществления
JP4959941B2 (ja) ソフトウェアの双方向プロービング
US10229029B2 (en) Embedded instruction sets for use in testing and error simulation of computing programs
JP2002163020A (ja) プログラマブルコントローラにおける異常検出方法およびその装置
US10579761B1 (en) Method and system for reconstructing a graph presentation of a previously executed verification test
JPH10133914A (ja) 計算機システム及びデバイス入出力シミュレータ
JPS63247842A (ja) 試験プログラム評価方式
JP2019174874A (ja) シミュレーション装置及び方法並びにプログラム
RU2817186C1 (ru) Система подтверждения тестов и тестирования встроенного программного обеспечения электронных устройств
US20080263523A1 (en) Method for testing engineering software
RU2780458C1 (ru) Способ функционального тестирования программного обеспечения электронных устройств
JPH10307609A (ja) プラント制御用ソフトウェア検証ツール
JPS6365540A (ja) 装置設計評価方式
Lipaev A methodology of verification and testing of large software systems
JPH07219980A (ja) テスト実行方式
JP2004046509A (ja) プログラマブルコントローラのエミュレーション装置
JP2010244183A (ja) 装置検査システム、装置検査方法、装置検査プログラム
Sarla et al. Automation of Combinatorial Interaction Test (CIT) Case Generation and Execution for Requirements based Testing (RBT) of Complex Avionics Systems
JP2000276224A (ja) 制御プログラムの検査方法および装置ならびにその検査プログラムの自動生成方法および装置
CN117687898A (zh) Fpga的测试系统、方法和电子设备
Dent Diagnostic engineering
JP2008077278A (ja) テストシミュレータ