JP2019174874A - シミュレーション装置及び方法並びにプログラム - Google Patents
シミュレーション装置及び方法並びにプログラム Download PDFInfo
- Publication number
- JP2019174874A JP2019174874A JP2018059088A JP2018059088A JP2019174874A JP 2019174874 A JP2019174874 A JP 2019174874A JP 2018059088 A JP2018059088 A JP 2018059088A JP 2018059088 A JP2018059088 A JP 2018059088A JP 2019174874 A JP2019174874 A JP 2019174874A
- Authority
- JP
- Japan
- Prior art keywords
- model
- behavior
- verification target
- behavior verification
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
図1において、1は本実施の形態によるシミュレーション装置を示す。このシミュレーション装置1は、例えば、自動車の組込みシステムのメカニズム、ハードウェア及びソフトウェアを協調させたシミュレーションを行い得るコンピュータ装置であり、CPU2(Central Processing Unit)、メモリ3、補助記憶装置4、入力装置5及び表示装置6を備えて構成される。
次に、本シミュレーション装置1に搭載された本実施の形態によるシミュレーション機能について説明する。これに際して、まず、従来のシミュレーション装置における部品別シミュレータの構成について説明する。
次に、かかる故障注入モデル30,31の処理について説明する。なお、以下においては、説明の対象が図6において第1のICモデル20及びマイコンモデル21間に挿入された故障注入モデル30であるものとし、各種処理の主体をこの故障注入モデル30として説明するが、実際上は、シミュレーションアプリ7(図1)に基づいてCPU2(図1)がその処理を実行することは言うまでもない。
以上のように本実施の形態のシミュレーション装置1では、マイコン系シミュレータ10Aにおけるマイコンモデル21の前後に、当該マイコンモデル21に入力し又は当該マイコンモデル21から出力する信号を設定された故障内容に応じて加工する故障注入モデル30,31を挿入できるため、マイコンモデル21の前後に配置される第1のICモデル20や第2のICモデル21を改変して特別な故障注入機能をもたせることなく、種々の故障内容の故障発生時におけるマイコンの挙動をシミュレートすることができる。従って、本シミュレーション装置1によれば、故障注入を容易化し、組込みシステムの開発を迅速化させることができる。
なお上述の実施の形態においては、本発明を組込みシステム全体の挙動をシミュレートするシミュレーション装置1に適用するようにした場合について述べたが、本発明はこれに限らず、この他種々のシステムの挙動をシミュレートするシミュレーション装置に広く適用することができる。この場合、挙動検証対象部品としては、そのシステムにおいて挙動検証対象とする部品とすればよい。
Claims (9)
- 故障発生時の挙動検証対象部品の挙動をシミュレートするシミュレーション装置において、
プログラムが格納されたメモリと、
前記メモリに格納された前記プログラムを実行するプロセッサと
を備え、
前記プロセッサは、前記プログラムに基づいて、
前記挙動検証対象部品の挙動を模倣する挙動検証対象部品モデルと、前記挙動検証対象部品モデルに入力すべき第1の信号を、予め設定された故障内容に応じた信号に加工する第1の故障注入モデルとをそれぞれ生成し、
前記第1の故障注入モデルにより加工された前記第1の信号を前記挙動検証対象部品モデルに入力し、当該挙動検証対象部品モデルにおいて、前記故障内容の故障発生時における前記挙動検証対象部品の挙動をシミュレートする
ことを特徴とするシミュレーション装置。 - 前記プロセッサは、前記プログラムに基づいて、
前記挙動検証対象部品モデルから出力された第2の信号を、予め設定された故障内容に応じた信号に加工して出力する第2の故障注入モデルを生成する
ことを特徴とする請求項1に記載のシミュレーション装置。 - 前記挙動検証対象部品は、組込みシステムのマイクロコンピュータ装置であり、
前記プロセッサは、前記プログラムに基づいて、
前記挙動検証対象部品モデルと、前記挙動検証対象部品の入力側の部品の挙動を模倣する第1の部品モデルと、前記第1の部品モデル及び前記挙動検証対象部品モデル間に挿入された前記第1の故障注入モデルと、前記挙動検証対象部品の出力側の部品の挙動を模倣する第2の部品モデルと、前記挙動検証対象部品モデル及び前記第2の部品モデル間に挿入された前記第2の故障注入モデルからなる第1のシミュレータを生成する
ことを特徴とする請求項2に記載のシミュレーション装置。 - 前記プロセッサは、前記プログラムに基づいて、
それぞれ対応する部品の挙動を模倣する前記第1のシミュレータを含む複数の部品別シミュレータと、各前記部品別シミュレータのシミュレーション時間を、自己のサンプリング周期に同期させるハブシミュレータとを生成する
ことを特徴とする請求項3に記載のシミュレーション装置。 - 故障発生時の挙動検証対象部品の挙動をシミュレートするシミュレーション装置において実行されるシミュレーション方法であって、
前記シミュレーション装置は、
プログラムが格納されたメモリと、
前記メモリに格納された前記プログラムを実行するプロセッサと
を有し、
前記プロセッサが、前記プログラムに基づいて、前記挙動検証対象部品の挙動を模倣する挙動検証対象部品モデルと、前記挙動検証対象部品モデルに入力すべき第1の信号を、予め設定された故障内容に応じた信号に加工する第1の故障注入モデルとをそれぞれ生成する第1のステップと、
前記プロセッサが、前記プログラムに基づいて、前記第1の故障注入モデルにより加工された前記第1の信号を前記挙動検証対象部品モデルに入力し、当該挙動検証対象部品モデルにおいて、前記故障内容の故障発生時における前記挙動検証対象部品の挙動をシミュレートする第2のステップと
を備える
ことを特徴とするシミュレーション方法。 - 前記プロセッサは、
前記第1のステップにおいて、予め設定された故障内容に応じて信号を加工する第2の故障注入モデルを生成し、
前記第2のステップにおいて、
前記挙動検証対象部品モデルから出力された第2の信号を、前記第2の故障注入モデルにおいて、予め設定された前期故障内容に応じて加工する
ことを特徴とする請求項5に記載のシミュレーション方法。 - 前記挙動検証対象部品は、組込みシステムのマイクロコンピュータ装置であり、
前記プロセッサは、前記プログラムに基づいて、
前記第1のステップにおいて、前記挙動検証対象部品モデルと、前記挙動検証対象部品の入力側の部品の挙動を模倣する第1の部品モデルと、前記第1の部品モデル及び前記挙動検証対象部品モデル間に挿入された前記第1の故障注入モデルと、前記挙動検証対象部品の出力側の部品の挙動を模倣する第2の部品モデルと、前記挙動検証対象部品モデル及び前記第2の部品モデル間に挿入された前記第2の故障注入モデルからなる第1のシミュレータを生成する
ことを特徴とする請求項6に記載のシミュレーション方法。 - 前記プロセッサは、前記プログラムに基づいて、
前記第1のステップにおいて、それぞれ対応する部品の挙動を模倣する前記第1のシミュレータを含む複数の部品別シミュレータと、各前記部品別シミュレータのシミュレーション時間を、自己のサンプリング周期に同期させるハブシミュレータとを生成する
ことを特徴とする請求項7に記載のシミュレーション方法。 - コンピュータ装置に、
挙動検証対象部品の挙動を模倣する挙動検証対象部品モデルと、前記挙動検証対象部品モデルに入力すべき第1の信号を、予め設定された故障内容に応じた信号に加工する第1の故障注入モデルとをそれぞれ生成する第1のステップと、
前記第1の故障注入モデルにより加工された前記第1の信号を前記挙動検証対象部品モデルに入力し、当該挙動検証対象部品モデルにおいて、前記故障内容の故障発生時における前記挙動検証対象部品の挙動をシミュレートする第2のステップと
を備える処理を実行させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018059088A JP2019174874A (ja) | 2018-03-26 | 2018-03-26 | シミュレーション装置及び方法並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018059088A JP2019174874A (ja) | 2018-03-26 | 2018-03-26 | シミュレーション装置及び方法並びにプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019174874A true JP2019174874A (ja) | 2019-10-10 |
Family
ID=68168805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018059088A Pending JP2019174874A (ja) | 2018-03-26 | 2018-03-26 | シミュレーション装置及び方法並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019174874A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022065121A (ja) * | 2021-04-30 | 2022-04-26 | 阿波▲羅▼智▲聯▼(北京)科技有限公司 | シャーシシミュレーション方法、装置、サーバ、記憶媒体及びプログラム |
-
2018
- 2018-03-26 JP JP2018059088A patent/JP2019174874A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022065121A (ja) * | 2021-04-30 | 2022-04-26 | 阿波▲羅▼智▲聯▼(北京)科技有限公司 | シャーシシミュレーション方法、装置、サーバ、記憶媒体及びプログラム |
JP7331178B2 (ja) | 2021-04-30 | 2023-08-22 | 阿波▲羅▼智▲聯▼(北京)科技有限公司 | シャーシシミュレーション方法、装置、サーバ、記憶媒体及びプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018139136A5 (ja) | ||
Nabi et al. | An overview of hardware-in-the-loop testing systems at Visteon | |
US20190138671A1 (en) | Simulation device and program | |
US20090271169A1 (en) | Training Simulators for Engineering Projects | |
US8108728B2 (en) | Method and apparatus for operational-level functional and degradation fault analysis | |
US8543953B2 (en) | Automated stimulus steering during simulation of an integrated circuit design | |
JP6692278B2 (ja) | 演算装置及び仮想開発環境装置 | |
JP6030237B2 (ja) | マイコン故障注入方法及びシステム | |
US10997344B2 (en) | ECU simulation device | |
US20180203973A1 (en) | System and simulator for the disengageable simulation of installations or machines within programmable logic controllers | |
CN109753415B (zh) | 处理器验证系统及基于处理器验证系统的处理器验证方法 | |
JP2019174874A (ja) | シミュレーション装置及び方法並びにプログラム | |
JP2002163020A (ja) | プログラマブルコントローラにおける異常検出方法およびその装置 | |
WO2015107611A1 (ja) | シミュレーション方法およびその装置 | |
EP3734379A1 (en) | Method and system for generating control programs in a cloud computing environment | |
US20090271168A1 (en) | Systems and Methods for Stimulating Engineering Projects | |
US8560987B2 (en) | Test functionality integrity verification for integrated circuit design | |
CN115470141A (zh) | 一种故障模拟方法、装置及相关设备 | |
JP4417084B2 (ja) | アナログ回路の故障検出シミュレーションシステム | |
JP2013003633A (ja) | 故障再現装置、故障再現方法 | |
CN117033113B (zh) | 一种信号延迟的控制电路和方法 | |
US20240193073A1 (en) | Configuring a launch of components of a hardware-in-the-loop simulation environment | |
US20210406160A1 (en) | Verification device and verification method | |
JP2010244183A (ja) | 装置検査システム、装置検査方法、装置検査プログラム | |
Ozmen et al. | Simulation-based testing for instrumentation and control systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210928 |