JP6692278B2 - 演算装置及び仮想開発環境装置 - Google Patents
演算装置及び仮想開発環境装置 Download PDFInfo
- Publication number
- JP6692278B2 JP6692278B2 JP2016222119A JP2016222119A JP6692278B2 JP 6692278 B2 JP6692278 B2 JP 6692278B2 JP 2016222119 A JP2016222119 A JP 2016222119A JP 2016222119 A JP2016222119 A JP 2016222119A JP 6692278 B2 JP6692278 B2 JP 6692278B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- control
- virtual device
- device model
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Software Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
Description
<応用例>
図6は、実施例1の仮想開発環境装置の応用例を示す。なお、下記では、エンジン制御モジュール検証システムに関して説明されるが、それに限定されるものではなく、車載制御用モジュール検証システムに広く応用可能であることは、言うまでもない。
SCA1、SCA2・・・システム制御アプリケーション
STP1、STP2・・・システムテストプログラム
IFP1・・・インターフェース部
VDM1、VDM2、VDM51、VDM52,VDM53・・・仮想デバイスモデル
DCI1・・・デバイス制御インターフェース部
DCS1、DCS21,DCS22,DCS23・・・デバイス制御ソフトウェア部
SSP・・・シナリオ設定部
200・・・CPU
201・・・ROM
202・・・RAM
203・・・外部記憶装置
204・・・インターフェース回路
205・・・入力装置
206・・・表示装置
207・・・バス
210・・・ECU
GF1−GFn・・・汎用機能
VDMCIF・・・共通インターフェース
601・・・エンジン制御用アプリケーションプログラム
602・・・エンジン制御モジュール用テストプログラム
603・・・デバイス制御インターフェース部
604・・・デバイス制御ソフトウェア部
605・・・仮想デバイスモデル
606・・・デバイス郡
607・・・他デバイス
608・・・エンジン制御モジュール検証システム
609・・・エンジン制御用ECU
Claims (8)
- テストプログラムと、
仮想デバイスモデルと、
前記テストプログラムと前記仮想デバイスモデルとを対応付けるための、インターフェース部と、を備え、
前記テストプログラムから、前記インターフェース部を介して、前記仮想デバイスモデルへ所望の制御を与え、
前記インターフェース部は、デバイス制御インターフェース部とデバイス制御ソフトウェア部とを含む、演算装置。 - 請求項1の演算装置において、
前記テストプログラムは、シナリオ設定部を含み、
前記デバイス制御ソフトウェア部は、複数の汎用機能を含み、
前記シナリオ設定部の定義に基づいて、前記複数の汎用機能の所望の汎用機能を選択して、前記仮想デバイスモデルへ、前記所望の制御を与える、演算装置。 - 請求項2の演算装置において、
前記所望の制御は、前記仮想デバイスモデルに故障状態を発生させ、または、応答の遅延を発生させる、演算装置。 - 請求項3の演算装置において、
前記仮想デバイスモデルは、マイクロコンピュータを模擬動作するものであり、
前記複数の汎用機能の各々は、前記マイクロコンピュータの複数の制御レジスタないし制御ビットから選択された制御レジスタないし制御ビットの値を変化させる、または、前記マイクロコンピュータの割り込みタイミングの挙動を制御する、汎用的な単一の制御機能である、演算装置。 - 請求項4の演算装置において、
前記シナリオ設定部は、複数のシナリオを定義可能であり、
前記複数のシナリオのそれぞれは、実行されるべき汎用機能の実行順序およびその実行されるべき汎用機能の実行時間の記述を含み、
前記複数のシナリオから1つのシナリオが選択された場合、前記選択されたシナリオの前記記述に従って、イベントドリブンで、選択された汎用機能が実行される、演算装置。 - 請求項5の演算装置において、
入力装置を、さらに、含み、
前記複数のシナリオは、前記入力装置からの入力により定義可能である、演算装置。 - 請求項1の演算装置において、
さらに、デバイス制御ソフトウェア部と前記仮想デバイスモデルとの間に設けられた共通インターフェースを含み、
前記仮想デバイスモデルは、マイクロコンピュータを模擬動作するものであり、
前記仮想デバイスモデルは、前記模擬動作されるマイクロプロセッサについて、それぞれ異なる言語によって作成された複数の仮想デバイスモデルから、前記共通インターフェースにより、選択された仮想デバイスモデルである、演算装置。 - 演算装置を含む仮想開発環境装置であって、
前記演算装置は、
テストプログラムと、
システムアプリケーションと、
仮想デバイスモデルと、
前記テストプログラムと前記仮想デバイスモデルとを連結させるための、デバイス制御インターフェース部とデバイス制御ソフトウェア部とを含む第1インターフェース部と、
前記デバイス制御ソフトウェア部と前記仮想デバイスモデルとの間に設けられた第2インターフェース部と、を実行可能であり、
前記仮想デバイスモデルは、マイクロコンピュータを模擬動作するものであり、
前記仮想デバイスモデルは、前記模擬動作されるマイクロプロセッサについて、それぞれ異なる言語によって作成された複数の仮想デバイスモデルから、前記第2インターフェース部により選択された仮想デバイスモデルである、仮想開発環境装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222119A JP6692278B2 (ja) | 2016-11-15 | 2016-11-15 | 演算装置及び仮想開発環境装置 |
US15/786,350 US20180137022A1 (en) | 2016-11-15 | 2017-10-17 | Arithmetic operation device and virtual development environment apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222119A JP6692278B2 (ja) | 2016-11-15 | 2016-11-15 | 演算装置及び仮想開発環境装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018081400A JP2018081400A (ja) | 2018-05-24 |
JP2018081400A5 JP2018081400A5 (ja) | 2019-05-09 |
JP6692278B2 true JP6692278B2 (ja) | 2020-05-13 |
Family
ID=62108525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016222119A Active JP6692278B2 (ja) | 2016-11-15 | 2016-11-15 | 演算装置及び仮想開発環境装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180137022A1 (ja) |
JP (1) | JP6692278B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023107473A1 (de) | 2022-03-28 | 2023-09-28 | Panasonic intellectual property Management co., Ltd | System zur erstellung einer entwicklungsumgebung, verfahren zur erstellung einer entwicklungsumgebung und programm |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109684148B (zh) * | 2018-11-08 | 2022-03-15 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于arinc653的机载嵌入式软件虚拟总线通信构建方法 |
KR102269546B1 (ko) * | 2020-02-26 | 2021-06-28 | 슈어소프트테크주식회사 | 결함 주입 장치 |
US11294647B1 (en) | 2020-11-13 | 2022-04-05 | Renesas Electronics Corporation | Support apparatus and design support method |
DE102020215387A1 (de) | 2020-12-02 | 2022-06-02 | Volkswagen Aktiengesellschaft | Verfahren zum Optimieren eines Testsatzes zur automatischen Qualifizierung eines virtuellen Modells für eine Kraftfahrzeugkomponente |
JP7336775B2 (ja) * | 2021-03-19 | 2023-09-01 | パナソニックIpマネジメント株式会社 | 検証システム、検証方法及びプログラム |
CN113238933B (zh) * | 2021-04-30 | 2024-03-12 | 阿波罗智联(北京)科技有限公司 | 底盘仿真方法、装置、服务器、存储介质及程序产品 |
JP2023012395A (ja) | 2021-07-13 | 2023-01-25 | ルネサスエレクトロニクス株式会社 | 仮想開発環境装置、方法および記録媒体 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3942765B2 (ja) * | 1999-03-15 | 2007-07-11 | 株式会社アドバンテスト | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 |
JP2009163423A (ja) * | 2007-12-28 | 2009-07-23 | Canon Inc | プログラム連携システム及びそのシミュレーション制御方法 |
JP5153465B2 (ja) * | 2008-06-09 | 2013-02-27 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション方法、システム及びプログラム |
JP5327019B2 (ja) * | 2009-11-26 | 2013-10-30 | 三菱電機株式会社 | ソフトウェア自動試験方式 |
JP2013252732A (ja) * | 2012-06-05 | 2013-12-19 | Suzuki Motor Corp | 電子制御装置の自動検査装置 |
JP2014203314A (ja) * | 2013-04-08 | 2014-10-27 | 日立オートモティブシステムズ株式会社 | Ecuシミュレーション装置 |
JP2015123748A (ja) * | 2013-12-25 | 2015-07-06 | スズキ株式会社 | 検査システム |
-
2016
- 2016-11-15 JP JP2016222119A patent/JP6692278B2/ja active Active
-
2017
- 2017-10-17 US US15/786,350 patent/US20180137022A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102023107473A1 (de) | 2022-03-28 | 2023-09-28 | Panasonic intellectual property Management co., Ltd | System zur erstellung einer entwicklungsumgebung, verfahren zur erstellung einer entwicklungsumgebung und programm |
Also Published As
Publication number | Publication date |
---|---|
US20180137022A1 (en) | 2018-05-17 |
JP2018081400A (ja) | 2018-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6692278B2 (ja) | 演算装置及び仮想開発環境装置 | |
US20190138671A1 (en) | Simulation device and program | |
US20170146987A1 (en) | Electronic control module testing system | |
JP2014203314A (ja) | Ecuシミュレーション装置 | |
JP6030237B2 (ja) | マイコン故障注入方法及びシステム | |
JP2018081400A5 (ja) | ||
Feth et al. | Virtual validation of cyber physical systems | |
US10055363B2 (en) | Method for configuring an interface unit of a computer system | |
Bennett et al. | Eliminating embedded software defects prior to integration test | |
EP1685510A2 (en) | Simulation system and computer-implemented method for simulation and verifying a control system | |
Sundharam et al. | Model interpretation for an AUTOSAR compliant engine control function | |
KR101283026B1 (ko) | 통합 제어시스템의 실시간 제어장치 및 방법 | |
US20070220338A1 (en) | Method and system for generating checkpoints of hardware description language simulations that include a specific model state together with a software testcase state | |
JP2019179284A (ja) | シミュレーションシステム、及びシミュレーションプログラム | |
JP2008077176A (ja) | エミュレーションシステム、エミュレーション方法 | |
JPH0877035A (ja) | 中央処理装置及びマイクロコンピュータ | |
JP5387521B2 (ja) | 論理検証シナリオ生成装置、及び、論理検証シナリオ生成プログラム | |
JP3171182B2 (ja) | 機能合成方法,機能合成装置およびその記録媒体 | |
KR20080013528A (ko) | 통합 프로토타이핑 방법 | |
Subero | Embedded systems overview | |
Brewerton et al. | Practical use of autosar in safety critical automotive systems | |
JP2019174874A (ja) | シミュレーション装置及び方法並びにプログラム | |
JP2004310568A (ja) | シミュレータ装置、シミュレーション方法および性能解析方法 | |
Chaaban et al. | A HiL test bench for verification and validation purposes of model-based developed applications using Simulink® and OPC DA technology | |
KR20240009773A (ko) | 차량용 소프트웨어 플랫폼의 시뮬레이션을 위한 포트 가상화 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6692278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |