JP2018081400A - 演算装置及び仮想開発環境装置 - Google Patents
演算装置及び仮想開発環境装置 Download PDFInfo
- Publication number
- JP2018081400A JP2018081400A JP2016222119A JP2016222119A JP2018081400A JP 2018081400 A JP2018081400 A JP 2018081400A JP 2016222119 A JP2016222119 A JP 2016222119A JP 2016222119 A JP2016222119 A JP 2016222119A JP 2018081400 A JP2018081400 A JP 2018081400A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- control
- virtual device
- device model
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 12
- 230000006870 function Effects 0.000 claims description 35
- 230000008571 general function Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 6
- 102000007372 Ataxin-1 Human genes 0.000 abstract description 25
- 108010032963 Ataxin-1 Proteins 0.000 abstract description 25
- 208000009415 Spinocerebellar Ataxias Diseases 0.000 abstract description 25
- 201000003624 spinocerebellar ataxia type 1 Diseases 0.000 abstract description 25
- 101150087322 DCPS gene Proteins 0.000 abstract description 24
- 101100386725 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DCS1 gene Proteins 0.000 abstract description 24
- 102100033718 m7GpppX diphosphatase Human genes 0.000 abstract description 24
- 101150077548 DCI1 gene Proteins 0.000 abstract description 17
- 238000002347 injection Methods 0.000 abstract description 16
- 239000007924 injection Substances 0.000 abstract description 16
- 102100029502 Tripartite motif-containing protein 34 Human genes 0.000 abstract description 11
- 101100207516 Homo sapiens TRIM34 gene Proteins 0.000 abstract description 9
- 239000000243 solution Substances 0.000 abstract 1
- 238000012795 verification Methods 0.000 description 21
- 238000012360 testing method Methods 0.000 description 15
- 238000011161 development Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 238000010295 mobile communication Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Software Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Physics (AREA)
Abstract
【解決手段】仮想開発環境装置VM1は、ソフトウェア検証環境(システムテストプログラムSTP1,システム制御アプリケーションSCA1,デバイス制御IF(API)DCI1)と仮想モデル環境(デバイス制御SW DCS1,仮想デバイスモデルVDM1)とインターフェース部IFP1とを含む。インターフェース部は、システムテストプログラムから仮想デバイスモデルを制御するための指示を中継する役割を果たし、システムテストプログラムは、仮想デバイスモデルに対し、意図的な故障注入や意図的な応答の遅延など、所望の制御を行う。
【選択図】図1
Description
<応用例>
図6は、実施例1の仮想開発環境装置の応用例を示す。なお、下記では、エンジン制御モジュール検証システムに関して説明されるが、それに限定されるものではなく、車載制御用モジュール検証システムに広く応用可能であることは、言うまでもない。
SCA1、SCA2・・・システム制御アプリケーション
STP1、STP2・・・システムテストプログラム
IFP1・・・インターフェース部
VDM1、VDM2、VDM51、VDM52,VDM53・・・仮想デバイスモデル
DCI1・・・デバイス制御インターフェース部
DCS1、DCS21,DCS22,DCS23・・・デバイス制御ソフトウェア部
SSP・・・シナリオ設定部
200・・・CPU
201・・・ROM
202・・・RAM
203・・・外部記憶装置
204・・・インターフェース回路
205・・・入力装置
206・・・表示装置
207・・・バス
210・・・ECU
GF1−GFn・・・汎用機能
VDMCIF・・・共通インターフェース
601・・・エンジン制御用アプリケーションプログラム
602・・・エンジン制御モジュール用テストプログラム
603・・・デバイス制御インターフェース部
604・・・デバイス制御ソフトウェア部
605・・・仮想デバイスモデル
606・・・デバイス郡
607・・・他デバイス
608・・・エンジン制御モジュール検証システム
609・・・エンジン制御用ECU
Claims (11)
- 演算装置は、
テストプログラムと、
仮想デバイスモデルと、
前記テストプログラムと前記仮想デバイスモデルとを対応付けるための、インターフェース部と、を備え、
前記テストプログラムから、前記インターフェース部を介して、前記仮想デバイスモデルへ所望の制御を与える。 - 請求項1の演算装置において、
前記インターフェース部は、デバイス制御インターフェース部とデバイス制御ソフトウェア部とを含む。 - 請求項2の演算装置において、
前記テストプログラムは、シナリオ設定部を含み、
前記デバイス制御ソフトウェア部は、複数の汎用機能を含み、
前記シナリオ設定部の定義に基づいて、前記複数の汎用機能の所望の汎用機能を選択して、前記仮想デバイスモデルへ、前記所望の制御を与える。 - 請求項3の演算装置において、
前記所望の制御は、前記仮想デバイスモデルに故障状態を発生させ、または、応答の遅延を発生させる。 - 請求項4の演算装置において、
前記仮想デバイスモデルは、マイクロコンピュータを模擬動作するものであり、
前記複数の汎用機能の各々は、前記マイクロコンピュータの複数の制御レジスタないし制御ビットから選択された制御レジスタないし制御ビットの値を変化させる、または、マイクロコンピュータの割り込みタイミングなどの挙動を制御する、汎用的な単一の制御機能である。 - 請求項5の演算装置において、
前記シナリオ設定部は、複数のシナリオを定義可能であり、
前記複数のシナリオのそれぞれは、実行されるべき汎用機能の実行順序およびその実行されるべき汎用機能の実行時間の記述を含み、
前記複数のシナリオから1つのシナリオが選択された場合、前記選択されたシナリオの前記記述に従って、イベントドリブンで、選択された汎用機能が実行される。 - 請求項6の演算装置において、
入力装置を、さらに、含み、
前記複数のシナリオは、前記入力装置からの入力により定義可能である。 - 請求項2の演算装置において、
さらに、デバイス制御ソフトウェア部と前記仮想デバイスモデルとの間に設けられた共通インターフェースを含み、
前記仮想デバイスモデルは、マイクロコンピュータを模擬動作するものであり、
前記仮想デバイスモデルは、前記模擬動作されるマイクロプロセッサについて、それぞれ異なる言語によって作成された複数の仮想デバイスモデルから、前記共通インターフェースにより、選択された仮想デバイスモデルである。 - 演算装置を含む仮想開発環境装置であって、
前記演算装置は、
テストプログラムと、
システムアプリケーションと、
仮想デバイスモデルと、
前記テストプログラムと前記仮想デバイスモデルとを連結させるための、デバイス制御インターフェース部とデバイス制御ソフトウェア部とを含む第1インターフェース部と、
前記デバイス制御ソフトウェア部と前記仮想デバイスモデルとの間に設けられた第2インターフェース部と、を実行可能であり、
前記仮想デバイスモデルは、マイクロコンピュータを模擬動作するものであり、
前記仮想デバイスモデルは、前記模擬動作されるマイクロプロセッサについて、それぞれ異なる言語によって作成された複数の仮想デバイスモデルから、前記第2インターフェース部により選択された仮想デバイスモデルである。 - 演算装置を含む仮想開発環境装置であって、
前記仮想開発環境装置は、エンジン制御モジュールの開発に利用されるものあり、
前記演算装置は、
エンジン制御用の車載電子制御装置に搭載されるべきエンジン制御用システムアプリケーションプログラムと、
前記エンジン制御用システムアプリケーションプログラムを検証するためのエンジン制御モジュール用テストプログラムと、
前記車載電子制御装置に採用されるべきマイクロコンピュータの動作を模擬可能な仮想デバイスモデルと、
前記エンジン制御モジュール用テストプログラムと前記仮想デバイスモデルとを連結させるためのインターフェース部と、
を実行することにより、仮想開発環境を構築し、
前記エンジン制御モジュール用テストプログラムから、前記インターフェース部を介して、前記仮想デバイスモデルへ所望の制御を与えることにより、前記仮想デバイスモデルの動作を変化させ、
前記仮想デバイスモデルの動作の変化を、前記エンジン制御用システムアプリケーションプログラムに与えることで、前記エンジン制御モジュール用テストプログラムにより、前記エンジン制御用システムアプリケーションプログラムを検証する。 - 請求項10の仮想開発環境装置において、
前記所望の制御は、前記仮想デバイスモデルに故障状態を発生させ、または、応答の遅延を発生させる。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222119A JP6692278B2 (ja) | 2016-11-15 | 2016-11-15 | 演算装置及び仮想開発環境装置 |
US15/786,350 US20180137022A1 (en) | 2016-11-15 | 2017-10-17 | Arithmetic operation device and virtual development environment apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016222119A JP6692278B2 (ja) | 2016-11-15 | 2016-11-15 | 演算装置及び仮想開発環境装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018081400A true JP2018081400A (ja) | 2018-05-24 |
JP2018081400A5 JP2018081400A5 (ja) | 2019-05-09 |
JP6692278B2 JP6692278B2 (ja) | 2020-05-13 |
Family
ID=62108525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016222119A Active JP6692278B2 (ja) | 2016-11-15 | 2016-11-15 | 演算装置及び仮想開発環境装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180137022A1 (ja) |
JP (1) | JP6692278B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102269546B1 (ko) * | 2020-02-26 | 2021-06-28 | 슈어소프트테크주식회사 | 결함 주입 장치 |
US11294647B1 (en) | 2020-11-13 | 2022-04-05 | Renesas Electronics Corporation | Support apparatus and design support method |
JP2022065121A (ja) * | 2021-04-30 | 2022-04-26 | 阿波▲羅▼智▲聯▼(北京)科技有限公司 | シャーシシミュレーション方法、装置、サーバ、記憶媒体及びプログラム |
JP2022144820A (ja) * | 2021-03-19 | 2022-10-03 | パナソニックIpマネジメント株式会社 | 検証システム、検証方法及びプログラム |
EP4134861A2 (en) | 2021-07-13 | 2023-02-15 | Renesas Electronics Corporation | Virtual developmental environment apparatus, method, and recording medium |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109684148B (zh) * | 2018-11-08 | 2022-03-15 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于arinc653的机载嵌入式软件虚拟总线通信构建方法 |
DE102020215387A1 (de) | 2020-12-02 | 2022-06-02 | Volkswagen Aktiengesellschaft | Verfahren zum Optimieren eines Testsatzes zur automatischen Qualifizierung eines virtuellen Modells für eine Kraftfahrzeugkomponente |
JP2023145128A (ja) | 2022-03-28 | 2023-10-11 | パナソニックIpマネジメント株式会社 | 開発環境構築システム、開発環境構築方法およびプログラム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267881A (ja) * | 1999-03-15 | 2000-09-29 | Advantest Corp | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 |
JP2009163423A (ja) * | 2007-12-28 | 2009-07-23 | Canon Inc | プログラム連携システム及びそのシミュレーション制御方法 |
JP2009295126A (ja) * | 2008-06-09 | 2009-12-17 | Internatl Business Mach Corp <Ibm> | シミュレーション方法、システム及びプログラム |
JP2011113272A (ja) * | 2009-11-26 | 2011-06-09 | Mitsubishi Electric Corp | ソフトウェア自動試験方式 |
JP2013252732A (ja) * | 2012-06-05 | 2013-12-19 | Suzuki Motor Corp | 電子制御装置の自動検査装置 |
JP2014203314A (ja) * | 2013-04-08 | 2014-10-27 | 日立オートモティブシステムズ株式会社 | Ecuシミュレーション装置 |
JP2015123748A (ja) * | 2013-12-25 | 2015-07-06 | スズキ株式会社 | 検査システム |
-
2016
- 2016-11-15 JP JP2016222119A patent/JP6692278B2/ja active Active
-
2017
- 2017-10-17 US US15/786,350 patent/US20180137022A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267881A (ja) * | 1999-03-15 | 2000-09-29 | Advantest Corp | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 |
JP2009163423A (ja) * | 2007-12-28 | 2009-07-23 | Canon Inc | プログラム連携システム及びそのシミュレーション制御方法 |
JP2009295126A (ja) * | 2008-06-09 | 2009-12-17 | Internatl Business Mach Corp <Ibm> | シミュレーション方法、システム及びプログラム |
JP2011113272A (ja) * | 2009-11-26 | 2011-06-09 | Mitsubishi Electric Corp | ソフトウェア自動試験方式 |
JP2013252732A (ja) * | 2012-06-05 | 2013-12-19 | Suzuki Motor Corp | 電子制御装置の自動検査装置 |
JP2014203314A (ja) * | 2013-04-08 | 2014-10-27 | 日立オートモティブシステムズ株式会社 | Ecuシミュレーション装置 |
JP2015123748A (ja) * | 2013-12-25 | 2015-07-06 | スズキ株式会社 | 検査システム |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102269546B1 (ko) * | 2020-02-26 | 2021-06-28 | 슈어소프트테크주식회사 | 결함 주입 장치 |
US11294647B1 (en) | 2020-11-13 | 2022-04-05 | Renesas Electronics Corporation | Support apparatus and design support method |
EP4002096A1 (en) | 2020-11-13 | 2022-05-25 | Renesas Electronics Corporation | Design support apparatus and design support method |
JP2022144820A (ja) * | 2021-03-19 | 2022-10-03 | パナソニックIpマネジメント株式会社 | 検証システム、検証方法及びプログラム |
JP7336775B2 (ja) | 2021-03-19 | 2023-09-01 | パナソニックIpマネジメント株式会社 | 検証システム、検証方法及びプログラム |
JP2022065121A (ja) * | 2021-04-30 | 2022-04-26 | 阿波▲羅▼智▲聯▼(北京)科技有限公司 | シャーシシミュレーション方法、装置、サーバ、記憶媒体及びプログラム |
JP7331178B2 (ja) | 2021-04-30 | 2023-08-22 | 阿波▲羅▼智▲聯▼(北京)科技有限公司 | シャーシシミュレーション方法、装置、サーバ、記憶媒体及びプログラム |
EP4134861A2 (en) | 2021-07-13 | 2023-02-15 | Renesas Electronics Corporation | Virtual developmental environment apparatus, method, and recording medium |
US11966718B2 (en) | 2021-07-13 | 2024-04-23 | Renesas Electronics Corporation | Virtual developmental environment apparatus, method, and recording medium |
Also Published As
Publication number | Publication date |
---|---|
US20180137022A1 (en) | 2018-05-17 |
JP6692278B2 (ja) | 2020-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6692278B2 (ja) | 演算装置及び仮想開発環境装置 | |
US7895025B2 (en) | Validation method for embedded systems | |
US9201764B2 (en) | Method and device for creating and testing a control unit program | |
KR101136408B1 (ko) | 신뢰성 있는 cps 개발을 위한 cps 시뮬레이터, 이를 이용한 cps 시뮬레이션 시스템 및 방법 | |
US20190138671A1 (en) | Simulation device and program | |
JP2014203314A (ja) | Ecuシミュレーション装置 | |
JP6030237B2 (ja) | マイコン故障注入方法及びシステム | |
US20130103379A1 (en) | Apparatus and method for verifying interoperability between application software and autosar service | |
JP6540473B2 (ja) | デバッグサポートシステム | |
CN109753415B (zh) | 处理器验证系统及基于处理器验证系统的处理器验证方法 | |
Himmler et al. | Hardware-in-the-Loop Testing in the Context of ISO 26262 | |
Sundharam et al. | Model interpretation for an AUTOSAR compliant engine control function | |
US10488835B2 (en) | Method for configuring a tester equipped for testing an electronic control unit | |
US20170220712A1 (en) | Computer-implemented method for simulating a restbus control unit network | |
KR101283026B1 (ko) | 통합 제어시스템의 실시간 제어장치 및 방법 | |
Lauber et al. | Virtual test method for complex and variant-rich automotive systems | |
JP2008077176A (ja) | エミュレーションシステム、エミュレーション方法 | |
JPH0877035A (ja) | 中央処理装置及びマイクロコンピュータ | |
Brewerton et al. | Practical use of autosar in safety critical automotive systems | |
Balashov et al. | A hardware-in-the-loop simulation environment for real-time systems development and architecture evaluation | |
Subero | Embedded systems overview | |
Junior et al. | Model and software in the loop with automatic code generation for indicator lights warnings | |
JP2004310568A (ja) | シミュレータ装置、シミュレーション方法および性能解析方法 | |
Herpel et al. | Enhanced Simulation-Based Verification and Validation of Automotive Electronic Control Units | |
Chaaban et al. | A HiL test bench for verification and validation purposes of model-based developed applications using Simulink® and OPC DA technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6692278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |