CN117033113B - 一种信号延迟的控制电路和方法 - Google Patents
一种信号延迟的控制电路和方法 Download PDFInfo
- Publication number
- CN117033113B CN117033113B CN202310989380.5A CN202310989380A CN117033113B CN 117033113 B CN117033113 B CN 117033113B CN 202310989380 A CN202310989380 A CN 202310989380A CN 117033113 B CN117033113 B CN 117033113B
- Authority
- CN
- China
- Prior art keywords
- delay
- target
- signal
- unit
- adjustable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 230000003993 interaction Effects 0.000 claims abstract description 54
- 239000002245 particle Substances 0.000 claims abstract description 33
- 230000002452 interceptive effect Effects 0.000 claims abstract description 16
- 238000012858 packaging process Methods 0.000 claims description 11
- 238000012795 verification Methods 0.000 abstract description 20
- 238000012360 testing method Methods 0.000 abstract description 8
- 230000008569 process Effects 0.000 description 15
- 238000012549 training Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000004590 computer program Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Pulse Circuits (AREA)
Abstract
本申请提供一种信号延迟的控制电路和方法，属于芯片测试技术领域，所述电路包括：至少一个延迟控制子电路；延迟控制子电路分别与接口芯片的物理层及对端存储介质颗粒连接，用于基于预设的延迟参数对接口芯片的物理层与对端存储介质颗粒的交互信号进行延迟操作；延迟控制子电路包括调度单元和至少一个可调延迟单元，可调延迟单元对应的延迟量的上限值为所述交互信号的数据周期，调度单元用于基于延迟参数确定目标延迟量，基于目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，并控制目标可调延迟单元对交互信号进行延迟操作，能避免延迟量超过数据周期导致的数据丢失问题，保证验证结果的准确性。
Description
技术领域
本申请涉及芯片测试技术领域，尤其涉及一种信号延迟的控制电路和方法。
背景技术
芯片信号传输时由于工艺，线长等因素会出现延迟的问题，导致本端通过并行接口向对端传输数据时，信号到达对端的时间不一致，进而导致芯片功能异常。因此，芯片设计工程师通常会设计接口芯片的训练流程(trainingflow)以确定接口的信号延迟并进行补偿。
为了验证设计完成的训练流程是否能实现信号延迟的正确补偿，现有技术通常会在前仿阶段对真实情况下接口芯片与对端存储颗粒之间的线上延迟进行模拟，以对训练流程的功能进行验证。理想情况下，对于某一封装制程的接口芯片，需根据制程估计一个合理的延迟范围作为模拟的线上延迟变化范围，以保证验证结果的全面准确。但在实际应用过程中，由于器件原因，当所需要的延迟超过数据的周期时，将导致数据丢失，因此，在现有的训练流程验证测试中，模拟的线上延迟的变化范围有时并不能达到接口芯片封装制程对应的延迟上限值，进而导致训练流程的验证结果不准确。
发明内容
本申请提供一种信号延迟的控制电路和方法，以保证训练流程验证测试中，模拟的线上延迟的变化范围与接口芯片封装制程对应的延迟范围一致，进而保证验证结果的准确性。
本申请提供一种信号延迟的控制电路，所述电路包括：
至少一个延迟控制子电路；所述延迟控制子电路分别与接口芯片的物理层及对端存储介质颗粒连接，用于基于预设的延迟参数对接口芯片的物理层与对端存储介质颗粒的交互信号进行延迟操作；
所述延迟控制子电路包括调度单元和至少一个可调延迟单元，所述可调延迟单元对应的延迟量的上限值为所述交互信号的数据周期，所述调度单元用于基于所述延迟参数中的延迟指示信息确定目标延迟量，基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，并控制所述目标可调延迟单元对所述交互信号进行延迟操作。
根据本申请提供的一种信号延迟的控制电路，所述延迟控制子电路包括信号输入端口、信号输出端口、使能控制端口和延迟配置端口。
根据本申请提供的一种信号延迟的控制电路，在所述延迟控制子电路为第一类型的情况下，所述延迟控制子电路的信号输入端口与接口芯片的物理层相连，信号输出端口与对端存储介质颗粒相连，使能控制端口接收接口芯片的物理层的输出使能信号；
其中，所述第一类型指对从接口芯片的物理层发往对端存储介质颗粒的第一交互信号进行延迟操作的类型。
根据本申请提供的一种信号延迟的控制电路，在所述延迟控制子电路为第二类型的情况下，所述延迟控制子电路的信号输入端口与对端存储介质颗粒相连，信号输出端口与接口芯片的物理层相连，使能控制端口接收对端存储介质颗粒的输出使能信号；
其中，所述第二类型指对从对端存储介质颗粒发往接口芯片的物理层的第二交互信号进行延迟操作的类型。
根据本申请提供的一种信号延迟的控制电路，所述延迟配置端口用于接收延迟参数，所述延迟参数对应的目标延迟量是预设延迟波动范围中的随机值，所述预设延迟范围是基于接口芯片的封装制程确定的。
本申请还提供一种信号延迟的控制方法，所述方法应用于前述的信号延迟的控制电路中的任一延迟控制子电路，所述方法包括：
基于延迟参数中的延迟指示信息确定目标延迟量；
基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；
控制所述目标可调延迟单元对所述交互信号进行延迟操作。
根据本申请提供的一种信号延迟的控制方法，所述基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，具体包括：
将所述目标延迟量与当前交互信号的数据周期进行除法运算并得到运算结果；
基于所述运算结果确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量。
根据本申请提供的一种信号延迟的控制方法，所述基于所述运算结果确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，具体包括：
基于所述运算结果中的商确定可调延迟单元的需求数量，并基于所述需求数量确定目标可调延迟单元；
将所述运算结果中的余数作为第一目标可调延迟单元对应的延迟量，并将其它目标可调延迟单元对应的延迟量设为上限值。
根据本申请提供的一种信号延迟的控制方法，所述当前交互信号的数据周期指当前交互信号的频率的倒数。
根据本申请提供的一种信号延迟的控制方法，所述控制所述目标可调延迟单元对所述交互信号进行延迟操作，具体包括：
将各目标可调延迟单元依次串联以得到串联延迟单元；
将当前交互信号输入所述串联延迟单元的第一子级，并控制串联延迟单元的各子级依次对当前交互信号进行延迟操作。
本申请提供的信号延迟的控制电路和方法，所述电路包括：至少一个延迟控制子电路；所述延迟控制子电路分别与接口芯片的物理层及对端存储介质颗粒连接，用于基于预设的延迟参数对接口芯片的物理层与对端存储介质颗粒的交互信号进行延迟操作；所述延迟控制子电路包括调度单元和至少一个可调延迟单元，所述可调延迟单元对应的延迟量的上限值为所述交互信号的数据周期，所述调度单元用于基于所述延迟参数中的延迟指示信息确定目标延迟量，基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，并控制所述目标可调延迟单元对所述交互信号进行延迟操作，能够避免目标延迟量超过数据周期导致的数据丢失问题，保证训练流程验证测试中，模拟的线上延迟的变化范围与接口芯片封装制程对应的延迟范围一致，进而保证验证结果的准确性。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的信号延迟的控制电路的结构示意图；
图2是本申请提供的延迟控制子电路的连接关系示意图；
图3是本申请提供的信号延迟的控制方法的流程示意图；
图4是本申请提供的电子设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请中的附图，对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1是本申请提供的信号延迟的控制电路的结构示意图，如图1所示，所述电路包括：
至少一个延迟控制子电路；所述延迟控制子电路分别与接口芯片的物理层及对端存储介质颗粒连接，用于基于预设的延迟参数对接口芯片的物理层与对端存储介质颗粒的交互信号进行延迟操作；
所述延迟控制子电路包括调度单元和至少一个可调延迟单元，所述可调延迟单元对应的延迟量的上限值为所述交互信号的数据周期，所述调度单元用于基于所述延迟参数中的延迟指示信息确定目标延迟量，基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，并控制所述目标可调延迟单元对所述交互信号进行延迟操作。
具体的，基于前述内容可知，在实际应用过程中，由于器件原因，当所需要的延迟超过数据的周期时，将导致数据丢失，因此，在现有的训练流程验证测试中，模拟的线上延迟的变化范围有时并不能达到接口芯片封装制程对应的延迟上限值，进而导致训练流程的验证结果不准确。为了解决该问题，本申请实施例深入研究了当所需要的延迟超过数据的周期时数据丢失的原因，具体以非门处理信号的过程为例进行详细介绍：
假设非门的延时为2ns(纳秒)，输入端信号a，输出端信号为y，基于此当输入端信号a发生变化时需要经过2ns，y才发生变化。
基于非门的工作机制，无论何时输入信号a发生变化，都会立即产生并执行一个计算事件，用于计算y(即～a)的值，这个过程可以表示为assigntmp＝～a。因此，若a此时为0，则tmp为1。产生并执行计算事件的同时，会产生一个更新事件，即assigny＝tmp。值得注意的是，由于非门的延时，更新事件并不会立即执行，而是被调度到当前更新事件之后的2ns时刻执行。而在更新事件被执行之前若产生新的更新事件，即a从0变化为1，则旧的更新事件将被替换，即tmp＝0，并在新的更新事件产生时刻之后的2ns执行新的更新事件。即不管如何延时，计算事件在何时产生并执行，实际更新事件执行时都是用更新事件执行时刻的输入信号计算输出信号，基于此，在a从1变化为0时，0的持续时长(即数据周期)若小于非门的延时，将导致该变化无法反映到输出端。
基于上述原因，为了避免目标延迟量超过数据周期导致的数据丢失问题，本申请实施例的延迟控制子电路包括调度单元和至少一个可调延迟单元，所述可调延迟单元对应的延迟量的上限值为所述交互信号的数据周期，所述调度单元用于基于所述延迟参数中的延迟指示信息确定目标延迟量，基于所述目标延迟量确定进行进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，并控制所述目标可调延迟单元对所述交互信号进行延迟操作。即通过至少一个可调延迟单元的设置，将目标延迟量拆分为至少一个不超过交互信号的数据周期的小延迟量并基于该小延迟量进行延迟操作，以在保证最终延迟效果的同时避免数据丢失的问题，进而保证验证结果的准确性。
图2是本申请提供的延迟控制子电路的连接关系示意图，如图2所示，各可调延迟单元依次串联，基于此，当确定了目标延迟量后，即可基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，进而控制所述目标可调延迟单元对所述交互信号进行延迟操作，即可在避免数据丢失的情况下实现目标延迟量的准确模拟。
可以理解的是，本申请实施例的信号延迟的控制电路优选在UVM(UniversalVerification Methodology，通用验证方法学)的环境下工作。当然，本申请实施例的方案并不局限于UVM环境，其同样适用于现有的specman等各种验证环境。所述延迟控制子电路的数量可以根据接口芯片与对端存储介质颗粒的数据总线的数量及数据交互方式自由调整，所述可调延迟单元的数量也可以根据接口芯片与对端存储介质颗粒交互信息时对应的延迟范围进行调整，本申请实施例对此不作具体限定。
如图2所示，所述延迟控制子电路包括信号输入端口(即图2中IN)、信号输出端口(即图2中OUT)、使能控制端口(即图2中EN)和延迟配置端口。值得注意的是，所述延迟控制子电路包括两种类型，其中，第一类型为对从接口芯片的物理层发往对端存储介质颗粒的第一交互信号进行延迟操作的类型，第二类型为对从对端存储介质颗粒发往接口芯片的物理层的第二交互信号进行延迟操作的类型，基于此，能够保证延迟操作对不同方向的交互信号的全面覆盖，进而进一步保证训练流程验证结果的准确性。具体的，在所述延迟控制子电路为第一类型的情况下，所述延迟控制子电路的信号输入端口与接口芯片的物理层相连，用于接收物理层输出的交互信号；信号输出端口与对端存储介质颗粒相连，用于向对端存储介质颗粒输出延迟后的交互信号；使能控制端口接收接口芯片的物理层的输出使能信号，用于基于物理层的输出使能信号控制输出延迟后的交互信号；在所述延迟控制子电路为第二类型的情况下，所述延迟控制子电路的信号输入端口与对端存储介质颗粒相连，用于接收对端存储介质颗粒输出的交互信号信号；输出端口与接口芯片的物理层相连，用于向物理层输出延迟后的交互信号；使能控制端口接收对端存储介质颗粒的输出使能信号，用于基于对端存储介质颗粒的输出使能信号控制输出延迟后的交互信号。可以理解的是，根据同一根数据总线对应的数据交互方向，前述第一类型和第二类型的延迟控制子电路可以成对设置，也可以单独设置，本申请实施例对此不作具体限定。
所述延迟配置端口用于接收延迟参数，所述延迟参数对应的目标延迟量是预设延迟波动范围中的随机值，所述预设延迟范围是基于接口芯片的封装制程确定的。
本申请实施例可以利用UVM本身的随机化功能实现延迟参数对应的目标延迟量的随机化，保证预设延迟波动范围中各延迟量的遍历，进而保证验证结果的全面性和准确性。值得注意的是，本申请实施例的预设延迟范围是基于接口芯片的封装制程确定的，而不会受交互信号的数据周期的约束，能够最大限度保证验证结果的全面性和准确性。
本申请实施例提供的电路，所述电路包括：至少一个延迟控制子电路；所述延迟控制子电路分别与接口芯片的物理层及对端存储介质颗粒连接，用于基于预设的延迟参数对接口芯片的物理层与对端存储介质颗粒的交互信号进行延迟操作；所述延迟控制子电路包括调度单元和至少一个可调延迟单元，所述可调延迟单元对应的延迟量的上限值为所述交互信号的数据周期，所述调度单元用于基于所述延迟参数中的延迟指示信息确定目标延迟量，基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，并控制所述目标可调延迟单元对所述交互信号进行延迟操作，能够避免目标延迟量超过数据周期导致的数据丢失问题，保证训练流程验证测试中，模拟的线上延迟的变化范围与接口芯片封装制程对应的延迟范围一致，进而保证验证结果的准确性。
基于上述任一实施例，图3是本申请提供的信号延迟的控制方法的流程示意图，所述方法应用于前述实施例所述的信号延迟的控制电路中的任一延迟控制子电路，如图3所示，所述方法包括：
步骤101，基于延迟参数中的延迟指示信息确定目标延迟量；
步骤102，基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；
步骤103，控制所述目标可调延迟单元对所述交互信号进行延迟操作。
具体的，所述基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，具体包括：
将所述目标延迟量与当前交互信号的数据周期进行除法运算并得到运算结果；
基于所述运算结果确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量。
所述基于所述运算结果确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，具体包括：
基于所述运算结果中的商确定可调延迟单元的需求数量，并基于所述需求数量确定目标可调延迟单元；
将所述运算结果中的余数作为第一目标可调延迟单元对应的延迟量，并将其它目标可调延迟单元对应的延迟量设为上限值。
值得注意的是，所述当前交互信号的数据周期指当前交互信号的频率的倒数。基于此，本申请实施例将所述目标延迟量与当前交互信号的数据周期进行除法运算(即目标延迟量/当前交互信号的数据周期)即可得到对应的商和余数。可以理解的是，所述商为0或正整数，假设商为N，则可调延迟单元的需求数量即为N+1，N+1个需求的可调延迟单元中包括1个第一目标可调延迟单元和N个第二目标可调延迟单元(即前述其它目标可调延迟单元)，所述第二目标延迟单元对应的延迟量为上限值，所述第一目标延迟单元对应的延迟量为所述余数，基于此，通过依次串联的第一目标可调延迟单元和第二目标可调延迟单元对当前交互信号进行延迟操作，即可在保证最终延迟效果的同时避免数据丢失的问题。还可以理解的是，若N为0，说明目标延迟量小于当前交互信号的数据周期，因此目标可调延迟单元只有一个，且可以为任一可调延迟单元(即第一目标可调延迟单元)。
所述控制所述目标可调延迟单元对所述交互信号进行延迟操作，具体包括：
将各目标可调延迟单元依次串联以得到串联延迟单元；
将当前交互信号输入所述串联延迟单元的第一子级，并控制串联延迟单元的各子级依次对当前交互信号进行延迟操作。
基于前述内容可以理解的是，基于各目标可调延迟单元依次串联得到的串联延迟单元，通过控制串联延迟单元的各子级依次对当前交互信号进行延迟操作即可实现当前交互信号的准确延迟。
其具体实现原理和效果在前述实施例已经进行了详细阐述，在此不再赘述。
本申请实施例提供的方法，所述方法包括：基于延迟参数中的延迟指示信息确定目标延迟量；基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；控制所述目标可调延迟单元对所述交互信号进行延迟操作，能够避免目标延迟量超过数据周期导致的数据丢失问题，保证训练流程验证测试中，模拟的线上延迟的变化范围与接口芯片封装制程对应的延迟范围一致，进而保证验证结果的准确性。
图4示例了一种电子设备的实体结构示意图，如图4所示，该电子设备可以包括：处理器201、通信接口202、存储器203和通信总线204，其中，处理器201，通信接口202，存储器203通过通信总线204完成相互间的通信。处理器201可以调用存储器203中的逻辑指令，以执行上述各方法所提供的信号延迟的控制方法，所述方法包括：基于延迟参数中的延迟指示信息确定目标延迟量；基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；控制所述目标可调延迟单元对所述交互信号进行延迟操作。
此外，上述的存储器203中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本申请还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的信号延迟的控制方法，所述方法包括：基于延迟参数中的延迟指示信息确定目标延迟量；基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；控制所述目标可调延迟单元对所述交互信号进行延迟操作。
又一方面，本申请还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的信号延迟的控制方法，所述方法包括：基于延迟参数中的延迟指示信息确定目标延迟量；基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；控制所述目标可调延迟单元对所述交互信号进行延迟操作。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (8)
1.一种信号延迟的控制电路，其特征在于，所述电路包括：
至少一个延迟控制子电路；所述延迟控制子电路分别与接口芯片的物理层及对端存储介质颗粒连接，用于基于预设的延迟参数对接口芯片的物理层与对端存储介质颗粒的交互信号进行延迟操作；
所述延迟控制子电路包括调度单元和至少一个可调延迟单元，所述可调延迟单元对应的延迟量的上限值为所述交互信号的数据周期，所述调度单元用于基于所述延迟参数中的延迟指示信息确定目标延迟量，基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，并控制所述目标可调延迟单元对所述交互信号进行延迟操作；
所述基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，具体包括：
将所述目标延迟量与当前交互信号的数据周期进行除法运算并得到运算结果；
基于所述运算结果确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；
所述基于所述运算结果确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，具体包括：
基于所述运算结果中的商确定可调延迟单元的需求数量，并基于所述需求数量确定目标可调延迟单元；
将所述运算结果中的余数作为第一目标可调延迟单元对应的延迟量，并将其它目标可调延迟单元对应的延迟量设为上限值。
2.根据权利要求1所述的信号延迟的控制电路，其特征在于，所述延迟控制子电路包括信号输入端口、信号输出端口、使能控制端口和延迟配置端口。
3.根据权利要求2所述的信号延迟的控制电路，其特征在于，在所述延迟控制子电路为第一类型的情况下，所述延迟控制子电路的信号输入端口与接口芯片的物理层相连，信号输出端口与对端存储介质颗粒相连，使能控制端口接收接口芯片的物理层的输出使能信号；
其中，所述第一类型指对从接口芯片的物理层发往对端存储介质颗粒的第一交互信号进行延迟操作的类型。
4.根据权利要求3所述的信号延迟的控制电路，其特征在于，在所述延迟控制子电路为第二类型的情况下，所述延迟控制子电路的信号输入端口与对端存储介质颗粒相连，信号输出端口与接口芯片的物理层相连，使能控制端口接收对端存储介质颗粒的输出使能信号；
其中，所述第二类型指对从对端存储介质颗粒发往接口芯片的物理层的第二交互信号进行延迟操作的类型。
5.根据权利要求4所述的信号延迟的控制电路，其特征在于，所述延迟配置端口用于接收延迟参数，所述延迟参数对应的目标延迟量是预设延迟波动范围中的随机值，所述预设延迟范围是基于接口芯片的封装制程确定的。
6.一种信号延迟的控制方法，其特征在于，所述方法应用于权利要求5所述的信号延迟的控制电路中的任一延迟控制子电路，所述方法包括：
基于延迟参数中的延迟指示信息确定目标延迟量；
基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；
控制所述目标可调延迟单元对所述交互信号进行延迟操作；
所述基于所述目标延迟量确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，具体包括：
将所述目标延迟量与当前交互信号的数据周期进行除法运算并得到运算结果；
基于所述运算结果确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量；
所述基于所述运算结果确定进行延迟操作的目标可调延迟单元及各目标可调延迟单元对应的延迟量，具体包括：
基于所述运算结果中的商确定可调延迟单元的需求数量，并基于所述需求数量确定目标可调延迟单元；
将所述运算结果中的余数作为第一目标可调延迟单元对应的延迟量，并将其它目标可调延迟单元对应的延迟量设为上限值。
7.根据权利要求6所述的信号延迟的控制方法，其特征在于，所述当前交互信号的数据周期指当前交互信号的频率的倒数。
8.根据权利要求7所述的信号延迟的控制方法，其特征在于，所述控制所述目标可调延迟单元对所述交互信号进行延迟操作，具体包括：
将各目标可调延迟单元依次串联以得到串联延迟单元；
将当前交互信号输入所述串联延迟单元的第一子级，并控制串联延迟单元的各子级依次对当前交互信号进行延迟操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310989380.5A CN117033113B (zh) | 2023-08-07 | 2023-08-07 | 一种信号延迟的控制电路和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310989380.5A CN117033113B (zh) | 2023-08-07 | 2023-08-07 | 一种信号延迟的控制电路和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117033113A CN117033113A (zh) | 2023-11-10 |
| CN117033113B true CN117033113B (zh) | 2024-03-19 |
Family
ID=88623864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310989380.5A Active CN117033113B (zh) | 2023-08-07 | 2023-08-07 | 一种信号延迟的控制电路和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117033113B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11205294A (ja) * | 1998-01-13 | 1999-07-30 | Nec Ic Microcomput Syst Ltd | 遅延調整回路 |
| JPH11326455A (ja) * | 1998-05-07 | 1999-11-26 | Mitsubishi Electric Corp | 半導体装置及び試験ボード |
| JP2006226791A (ja) * | 2005-02-16 | 2006-08-31 | Advantest Corp | 試験装置、タイミング発生器、及びプログラム |
| US9286961B1 (en) * | 2015-03-30 | 2016-03-15 | Apple Inc. | Memory controller half-clock delay adjustment |
| CN114327267A (zh) * | 2021-12-24 | 2022-04-12 | 深圳大普微电子科技有限公司 | 一种闪存控制器、延迟调整方法及存储设备 |
| CN116137535A (zh) * | 2023-02-09 | 2023-05-19 | 上海奎芯集成电路设计有限公司 | 并串转换电路及并串转换时钟信号的生成方法 |
| CN116306417A (zh) * | 2023-05-23 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 时钟延时方法、装置、电子设备及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004007349T2 (de) * | 2004-01-15 | 2008-03-13 | Infineon Technologies Ag | Vorrichtung zur Bestimmung der Zugriffszeit und/oder der minimalen Zykluszeit eines Speichers |
| US20080046771A1 (en) * | 2006-08-16 | 2008-02-21 | Chi-Chun Hsu | Adjustable delay compensation circuit |
| JP5366872B2 (ja) * | 2010-04-02 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のクロック信号調整回路 |
| JP6339406B2 (ja) * | 2014-05-08 | 2018-06-06 | ローム株式会社 | 可変遅延回路 |
-
2023
- 2023-08-07 CN CN202310989380.5A patent/CN117033113B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11205294A (ja) * | 1998-01-13 | 1999-07-30 | Nec Ic Microcomput Syst Ltd | 遅延調整回路 |
| JPH11326455A (ja) * | 1998-05-07 | 1999-11-26 | Mitsubishi Electric Corp | 半導体装置及び試験ボード |
| JP2006226791A (ja) * | 2005-02-16 | 2006-08-31 | Advantest Corp | 試験装置、タイミング発生器、及びプログラム |
| US9286961B1 (en) * | 2015-03-30 | 2016-03-15 | Apple Inc. | Memory controller half-clock delay adjustment |
| CN114327267A (zh) * | 2021-12-24 | 2022-04-12 | 深圳大普微电子科技有限公司 | 一种闪存控制器、延迟调整方法及存储设备 |
| CN116137535A (zh) * | 2023-02-09 | 2023-05-19 | 上海奎芯集成电路设计有限公司 | 并串转换电路及并串转换时钟信号的生成方法 |
| CN116306417A (zh) * | 2023-05-23 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 时钟延时方法、装置、电子设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 可调节延迟线的集成电路设计;董金华;万方中国学位论文数据库;20190515;1-67 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117033113A (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6063644A (ja) | デイジタル装置の動作のモデリング方法及び装置 | |
| CN106483866B (zh) | 制导控制半实物仿真系统定时方法及系统 | |
| US10013516B2 (en) | Selection of corners and/or margins using statistical static timing analysis of an integrated circuit | |
| US20230252212A1 (en) | Testbench for sub-design verification | |
| TW201602819A (zh) | 調整用於靜態時序分析的時序降額的方法 | |
| US20220358269A1 (en) | Simulation execution system, simulation execution method, and computer readable medium | |
| US20090094569A1 (en) | Test pattern evaluation method and test pattern evaluation device | |
| CN110941934A (zh) | 一种fpga原型验证开发板分割仿真系统、方法、介质及终端 | |
| CN117033113B (zh) | 一种信号延迟的控制电路和方法 | |
| US10380290B1 (en) | Systems and methods for parallel transient analysis and simulation | |
| WO2023020238A1 (en) | Balancing cycle stealing with early mode violations | |
| US10289512B2 (en) | Persistent command parameter table for pre-silicon device testing | |
| WO2019142266A1 (ja) | テストケース生成装置、テストケース生成方法およびテストケース生成プログラム | |
| CA1212770A (en) | Method for propagating unknown digital values in a hardware based complex circuit simulation system | |
| US11520964B1 (en) | Method and system for assertion-based formal verification using unique signature values | |
| Agarwal | Markovian software reliability model for two types of failures with imperfect debugging rate and generation of errors | |
| CN116136813B (zh) | 适配多型号的航电信号仿真方法、装置及存储介质 | |
| US20030233504A1 (en) | Method for detecting bus contention from RTL description | |
| US11386251B2 (en) | Logic simulation verification system, logic simulation verification method, and program | |
| CN110321574B (zh) | 一种打印波形的方法和装置 | |
| JP6620653B2 (ja) | プラント監視制御システム用エミュレータ | |
| CN115099186A (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
| Tran et al. | Simulation is essential for embedded control systems with task jitter | |
| JP2022122773A (ja) | 評価装置および評価方法 | |
| US20190370192A1 (en) | Method of signal integrity and power integrity analysis for address bus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |