JP6620653B2 - プラント監視制御システム用エミュレータ - Google Patents
プラント監視制御システム用エミュレータ Download PDFInfo
- Publication number
- JP6620653B2 JP6620653B2 JP2016082989A JP2016082989A JP6620653B2 JP 6620653 B2 JP6620653 B2 JP 6620653B2 JP 2016082989 A JP2016082989 A JP 2016082989A JP 2016082989 A JP2016082989 A JP 2016082989A JP 6620653 B2 JP6620653 B2 JP 6620653B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- calculation
- unit
- speed
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Description
試験対象の制御ソフトウェアを記憶する制御ソフトウェア記憶部と、
前記制御ソフトウェア記憶部から前記制御ソフトウェアを読み込んで、一連の演算処理を所定の演算速度で実行して制御信号を出力する制御演算部と、
前記制御演算部のデータ参照先およびデータ書込先として使用される共有メモリ部と、
前記制御信号に対して制御対象機器が出力する出力信号を模擬する出力データについて、少なくとも出力値および前記共有メモリ部における出力先アドレスを前記制御信号の種別に応じて定義した設定ファイルを記憶する設定ファイル記憶部と、
前記制御演算部から前記制御信号を入力し、前記制御信号と前記設定ファイルに基づいて演算処理を所定の演算速度で実行し、その演算結果を前記出力データとして前記出力先アドレスへ出力するI/O演算部と、
CPUのクロック周波数を高めることで前記制御演算部の演算速度を、等倍速度と、該等倍速度よりも高速なn倍速度との間で変化させる演算速度調整部と、を備えることを特徴とする。
[実施の形態1のシステム構成]
図1は、本発明の実施の形態1に係る制御ソフトウェア試験システム1の構成を説明するための図である。制御ソフトウェア試験システム1は、操作画面エミュレータ11とプラント監視制御システム用エミュレータ12とがネットワークNWを介して接続されて構成されている。
(A)デジタル出力の折り返し
制御演算部121bから制御信号(出力指示)が入力されると、設定ファイルに予め設定されている出力時間後に、I/O演算部122bが共有メモリ部121cの所定のメモリアドレス(出力先アドレス)へ所定の出力値を書き込む。
(B)データセット
設定ファイル内に予め設定されている出力条件が成立している場合のみ、I/O演算部122bが共有メモリ部121cの所定のメモリアドレス(出力先アドレス)へ所定の出力値を書き込む。
ところで、上述した実施の形態1のシステムにおいては、I/Oログファイル記憶部122cを有しているが、I/Oログファイル記憶部122cを有さない構成であっても良い。なお、この点は以下の実施の形態でも同様である。
[実施の形態2のシステム構成]
次に、図4および図5を参照して本発明の実施の形態2について説明する。本実施形態のシステムは図4に示す構成において、プラント監視制御システム用エミュレータ12に後述する図5のルーチンを実行させることで実現することができる。
11 操作画面エミュレータ
12 プラント監視制御システム用エミュレータ
101 CPU
102 ROM
103 RAM
104 入出力インターフェース
105 システムバス
106 入力装置
107 表示装置
108 ストレージ
109 通信装置
121 制御エミュレート部
121a 制御ソフトウェア記憶部
121b 制御演算部
121c 共有メモリ部
121c1 I/O入出力用メモリ
121c2 テンポラリ用メモリ
122 I/Oエミュレート部
122a 設定ファイル記憶部
122b I/O演算部
122c I/Oログファイル記憶部
123 演算速度調整部
NW ネットワーク
Claims (2)
- 試験対象の制御ソフトウェアを記憶する制御ソフトウェア記憶部と、
前記制御ソフトウェア記憶部から前記制御ソフトウェアを読み込んで、一連の演算処理を所定の演算速度で実行して制御信号を出力する制御演算部と、
前記制御演算部のデータ参照先およびデータ書込先として使用される共有メモリ部と、
前記制御信号に対して制御対象機器が出力する出力信号を模擬する出力データについて、少なくとも出力値および前記共有メモリ部における出力先アドレスを前記制御信号の種別に応じて定義した設定ファイルを記憶する設定ファイル記憶部と、
前記制御演算部から前記制御信号を入力し、前記制御信号と前記設定ファイルに基づいて演算処理を所定の演算速度で実行し、その演算結果を前記出力データとして前記出力先アドレスへ出力するI/O演算部と、
CPUのクロック周波数を高めることで前記制御演算部の演算速度を、等倍速度と、該等倍速度よりも高速なn倍速度との間で変化させる演算速度調整部と、
を備えることを特徴とするプラント監視制御システム用エミュレータ。 - 前記演算速度調整部は、前記制御演算部および前記I/O演算部の演算速度を連動させて等倍速度とn倍速度との間で変更させること、
を特徴とする請求項1に記載のプラント監視制御システム用エミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016082989A JP6620653B2 (ja) | 2016-04-18 | 2016-04-18 | プラント監視制御システム用エミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016082989A JP6620653B2 (ja) | 2016-04-18 | 2016-04-18 | プラント監視制御システム用エミュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017194743A JP2017194743A (ja) | 2017-10-26 |
JP6620653B2 true JP6620653B2 (ja) | 2019-12-18 |
Family
ID=60156379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016082989A Expired - Fee Related JP6620653B2 (ja) | 2016-04-18 | 2016-04-18 | プラント監視制御システム用エミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6620653B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH027110A (ja) * | 1988-06-24 | 1990-01-11 | Yaskawa Electric Mfg Co Ltd | 高速模擬制御装置 |
JPH06202712A (ja) * | 1993-01-05 | 1994-07-22 | Koyo Electron Ind Co Ltd | プログラマブルコントローラのシミュレーション装置 |
JP2003323203A (ja) * | 2002-04-30 | 2003-11-14 | Mitsubishi Electric Corp | オフラインテスト装置およびオフラインテスト方法 |
JP2004133650A (ja) * | 2002-10-10 | 2004-04-30 | Mitsubishi Heavy Ind Ltd | 制御用ロジックのシミュレーション検証方法及びシミュレーション検証用パソコン |
-
2016
- 2016-04-18 JP JP2016082989A patent/JP6620653B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017194743A (ja) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6965798B2 (ja) | 制御システムおよび制御方法 | |
JP6247320B2 (ja) | 産業プラントの分散制御システムを試験するためのシステムおよび方法 | |
JP3803019B2 (ja) | 制御プログラム開発支援装置 | |
JP2008170998A (ja) | タービン制御シミュレーションのためのシステム及び方法 | |
JP2009265668A (ja) | 工学プロジェクトの訓練シミュレータ | |
US8290755B2 (en) | System for testing at least one electronic control unit and method | |
CN109643092A (zh) | 用于威胁影响确定的系统和方法 | |
EP2816427B1 (en) | Plc simulation system, plc simulator, recording medium, and simulation method | |
JP2008084121A (ja) | シミュレーションシステム及びシミュレーション方法 | |
JP2017084082A (ja) | シミュレーション装置、試験シナリオファイル作成方法、及び試験シナリオファイルを用いた試験方法 | |
JP2012198888A (ja) | 制御システムにおける入出力モジュールをシミュレートするシステムおよび方法 | |
JP2001209411A (ja) | Plcシミュレータ | |
JP6540473B2 (ja) | デバッグサポートシステム | |
JP2004348606A (ja) | 高位合成装置、ハードウェア検証用モデル生成方法およびハードウェア検証方法 | |
JP2017162130A (ja) | ハードウェア/ソフトウェア協調検証装置およびハードウェア/ソフトウェア協調検証方法 | |
JP6620653B2 (ja) | プラント監視制御システム用エミュレータ | |
CN117033113A (zh) | 一种信号延迟的控制电路和方法 | |
CN116149269A (zh) | 用于工业网络仿真的实时高速时钟信号 | |
JP2009104490A (ja) | プログラムのテスト装置 | |
JP6366811B2 (ja) | 検査装置、検査方法、及び、プログラム | |
US10223077B2 (en) | Determination of signals for readback from FPGA | |
JP2010033192A (ja) | 情報処理装置装置、及びその制御方法、コンピュータプログラム、記憶媒体 | |
JP2008033572A (ja) | 画面作成装置、画面作成プログラムおよびそれを記録した記録媒体 | |
WO2012053392A1 (ja) | ソフトウェアプロダクトライン開発支援装置、その方法およびそのプログラム | |
JP2019174874A (ja) | シミュレーション装置及び方法並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6620653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |