JP2009002950A - 少なくとも1つの電子的な制御システムをテストするためのテスト装置並びにテスト装置を作動するための方法 - Google Patents

少なくとも1つの電子的な制御システムをテストするためのテスト装置並びにテスト装置を作動するための方法 Download PDF

Info

Publication number
JP2009002950A
JP2009002950A JP2008161281A JP2008161281A JP2009002950A JP 2009002950 A JP2009002950 A JP 2009002950A JP 2008161281 A JP2008161281 A JP 2008161281A JP 2008161281 A JP2008161281 A JP 2008161281A JP 2009002950 A JP2009002950 A JP 2009002950A
Authority
JP
Japan
Prior art keywords
model
test
environmental model
control system
environmental
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008161281A
Other languages
English (en)
Other versions
JP5495515B2 (ja
Inventor
Nicola Bruski
ブルスキ ニコラ
Boerger Ralf Grosse
グローセ ベアガー ラルフ
Robert Leinfellner
ラインフェルナー ローベルト
Eduard Miller
ミラー エドゥアルド
Thomas Woelfer
ヴェルファー トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dspace Digital Signal Processing and Control Engineering GmbH
Original Assignee
Dspace Digital Signal Processing and Control Engineering GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dspace Digital Signal Processing and Control Engineering GmbH filed Critical Dspace Digital Signal Processing and Control Engineering GmbH
Publication of JP2009002950A publication Critical patent/JP2009002950A/ja
Application granted granted Critical
Publication of JP5495515B2 publication Critical patent/JP5495515B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00Testing or monitoring of control systems or parts thereof
    • G05B23/02Electric testing or monitoring
    • G05B23/0205Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0218Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
    • G05B23/0256Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults injecting test signals and analyzing monitored process response, e.g. injecting the test signal while interrupting the normal operation of the monitored system; superimposing the test signal onto a control signal during normal operation of the monitored system

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Combined Controls Of Internal Combustion Engines (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】アドレス可能な物理メモリを有し、データチャネルを介して電子的な制御システム1に接続され、環境モデル21を計算しかつテストモデル22を実現し、環境モデル21は環境モデルデータをデータチャネルを介して制御システムとやり取りし、テストモデルは環境モデル、その計算、制御システムに影響を及ぼし、環境モデルはメモリ場所に固定の物理的なアドレス下に格納されている環境モデル変数によって記述されており、テスト装置は環境モデル変数を変更する、制御システム1のテスト装置2を、テストモデルに記憶されている環境モデル変数の場所を簡単に上手く探し出せるようにする。
【解決手段】テスト装置2は環境モデル変数の、メモリの物理アドレスに対する割り当てが読み出し可能に格納されている割り当てのためのユニット23を含んでいる。
【選択図】図3

Description

本発明は、少なくとも1つの電子的な制御システム、殊に車両技術において、殊に自動車技術において使用される制御装置をテストするためのテスト装置に関する。更に、本発明はテスト装置を作動するための方法に関する。
テスト装置は、データチャネルを介してテストすべき制御システムに接続されるのに適しておりかつそうされるようにセットアップされている。更にテスト装置において環境モデルを計算しかつ少なくとも1つのテストモデルを実施することができる。環境モデルは実施の期間にデータチャネルを介して環境モデルデータを制御システムに送出しかつ制御システムから制御システムデータを受け入れることによって制御システムとインタラクティブな関係にある。テストモデルは、環境モデルに影響を及ぼすために、環境モデルの計算に影響を及ぼすためにおよび/または電子的な制御システムに影響を及ぼすように実現することができる。その際に環境モデルはとりわけ、テスト装置のメモリのメモリ場所に固定の、すなわち実行時間中変わらない物理的なアドレスに格納されている環境モデル変数である。テスト装置は環境モデル変数を変えるのに適しておりかつそのようにセットアップされている。
出願番号06018945.3を有するヨーロッパ特許出願から、上に述べた特性を有しているテスト装置が公知である。更に、電子的な制御システムをテストするための実用されている方法および装置が種々の形態において公知でありかつとりわけ、応用研究および電子的な制御システムの開発の際の工業的な開発において使用される。概念「制御システム」は本特許出願において、実質的に、測定、制御(開ループ制御)、調整(閉ループ制御)および較正の課題を果たすことができる技術装置に対する包括的な称号として使用される。その際普通は、自動車技術の分野において通例、「制御装置」と呼ばれる電子的な、制御可能なシステムである。概念「制御システム」は、システム理論的な意味において狭義で制御と定義されるものに制限されていない。むしろ調整システムも実際におよび本特許出願の言語において制御システムと称される。殊に、英語という言語の慣用においては、それがドイツ語の規準において行われるように、制御と調整とのシステム理論上の区別は全く行われないことを指摘しておく。
実用に役立つおよび殊に大量生産に役立つ制御システムの開発の途上において、開発された制御システムは実際に制御もしくは調整すべきプロセスと一緒に検査されることが必要であるまたは少なくとも望ましい。このために所謂「ハードウェア・イン・ザ・ループ」テスト(hardware-in-the-loop=HIL−Test)を実施することができる。出願番号06018945.3を有するヨーロッパ特許出願に記載のテスト装置を用いたHIL−Testの場合、開発された制御システムはテスト装置と接続される。その場合テスト装置において環境モデルを用いてテストすべき制御システムの機能的な環境がシミュレーションされる。つまり制御システムは、データチャネルを介して制御システムに接続されている環境モデルが環境モデルデータを制御システムに送出しかつ制御システムデータを制御システムから受け取ることによって、バーチャル環境と相互作用している。
制御システムの本来のテストは、制御システムの環境モデルが同様にテスト装置において実行されるテストモデルによって意図した手法において影響を及ぼされる点にある。過去においては、この形式のテストモデルを別個の装置上で実行させるのが普通であったので、ヨーロッパ特許出願06018945.3において最初、テストモデルおよび環境モデルが同じ装置で、すなわちテスト装置で実行されることが開示されている。出願番号06018945.3を有するヨーロッパ特許出願に最初記載されているこの技術思想の利点は、テストのリアルタイムアビリティが可能になることである。
過去において、テストモデルをテスト装置とは別の、すなわちリアルタイムアビリティを保証することができなかった所謂コンフィギュレーション装置において実行することが通例であったが、出願番号06018945.3を有するヨーロッパ特許出願によるテスト装置によって今や、テストモデルおよび環境モデルの時間同期した実行を実現することが可能である。
しかしリアルタイムアビリティのこの利点は次の欠点を容認したものであった:これまで公知のテスト装置もしくはテスト装置およびコンフィギュレーション装置から成る装置は、環境モデルのパラメータ、すなわち所謂環境モデル変数を環境モデルおよびテストモデルの実行時間の期間にテストモデルにより、すなわちコンフィギュレーション装置から変更することが可能だった。テストモデルはこのために環境モデル変数にアクセスすることができた。このことは、テストモデルがテスト装置のどのメモリ領域に環境モデル変数が格納されているかが分かっているから可能だった。環境モデル変数の物理的なアドレスはコンフィギュレーション装置において既知でありかつテストモデルはこれにアクセスすることができたので、テストモデルは環境モデル変数の物理的なメモリアドレスを介してメモリ場所にアクセスしかつこのメモリ場所の内容を変えることができ、このことで環境モデル変数を変更したのだった。環境モデル変数のメモリ場所はテストモデルには既知である。というのは、環境モデルは通例、コンフィギュレーション装置にコンフィギュレーションされかつコンパイルされ、すなわち実行可能なプログラムにおいて機械読み出し可能なコードに変換されたものであるからである。コンパイルの過程の期間に、環境モデル変数のメモリ場所の物理的なアドレスが確定されかつ記録され、かつテストモデルは後で、この記録の知識において作成されもしくは実行時間時にこれら情報を解析することができた。このために環境モデル変数の記憶場所に関する記録はコンフィギュレーション装置に格納された。
しかし出願番号06018945.3を有するヨーロッパ特許出願の技術思想によればテストモデルはテスト装置で実行されるがコンフィギュレーション装置では実行されないので、環境モデル変数の物理的なメモリ場所を介する記録へのアクセスは可能でない。
すなわち、テストモデルに、環境モデル変数を操作するためにテストモデルが環境モデル変数にアクセスすることができる物理的なアドレスが通報されなければならない。このことは、テスト装置のユーザがコンフィギュレーション装置でテストモデルを作成する際に環境モデル変数のアドレスを手動でテストモデルに入力することによって置き換えられた。その場合テストモデルは環境モデルに個別に整合されており、しかもテスト装置においてそれがどのように実行されるかという形において整合されている。これに対して環境モデルが別のプラットフォームにおいて例えば別のプロセッサタイプまたは別の計算機アーキテクチャによって実行されるようになっているのであれば、環境モデルのコンパイルの際に、環境モデル変数が記憶される別のメモリ領域が設けられる。それ故にテスト装置として別のプラットフォームが使用される場合、テストモデル、殊にテストモデルに入力される、環境モデル変数の物理的なメモリアドレスの整合が必要である。だから、テストモデルに環境変数のメモリ場所の物理的なメモリアドレスを知らせることは面倒でありしかも時間がかかり、結果として使用可能なテストモデルは大してフレキシブルでなくなることが認められている。
ヨーロッパ特許出願06018945.3号
本発明はこの問題に着目したものである。
本発明の課題は、環境変数を変更するために、テストモデルが物理的なメモリアドレスの面倒な手動の入力なしに環境変数もしくは環境変数のメモリ場所にアクセスすることができるようにテスト装置を構成することである。これにより、より簡単にコンフィギュレーションできかつよりフレキシブルに適用可能であるテストモデルを提供することができる。更に、従来技術の上述した欠点が低減されるまたは回避されるようにした、テスト装置の改善された作動方法を提供したい。
この課題は本発明によれば、テスト装置が、環境モデル変数、殊に環境モデル変数のデシグネイタ(指示子)のすべての部分または一部の、テスト装置のメモリの割り当てられている物理的なアドレスに対する割り当てが読み出し可能に格納されている割り当てのためのユニットを含んでいることによって解決される。従ってメモリアドレスの、環境モデル変数もしくはシグネイタに対する割り当てはテスト装置において既知である。従って、テストモデルにおいて物理的なアドレスが入力されるもしくは既知であるという必要はもはやない。それどころか、テストモデルに環境モデル変数のシグネイタが既知であれば十分である。その場合テストモデルは、所定の環境モデル変数に対してもしくは環境モデル変数のシグネイタに対して物理的なアドレスを探し出すために割り当てのためのユニットにアクセスすることができる。
更に上述した課題は本発明によれば、請求項17の特徴部分に記載の構成を有する方法を提供することによって解決される。
請求項1記載のテスト装置もしくは請求項17記載の方法の有利な発展形態は従属請求項の対象である。
本発明によれば、テストモデルは有利には、1つまたは複数の環境モデル変数の、メモリの割り当てられている物理的なアドレスに対する割り当てを割り当てのためのユニットから読み出すのに適しておりかつそのようにセットアップされている。テストモデルは有利には、物理的なアドレス下に記憶されている、環境モデル変数の値を変更するために、環境モデルに影響を及ぼし、環境モデルの計算に影響を及ぼしおよび/または電子的な制御システムに影響を及ぼすために適しておりかつそのようにセットアップされている。テストモデルはこのために、1つの環境モデル変数、複数の環境モデル変数またはすべての環境モデル変数を変更することができるために少なくとも1つの機能を含んでいることができる。この機能を用いた環境モデル変数の変更は同時に行うことができる、すなわち環境モデル変数は有利には順次、しかし環境モデルの1クロックの期間に変更することができる。環境モデルを用いた環境のシミュレーションの際にこれは、実験に対して設定された要求に依存してサイクリックに計算される。環境モデルのサイクリックな計算は例えばミリ秒の時間ステップにおいて行われる。しかし実時間要求に依存して例えば、環境モデル計算をより短いサイクルにおいて実施することが必要になる可能性もある。
環境モデル変数を変更することができる機能において、ループを設け、該ループ内で環境モデル変数に割り当てられているメモリ場所がアドレス指定されるようにしてもよい。別の言葉で言えば、テストモデルにルーチンを設けて、該ルーチンにより多数の環境モデル変数を順次アドレス指定しかつ変更することができる。
本発明のテスト装置の環境モデルは複数の機能を含んでいることができ、その際該機能に環境モデル変数が割り当てられている。その場合更に、割り当てのためのユニットにおいて環境モデル変数は環境モデルの機能に対するその帰属性に相応して区分されて配置されているように設定することができる。これにより、環境モデル変数および環境モデル変数の物理的なアドレスの見通しのよい配置を割り当てのためのユニットにおいて設定することが可能である。
環境モデルの機能がハイアラーキに区分されている場合、割り当てのためのユニットにおいて環境モデル変数がこのハイアラーキに相応して区分されて配置されているようにすることが可能であり、このことはユニットと、ユニットにおける環境モデル変数および物理的なアドレスの配置との見やすさの一層の改善に用いられる。
環境モデル変数は通例1つのシグネイタを有している。このシグネイタは、環境モデル変数が割り当てられている機能の名前を含んでいることができる。シグネイタから同様に、環境モデル変数が割り当てられている機能の位置が、テストモデルの機能のハイアラーキにおいて明らかとなるようにすることができる。
有利には、割り当てのためのユニットはファイルであるが、別の公知のメソッドの使用およびデジタルデータを記憶するための装置、例えばデータバンクまたは揮発性メモリの使用も考えられる。
本発明の装置のテストモデルは、テストモデルの実行時間の開始時に、割り当てのためのユニットのエントリが読み出されかつテストモデルに割り当てられているメモリ領域に格納されるのに適しておりかつセットアップされるようにすることができる。これによりテストモデルの、環境モデル変数の物理的なアドレスへの高速アクセスが可能である。
同様に、テストモデルは、実行時間の期間に割り当てのためのユニットのエントリを読み出しかつテストモデルに割り当てられているメモリ領域に格納するのに適しておりかつそのようにセットアップされているようにすることができる。
本発明のテスト装置はコンフィギュレーション装置および場合によっては制御システムと一緒に1つの装置にまとめられるようにすることができる。その際コンフィギュレーション装置は環境モデル変数および/またはテストモデルの作成、変更および/または検出に適しておりかつそのようにセットアップされている。
この装置はデータチャネルを有しており、該データチャネルを介してテスト装置およびコンフィギュレーション装置が相互に接続されている。
コンフィギュレーション装置は、1つまたは複数の環境モデル変数の、メモリの割り当てられている物理的なアドレスに対する割り当てを割り当てのためのユニットに書き込むおよび/またはこのユニットを生成しおよび/またはこのユニットをテスト装置に格納するのに適しておりかつそのようにセットアップされているようにするとよく、そうしておけばテストモデルは後の時点で、すなわち実行時間にまたは実行時間の開始時にこのユニットにアクセスすることができる。
コンフィギュレーション装置は更に、それぞれ、物理的なアドレス下に記憶されている、環境モデル変数の値を変更するために、環境モデルに影響を及ぼしおよび/または環境モデルの計算に影響を及ぼしおよび/または電子的な制御システムに影響を及ぼすために適しておりかつそのようにセットアップされているとよく、その場合環境モデル変数の記憶されている値の変更は直接またはテストモデルを中間介挿して間接的に行うことができる。
次に、本発明のテスト装置、制御システムおよびコンフィギュレーション装置から成る装置の実施例を添付図面に基づき詳細に説明する。
本発明の装置は制御システム1、テスト装置2およびコンフィギュレーション装置3を有している。
制御システム1は自動車に使用されるような制御装置である。この種の制御装置は例えば機関を制御するために使用される。制御システム1に代わって、例えばエアコン制御装置のような別の制御装置であってもよい。制御システム1はテスト装置2を用いてテストすることができかつこのためにテスト装置2と双方向のインタフェースを介して接続されているので、制御システムデータは制御システム1からテスト装置2に伝送することができかつ逆にテスト装置2から制御システム1へデータを伝送することができる。
テスト装置2は実質的に2つのプログラムが実行される計算機である。その際環境モデル21である1つのプログラムと、テストモデル22である第2のプログラムである。
環境モデル21は制御システム1に対して制御システム1の実際の使用環境をシミュレーションする。制御システム1に対して環境モデル21により実際の使用条件が与えられ、これにより制御システム1を環境モデル21を用いてテストすることが可能である。しかし本来のテストは環境モデル21によってではなくて、テストモデル22によって実施される。テストモデル22と、環境モデル21と、制御システム1との協働は、出願番号06018945.3を有するヨーロッパ特許出願に詳細に記載されている。
双方向のインタフェースを介してテスト装置2に接続されているコンフィギュレーション装置3はユーザに対する装置のインタフェースを形成する。コンフィギュレーション装置3を介してユーザは、環境モデル21、テストモデル22およびテストのシーケンスに対して影響を及ぼすと同時に、テスト結果を可視表示させることができる。
コンフィギュレーション装置3はまず、環境モデル21を作成し、もしくは用意された環境モデル21をテストすべき制御システム1に整合させるというタスクを有している。環境モデル21が適当なソフトウェアを用いて作成されている場合には、環境モデル21は機械読み取り可能なコードに変換される。それからこのコードはテスト装置2に送られ、テスト装置2で後に環境モデル21が実行される。
全く同じ手法で実施されるべきテスト、すなわちテストモデル22がコンフィギュレーション装置3において構築されるかまたはまとめられる。テストモデル22も適当なソフトウェアを用いて作成されかつ機械読み取り可能なコードに変換される。このコードもテスト装置2に送られ、それからテスト装置においてテストモデル22が実行される。
環境モデル21の実行時間に種々の環境モデル変数を変更することが可能であるように、コンフィギュレーション装置での環境モデルのコンパイルの期間に、環境モデル変数が格納されるメモリ場所の物理的なアドレスが、環境変数の変数シグネイタを環境変数の物理的なメモリアドレスに対して割り当てるためのユニットに格納されるようになされる。このユニットはファイルの形においてコンフィギュレーション装置3に置かれる。テストモデル22を用いて環境モデル変数にアクセスできかつこれらをテストモデル22によりテストの実行時間の間に変更することができるようにするために、テストモデル22は、変数シグネイタをメモリアドレスに割り当てのためのユニット23を読み出すことができるようでなければならない。それ故に、本発明によれば、この割り当てのためのユニット23は同様に、コンフィギュレーション装置3からテスト装置2にコピーされている。これによりテストモデル22は実行時間において、環境モデル変数のメモリアドレスを見つけ出すことができる。その場合テストモデル22は値に直接アクセスしかつこれらを変更することができる。環境モデル変数を変更するために、テストモデル22と環境モデル21との間で情報を交換する必要はない。
テストモデル22を記憶されている環境モデル変数に直接的にアクセスすることに対して択一的に、基本的に、環境モデル変数をその値も含めて1つまたは複数の別個のファイルに格納することも考えられ、その場合には環境モデル21もテストモデル22もその中に環境モデル変数が記憶されているこれらファイルをアクセスすることができるようになっている。この種のアクセス、大抵はファイルに記憶されているこの形式の環境モデル変数に対する書き込みおよび読み出しアクセスは時間的に非常に面倒であるので、テストモデル22が、環境モデル21の領域に記憶されている環境モデル変数に操作のために直接アクセスすることができる本発明の手法が選択された。
制御システム、テスト装置およびコンフィギュレーション装置から成る装置の略図 テスト装置の略図 割り当てのためのユニットの例の略図
符号の説明
1 制御システム、 2 テスト装置、 3 コンフィギュレーション装置、 21 環境モデル、 22 テストモデル、 23 割り当てのためのユニット、

Claims (18)

  1. 少なくとも1つの電子的な制御システム(1)をテストするためのテスト装置(2)であって、
    前記テスト装置はアドレス可能な物理的なメモリを有しており、
    前記テスト装置は、データチャネルを介してテストすべき制御システム(1)に接続され、少なくとも1つの環境モデル(21)を計算しかつ少なくとも1つのテストモデル(22)を実現するのに適しておりかつそのようにセットアップされており、
    前記環境モデル(21)は環境モデルデータを前記制御システム(1)に送出することによりおよび制御システム(1)から制御システムデータを受け取ることによりデータチャネルを介して相互作用できるようになっており、
    前記テストモデル(21)は、前記環境モデル(21)に影響を及ぼし、前記環境モデル(21)の計算に影響を及ぼしおよび/または前記電子的な制御システム(1)に影響を及ぼすように実現可能であり、
    前記環境モデル(21)はとりわけ、アドレス可能な物理的なメモリを有するメモリ場所に固定の物理的なアドレス下に格納されている環境モデル変数によって記述されており、
    前記テスト装置(2)は前記環境モデル変数を変更するのに適しておりかつそのようにセットアップされている
    形式の装置において、
    前記テスト装置(2)は、少なくとも1つの環境モデル変数の、前記メモリの少なくとも1つの割り当てられている物理的なアドレスに対する割り当てが読み出し可能に格納されている割り当てのためのユニット(23)を含んでいる
    ことを特徴とするテスト装置。
  2. 前記テストモデル(22)は、1つまたは複数の環境モデル変数の、前記メモリの割り当てられている物理的なアドレスに対する割り当てを前記割り当てのためのユニット(23)から読み出すのに適しておりかつそのようにセットアップされている
    請求項1記載のテスト装置。
  3. 前記テストモデル(22)は、前記物理的なアドレス下に記憶されている、前記環境モデル変数の値を変更するために、前記環境モデル(21)に影響を及ぼし、前記環境モデル(21)の計算に影響を及ぼしおよび/または前記電子的な制御システム(1)に影響を及ぼすために適しておりかつそのようにセットアップされている
    請求項1または2記載のテスト装置。
  4. 前記テストモデル(21)は1つの環境モデルの変数または複数の環境モデル変数の値を変更するために少なくとも1つの機能を含んでいる
    請求項3記載のテスト装置。
  5. 前記機能により、複数の環境モデル変数の値が同時に、すなわち環境モデルの1クロックの期間に変更可能である
    請求項4記載のテスト装置。
  6. 前記機能はループを含んでおり、該ループ内で前記環境モデル変数に割り当てられている少なくとも1つのメモリ場所がアドレス指定される
    請求項4または5記載のテスト装置。
  7. アドレス指定されるメモリ場所の内容が変更されるまたはオーバライトされる
    請求項6記載のテスト装置。
  8. 前記環境モデル(22)は複数の機能を含んでおり、
    該機能に環境モデル変数が割り当てられておりかつ
    前記割り当てのためのユニット(23)において前記環境モデル変数は前記環境モデル(22)の前記機能に対するその割り当てに相応して区分されて配置されている
    請求項1から7までのいずれか1項記載のテスト装置。
  9. 前記環境モデル(22)の機能はハイアラーキに区分されておりかつ
    前記割り当てのためのユニット(23)において前記環境モデル変数が前記区分に相応して配置されている
    請求項8記載のテスト装置。
  10. 前記環境モデル変数はシグネイタを有しておりかつ
    該シグネイタから、環境モデル変数が割り当てられている機能が明らかである
    請求項8または9記載のテスト装置。
  11. 前記シグネイタから、環境モデル変数が割り当てられている機能の位置が機能のハイアラーキにおいて明らかである
    請求項10記載のテスト装置。
  12. テスト装置(2)と、環境モデル(21)、テストモデル(22)、環境モデル変数および/またはテストモデルデータの作成、変更および/または検出に適しておりかつそのようにセットアップされているコンフィギュレーション装置(3)とを含んでいる装置において、
    前記テスト装置(2)は請求項1から11までのいずれか1項記載に従って構成されている
    ことを特徴とする装置。
  13. 前記装置はデータチャネルを有しており、該データチャネルを介して前記テスト装置(2)および前記コンフィギュレーション装置(3)が相互に接続されている
    請求項12記載の装置。
  14. 前記コンフィギュレーション装置(13)は、1つまたは複数の環境モデル変数の、前記メモリの割り当てられている物理的なアドレスに対する割り当てを前記割り当てのためのユニット(23)に格納するのに適しておりかつそのようにセットアップされている
    請求項12または13記載の装置。
  15. 前記コンフィギュレーション装置(3)は、前記物理的なアドレス下に記憶されている、前記環境モデル変数の値を変更するために、前記環境モデル(21)に影響を及ぼし、前記環境モデル(21)の計算に影響を及ぼしおよび/または前記電子的な制御システム(1)に影響を及ぼすために適しておりかつそのようにセットアップされている
    請求項14記載の装置。
  16. 前記コンフィギュレーション装置(3)は割り当てのためのユニットを含んでおり、該割り当てのためのユニットにおいて、前記環境モデル変数のすべてまたは一部、例えばシグネイタの、前記メモリの前記割り当てられている物理的なアドレスに対する割り当てが読み出し可能に格納されている
    請求項12から15までのいずれか1項記載の装置。
  17. テスト装置はアドレス可能な物理的なメモリを有しており、
    前記テスト装置は、データチャネルを介してテストすべき制御システム(1)に接続され、少なくとも1つの環境モデル(21)を計算しかつ少なくとも1つのテストモデル(22)を実現するのに適しておりかつそのようにセットアップされており、
    前記環境モデル(21)は環境モデルデータを前記制御システム(1)に送出することによりおよび制御システム(1)から制御システムデータを受け取ることによりデータチャネルを介して相互作用できるようになっており、
    前記テストモデル(21)は、前記環境モデル(21)に影響を及ぼし、前記環境モデル(21)の計算に影響を及ぼしおよび/または前記電子的な制御システム(1)に影響を及ぼすように実現可能であり、
    前記環境モデル(21)はとりわけ、アドレス可能な物理的なメモリを有するメモリ場所に固定の物理的なアドレス下に格納されている環境モデル変数によって記述されており、
    前記テスト装置(2)は前記環境モデル変数を変更するのに適しておりかつそのようにセットアップされている
    という形式の、少なくとも1つの電子的な制御システム(1)をテストするためのテスト装置(2)を作動させるための方法において、
    前記コンフィギュレーション装置(3)は前記割り当てのためのユニット(23)に、少なくとも1つの環境モデル変数およびその割り当てられている物理的なメモリアドレスを伝達する
    ことを特徴とする方法。
  18. 前記テストモデル(22)は、1つまたは複数の環境モデル変数の、前記メモリの割り当てられている物理的なアドレスに対する割り当てを前記割り当てのためのユニット(23)から読み出す
    請求項17記載の方法。
JP2008161281A 2007-06-22 2008-06-20 少なくとも1つの電子的な制御システムをテストするためのテスト装置並びにテスト装置を作動するための方法 Active JP5495515B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007029285.8 2007-06-22
DE102007029285A DE102007029285A1 (de) 2007-06-22 2007-06-22 Testvorrichtung zum Testen wenigstens eines elektronischen Steuerungssystems sowie Verfahren zum Betreiben einer Testvorrichtung

Publications (2)

Publication Number Publication Date
JP2009002950A true JP2009002950A (ja) 2009-01-08
JP5495515B2 JP5495515B2 (ja) 2014-05-21

Family

ID=39761010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161281A Active JP5495515B2 (ja) 2007-06-22 2008-06-20 少なくとも1つの電子的な制御システムをテストするためのテスト装置並びにテスト装置を作動するための方法

Country Status (6)

Country Link
US (1) US8290755B2 (ja)
EP (1) EP2009525B1 (ja)
JP (1) JP5495515B2 (ja)
CN (1) CN101441473B (ja)
AT (1) ATE532117T1 (ja)
DE (1) DE102007029285A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2309354B1 (de) * 2009-10-01 2013-03-20 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur Simulation
DE102010007244A1 (de) 2010-02-09 2011-08-11 TraceTronic GmbH, 01189 Verfahren zur Überprüfung eingebetteter Systeme
CN102816686B (zh) * 2012-08-29 2014-08-20 李永利 一种pcr扩增仪及pcr扩增仪的使用方法
EP2770389B1 (de) * 2013-02-21 2019-05-08 dSPACE digital signal processing and control engineering GmbH Verfahren zur Durchführung einer Konfiguration eines Steuergeräte-Testsystems
EP2770434B1 (de) 2013-02-21 2016-09-14 dSPACE digital signal processing and control engineering GmbH Verfahren zur Durchführung einer Inventarisierung der an ein Steuergeräte-Testsystem angeschlossenen Hardware-Komponenten
DE102013018848A1 (de) 2013-11-09 2015-05-13 Daimler Ag Verfahren und Vorrichtung zur automatisierten Prüfung der Softwareimplementierung eines Steuerungssystems
CN104199434B (zh) * 2014-08-07 2017-05-10 奇瑞汽车股份有限公司 车内电子控制系统的功能检测装置和方法
EP3193221A1 (de) * 2016-01-15 2017-07-19 dSPACE digital signal processing and control engineering GmbH Signalpfadüberprüfungsvorrichtung
DE102016102920A1 (de) * 2016-02-19 2017-08-24 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren zur Konfiguration eines zum Testen eines elektronischen Steuergeräts eingerichteten Testgeräts
US10681570B2 (en) 2016-08-12 2020-06-09 W2Bi, Inc. Automated configurable portable test systems and methods
US10158552B2 (en) * 2016-08-12 2018-12-18 W2Bi, Inc. Device profile-driven automation for cell-based test systems
US10701571B2 (en) 2016-08-12 2020-06-30 W2Bi, Inc. Automated validation and calibration portable test systems and methods
US10459435B2 (en) * 2016-10-17 2019-10-29 Yokogawa Electric Corporation Test manager for industrial automation controllers
CN109358610B (zh) * 2018-12-10 2021-02-05 上海星融汽车科技有限公司 车辆诊断设备的检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05288115A (ja) * 1992-04-03 1993-11-02 Nissan Motor Co Ltd 疑似信号発生装置
JPH10240333A (ja) * 1997-02-25 1998-09-11 Mitsubishi Electric Corp プラントシミュレータ
JPH1114507A (ja) * 1997-06-19 1999-01-22 Denso Corp 車両シミュレーション装置
JP2008070368A (ja) * 2006-09-11 2008-03-27 Dspace Digital Signal Processing & Control Engineering Gmbh 電子制御システムをテストする方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219628B1 (en) * 1997-08-18 2001-04-17 National Instruments Corporation System and method for configuring an instrument to perform measurement functions utilizing conversion of graphical programs into hardware implementations
US6766514B1 (en) 1999-10-19 2004-07-20 General Electric Co. Compiler having real-time tuning, I/O scaling and process test capability
DE102004027033B4 (de) 2004-03-15 2009-07-02 Dspace Digital Signal Processing And Control Engineering Gmbh Beeinflussungsgerät für Steuergeräte und Verfahren zur Beeinflussung eines Steuergeräts
DE102006061796A1 (de) 2006-12-21 2008-06-26 Dspace Digital Signal Processing And Control Engineering Gmbh Verfahren und Vorrichtung zur dynamischen Behandlung von Objekten

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05288115A (ja) * 1992-04-03 1993-11-02 Nissan Motor Co Ltd 疑似信号発生装置
JPH10240333A (ja) * 1997-02-25 1998-09-11 Mitsubishi Electric Corp プラントシミュレータ
JPH1114507A (ja) * 1997-06-19 1999-01-22 Denso Corp 車両シミュレーション装置
JP2008070368A (ja) * 2006-09-11 2008-03-27 Dspace Digital Signal Processing & Control Engineering Gmbh 電子制御システムをテストする方法

Also Published As

Publication number Publication date
US20080319728A1 (en) 2008-12-25
CN101441473A (zh) 2009-05-27
EP2009525B1 (de) 2011-11-02
DE102007029285A1 (de) 2008-12-24
ATE532117T1 (de) 2011-11-15
EP2009525A1 (de) 2008-12-31
US8290755B2 (en) 2012-10-16
JP5495515B2 (ja) 2014-05-21
CN101441473B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
JP5495515B2 (ja) 少なくとも1つの電子的な制御システムをテストするためのテスト装置並びにテスト装置を作動するための方法
US6286132B1 (en) Debugging support apparatus, a parallel execution information generation device, a computer-readable recording medium storing a debugging support program, and a computer-readable recording medium storing a parallel execution information generation program
US20060277010A1 (en) Parameterization of a simulation working model
US7647583B2 (en) Method and apparatus for emulating a hardware/software system using a computer
CN112270149A (zh) 验证平台自动化集成方法、系统及电子设备和存储介质
CN107533473A (zh) 用于仿真的高效波形生成
JP6877215B2 (ja) コンピュータ上のシミュレーション環境において制御装置の制御プログラムをテストする方法
US20200133705A1 (en) Generalized virtualization platform for systems using hardware abstraction software layers
CN104317715A (zh) 基于模拟器的中央处理器指令集的功能测试自动实施方法
US20070214451A1 (en) Method and Device for the Stimulation of Functions for Controlling Operating Sequence
US10055363B2 (en) Method for configuring an interface unit of a computer system
JP2004348606A (ja) 高位合成装置、ハードウェア検証用モデル生成方法およびハードウェア検証方法
US10223077B2 (en) Determination of signals for readback from FPGA
CN111258838B (zh) 验证组件生成方法、装置、存储介质及验证平台
US7546589B2 (en) Semi-automated desk checking system and method
US10339229B1 (en) Simulation observability and control of all hardware and software components of a virtual platform model of an electronics system
JP6812637B2 (ja) プログラマブルコントローラシステム、その開発支援装置、ターゲット装置
Kurtz et al. Software based test automation approach using integrated signal simulation
US20230267253A1 (en) Automated synthesis of virtual system-on-chip environments
JP6771664B2 (ja) 試験装置、試験システム、試験方法、および、プログラム
JPH07219980A (ja) テスト実行方式
JP6620653B2 (ja) プラント監視制御システム用エミュレータ
JPH01307837A (ja) Mpuシミュレーション方法及びmpuシミュレータ
JP2022011264A (ja) ソフトウェア開発支援装置及びソフトウェア開発支援方法
JPH05250221A (ja) シミュレータ実行方式

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130304

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140304

R150 Certificate of patent or registration of utility model

Ref document number: 5495515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250