JP4417084B2 - アナログ回路の故障検出シミュレーションシステム - Google Patents

Description

本発明は、回路シミュレーションによりアナログ回路（集積回路）の故障を検出する故障検出シミュレーションシステムに関し、特に、アナログ回路における各素子の故障検出率を得る故障検出シミュレーションシステムに関する。

従来、回路の故障を検出するための故障シミュレーションは、デジタル回路では一般的に行われて行われている。しかし、アナログ回路については、入出力の期待値（テスト条件）を満足するかどうかをテストするテストシミュレーションは行われているが、アナログ回路を構成する各素子レベルでの故障を検出するための故障シミュレーションについては行われていなかった。

デジタル回路における故障シミュレーションにおいては、デジタル回路を構成するゲートの入出力を定義して、その故障ごとに故障シミュレーションを実行してその検出結果を得る。故障のモードについては他で定義され、故障ごとにテストパターンを用いて回路シミュレーションが行われる。故障検出できたかどうかの判定は、予め定義された期待値と一致するか否かで判断される。

アナログ回路に対するテストシミュレーションに関する従来技術としては、例えば、特開２００３−１２１５１１号公報（特許文献１）に開示される技術がある。当該特許文献１で開示されるＩＣテストプログラム作成装置においては、ＩＣ回路の素子の特性値であるパラメータを順次変更しながら回路シミュレーションを実行することにより、テスト条件としてのテスト規格値の最大値と最小値を取得することにより、各素子のバラツキを考慮したテスト条件を自動的に生成するものである。
特開２００３−１２１５１１号公報

上述したように、従来においては、アナログ回路を構成する各素子レベルでの故障を検出するための故障シミュレーションについては行われていなかった。その理由は、アナログ回路の素子に対して正常と故障を区別できるテスト条件としての期待値が明確ではなかったため、故障を検出するための故障シミュレーションを行うことができなかったからである。

また、上記特許文献１に開示される従来技術においても、アナログ回路のテストシミュレーションにおいて、各素子のバラツキを考慮したテスト条件を生成するだけであり、素子の故障を考慮したテスト条件を生成することはできない。

本発明の目的は、アナログ回路の素子の故障を確実に検出するにはどのようなテスト条件でテストを行えばよいかの検討を可能にする故障検出シミュレーションシステムを提供することにある。

本発明の第１の故障検出シミュレーションシステムは、アナログ回路の故障を検出する故障検出シミュレーションシステムであって、アナログ回路を表すネットリストに含まれる素子に対する故障状態の特性を示す故障モデルパラメータを備え、素子について、故障モデルパラメータを適用したアナログ回路に対して、設定された入出力の期待値をテスト条件として回路シミュレーションを実行することにより、素子の故障を検出し、アナログ回路の全素子について全ての故障モデルパラメータに対するテスト条件による回路シミュレーションを実行した後に、素子の故障検出率を算出し、シミュレーション結果として出力する。

これにより、実際のテストにおいて不良除去率をあげるためにどのようなテスト条件によってテストを行えばよいかを検討することができるようになる。

本発明の故障検出シミュレーションシステムによれば、以下に述べるような優れた効果が得られる。

アナログ回路（集積回路）の出荷テストに先立って、各素子について故障モデルパラメータを適用した故障検出シミュレーションシを実行して、各素子の故障検出率を算出することにより、故障検出率を１００パーセントに近づけるためのテスト条件の検証が可能となる。すなわち、故障モデルによる故障検出率の算出結果により、素子の故障を確実に検出するにはどのようなテスト条件でテストを行えばよいかを検討することができるようになる。

その結果得られたテスト条件によって実際のアナログ回路のテストを行うことで、実際の不良除去率（テスト品質）の向上、出荷テストの効率化を実現できる。

以下、本発明の好ましい実施例について図面を参照して詳細に説明する。

本発明の一実施例による故障検出シミュレーションシステムの構成を図１に示す。

本実施例の故障検出シミュレーションシステム１０は、ネットリスト２０、モデルパラメータ３０、シミュレーション回路生成部４０、テスト条件設定部５０、シミュレーション実行部６０、シミュレーション結果出力部７０、シミュレーション制御部８０を備えて構成され、外部端末装置１００と接続される。

この故障検出シミュレーションシステム１０は、専用のハードウェアによって構成することは勿論として、プログラム制御可能なコンピュータ装置（ＣＰＵ）上で実行されるソフトウェア（故障検出シミュレーションプログラム）によって実現することも可能である。この故障検出シミュレーションプログラムは、磁気ディスク、半導体メモリその他の記録媒体に格納され、その記録媒体からコンピュータ装置にロードされ、コンピュータ装置の動作を制御することにより、以下に述べる処理を実行する。

ネットリスト２０は、故障の検出を行う対象であるアナログ回路（集積回路）の構成（回路の仕様）を表すリストである。

モデルパラメータ３０は、ネットリスト２０で表されるアナログ回路に含まれるトランジスタや抵抗、コンデンサ等の各素子の特性を示すパラメータであり、本実施例においては、上記モデルパラメータ３０として、素子の標準的な特性を満たす標準モデル（正常品としての特性を有するモデル）を表す標準モデルパラメータと、故障モデル（特性において故障した状態を有するモデル）を表す故障モデルパラメータを用意して格納している。

シミュレーション回路生成部４０は、ネットリスト２０に表される回路に、モデルパラメータ３０に含まれる各素子のパラメータを適用することにより、回路シミュレーションを行うためのシミュレーション回路を生成する。

テスト条件設定部５０は、故障の検出を行う素子に対する入出力の期待値（電圧、電流値）を含むテスト条件を設定する。これらテスト条件としては、各素子ごとに値を変えた複数の入出力の期待値（ある入力値に対してどのような出力値が得られるだろうといった期待値：以下、テスト項目と称する）が設定される。また、テスト条件には、実際の回路の検出に用いられるテスト治具（例えば、ＩＣ検査装置（テスタ））の回路情報が含められる。

シミュレーション実行部６０は、上記シミュレーション回路の各素子についてテスト条件（複数のテスト項目）に基づいて集積回路（ＩＣ）の出荷検査に相当する内容の回路シミュレーションを実行する。シミュレーション実行部６０は、専用のハードウェアによって構成することも可能あるが、コンピュータ装置上で実行され、実際のテスト治具であるテスタ等を使用したテストをシミュレートするソフトウェア（故障検出シミュレーションプログラム）によって実現することが可能である。

このシミュレーション実行部６０の構成及び機能については、従来から提供されている、例えば、前述した特許文献１（特開２００３−１２１５１１号公報）に開示される回路シミュレータと同じであり、その詳細については省略する。

シミュレーション結果出力部７０は、シミュレーション回路の各素子に対する検査の結果として、各素子の故障検出率等を含む情報をシミュレーション結果として出力する。このシミュレーション結果は、外部端末装置１００に送られる。

シミュレーション制御部８０は、検査対象の素子に対する全ての故障モデルパラメータにおける回路シミュレーションが終了したかどうかを判別する共に、検査対象の素子に用意された他の故障モデルパラメータに切り替え、その故障モデルパラメータによる故障モデルでの回路シミュレーションの実行するよう、シミュレーション実行部６０を制御する。

次いで、上記のように構成される本実施例による故障検出シミュレーションシステム１０の動作について説明する。

まず、故障検出シミュレーションに先立ち、各素子について標準モデルパラメータと故障モデルパラメータを含むモデルパラメータを用意し、モデルパラメータ３０として格納する。

図１の実施例では、ＮＰＮトランジスタのモデルパラメータ３１と、ＰＮＰトランジスタのモデルパラメータ３２、抵抗のモデルパラメータ３３、コンデンサのモデルパラメータ３４を、モデルパラメータ３０として格納している。

ここで、ＮＰＮトランジスタと抵抗のモデルパラメータの例を、図２、図３に示す。

図２は、ＮＰＮトランジスタのモデルパラメータ３１を示し、標準モデルパラメータと、オープン状態の故障を表す故障モデルパラメータ、ＮＰＮトランジスタのショート状態の故障を表す故障モデルパラメータを含んでいる。また、図３は抵抗のモデルパラメータ３３を示し、標準モデルパラメータと、オープン状態の故障を表す故障モデルパラメータ、抵抗のショート状態の故障を表す故障モデルパラメータを含んでいる。

各素子の故障モデルパラメータについては、各素子ごとに少なくとも１種類以上設定する。また、故障モデルパラメータとしては、素子の製造過程において発生する特性のバラツキの範囲を大きく超えた値（オープン状態やショート状態を示す値）が設定される。

また、図４と図５に、上述したＮＰＮトランジスタの、故障モデル（オープンとショート）と標準モデルにおける静特性である、Ｉｃ−Ｖｃｅ特性とＶｂｅ−Ｉｃ特性を示す。図２に示す故障モデルパラメータと標準モデルパラメータによる各モデルにおける静特性が示されている。

上記においては、トランジスタと抵抗についてのモデルパラメータの内容例を示したが、コンデンサのモデルバラメータ３４についても、上記と同様に、標準モデルパラメータと故障モデルパラメータを含むものとする。

故障検出シミュレーションシステム１０の処理内容を、図６のフローチャートに従って説明する。

ネットリスト２０で示される回路から検査を行う対象としての素子を選択する（ステップ１０１）。ここでは、ネットリスト２０に含まれるＮＰＮトランジスタ、抵抗等の素子から特定の素子が選択される。

選択された対象の素子に対するテスト条件を設定する（ステップ１０２）。ここでは、各素子ごとに用意された複数のテスト項目（入出力の期待値）を含むテスト条件が設定される。テスト項目については、複数の入力値と出力値の組み合わせが用意される。テスト条件としては、例えば１００項目といった数のテスト項目が設定される。以下、例として１００項目のテスト項目が設定されたとして説明する進める。

さらに、シミュレーション回路生成部４０で、選択された検査対象の素子に対してモデルパラメータ３０から当該素子の故障モデルバラメータを適用することにより、当該素子の故障モードを示すシミュレーション回路を生成する（ステップ１０３）。

例えば、図８に示す標準モデルで表される回路の抵抗に対して、オープン状態の故障モデルパラメータを適用することにより、図９に示すような故障モデルのシミュレーション回路を生成する。

上記故障モデルのシミュレーション回路に対して、設定されたテスト条件に従って集積回路（ＩＣ）の出荷検査に相当する内容の回路シミュレーションを実行する（ステップ１０４）。

このテスト条件に基づく回路シミュレーションは、図７に示すフローチャートに従って実行される。

まず、テスト条件に含まれる１つ目のテスト項目について期待値に適合した結果が得られるかどうかのテストが実行される（ステップ２０１）。

テストの結果、当該テスト項目において故障が検出されたか（テスト項目の期待値に適合しない結果となったか）、未検出かが判定され記録される（ステップ２０２）。回路シミュレーションに際しては、テスト条件として設定されたテスト項目（期待値）に対して、期待値に適合しない結果（期待値で示される許容範囲以外の結果）が得られた場合には故障検出となり、期待値に適合した結果（期待値で示される許容範囲内の結果）が得られた場合には故障未検出との判定がなされる。

その後、テスト条件として設定されている全てのテスト項目についてテスト実行されたかを判定し（ステップ２０３）、終了していなければ、次のテスト項目に切り替えて（ステップ２０４）、ステップ２０１のテストを実行する。

例えば、テスト項目が１００項目ある場合には、１００項目に対するテストを繰り返し実行し、ステップ２０３で全てのテスト項目についてテストが終了した場合に当該故障モデルに対するテスト実行が終了する。これにより、テスト対象の故障モデルに対する全てのテスト項目について、故障検出か未検出かのテスト結果が記録される。

ステップ１０３で適用された故障モデルに対するステップ１０４の回路シミュレーションが終了した場合、対象素子の全ての故障モデル（故障モデルパラメータ）に対する回路シミュレーションが終了したかどうかを判定し（ステップ１０５）、終了していない場合には、検査対象の素子に用意された他の故障モデルパラメータに切り替え、その故障モデルパラメータによる故障モデルに対して回路シミュレーションを行う。

例えば、図９に示すような抵抗の故障モデル（オープンモデル）のシミュレーション回路についてシミュレーションが終了した場合には、当該抵抗について他の故障モデルパラメータ（ショートモデル）に切り替えることにより、図１０に示すような故障モデル（ショートモデル）のシミュレーション回路を生成し、故障検査ための回路シミュレーションを実行する。

検査対象の素子に対する全ての故障モデルパラメータにおける回路シミュレーションが終了するまで、回路シミュレーションを繰り返し実行する。

検査対象の素子に対する全ての故障モデルパラメータにおける回路シミュレーション（故障検査）が終了すれば、ネットリスト２０の集積回路に含まれる全ての素子に対する回路シミュレーションが終了したかを判別する（ステップ１０７）する。

図１１に、検査対象の素子（ＮＰＮトランジスタ）の故障モデルであるオープンモデルとショートモデルに対して、テスト１〜テスト１００のテスト項目について回路シミュレーションを実行した場合のテスト結果の例を示す。ここでは、故障が検出された場合に○印を、故障が未検出の場合に×印を付けている。

図１１において、オープンモデルについてテスト３のテスト項目で故障未検出、ショートモデルについてテスト１のテスト項目で故障未検出であることを示している。また、各テスト項目毎に、全ての故障モデルで故障が検出されたかどうかを示す評価が総合評価として示されている。

また、それぞれの故障モデルについての故障検出率と、総合評価における故障検出率が示されている。ここでの故障検出率（％）は、（故障が検出されたテスト項目数／全テスト項目数）×１００で示される。

両故障モデルについてテスト３とテスト１のテスト項目だけで故障未検出である場合、オープンモデルとショートモデルに対する故障検出率（＝（故障が検出されたテスト項目数／全テスト項目数）×１００）はそれぞれ９９／１００で、９９％となる。例えば、１００項目のうち１０項目で故障未検出であれば、故障検出率は９０％となる。

オープンモデルとショートモデルを含む総合評価での素子（ＮＰＮトランジスタ）の故障検出率は、９８／１００で９８％となる。この素子の故障検出率が１００％となれば、全て有効なテスト項目であることが検証される。

図１１に示すテスト結果において、総合評価として×印（故障未検出）で示されるテスト項目は、何れかの故障モデルについて故障を検出できない項目であるため、有効なテスト項目ではないと判断される。従って、図１１に示すテスト結果に基づいて、テスト条件に含まれる複数のテスト項目から有効でないテスト項目（図１１の場合、テスト１とテスト３）を排除して９８項目の有効なテスト項目を新たなテスト条件として設定して回路シミュレーションを行えば、図１２に示すようなテスト結果が得られることになる。

以上のテスト結果より、出荷テストの効率化とテスト品質の向上を実現できるテスト条件の検証が可能となる。また、テスト結果は、テスト条件として設定する有効なテスト項目の範囲を探るうえで極めて役に立つ。

ステップ１０７で、全ての素子に対する回路シミュレーションが終了していない場合には、新たな素子を選択し（ステップ１０１）、さらに当該素子について設定されている他のテスト条件を設定する（ステップ１０２）ことで、ステップ１０３からステップ１０６の処理を繰り返す。
ステップ１０７で、ネットリスト２０の集積回路に含まれる全ての素子に対する回路シミュレーションが終了した場合、各素子ごとに図１１に示すようなテスト結果がシミュレーション結果として出力される（ステップ１０８）。

シミュレーション結果として得られる他のテスト結果の例について、以下に説明する。

図１３に示すシミュレーション結果の例においては、図１１のように、各素子のテスト項目毎の結果ではなく、Ｎｏ．１〜Ｎｏ．１０の１０個のＮＰＮトランジスタについて、故障モードパラメータＡ（例えば、オープンモデル）と故障モードパラメータＢ（例えば、ショートモデル）毎に故障が検出されたかどうかを示している。

このシミュレーション結果では、それぞれのＮＰＮトランジスタ（素子）について、テスト条件として設定された全てのテスト項目に対して、１つでもテスト項目に適合しない結果（期待値で示される許容範囲以外の結果）が得られた場合には、故障検出とし、全てのテスト項目に適合した結果（期待値で示される許容範囲内の結果）が得られた場合には故障未検出としている。

ここで、○印は故障検出、×印は故障未検出を示しており、Ｎｏ．１のトランジスタでは、故障モデルパラメータＡについては故障が検出されたが、故障モデルパラメータＢについては故障が未検出であることを示している。

また、各トランジスタ毎の総合評価として、全ての故障モデルパラメータで故障が検出されたかどうかが示されている。例えば、Ｎｏ．１のトランジスタでは、故障モデルパラメータＡについては故障が検出されたが、故障モデルパラメータＢについては故障が未検出であるので、故障未検出との総合評価がなされている。

このシミュレーション結果において、Ｎｏ．１〜Ｎｏ．１０の１０個のＮＰＮトランジスタについて、故障モデルパラメータＡに対する故障検出率は、Ｎｏ．３のトランジスタで故障未検出であるため、９／１０（９０％）となり、故障モデルパラメータＡに対する故障検出率は、Ｎｏ．１のトランジスタで故障未検出であるため、９／１０（９０％）となる。

また、各トランジスタの総合評価における故障検出率は、８／１０（８０％）となる。

なお、素子ごとに図１３に示すようなシミュレーション結果が出力されると共に、検査対象の回路全体としての故障検出率を出力するようにしてもよい。回路全体の故障検出率は、総合評価として故障検出された素子数／全素子数で算出される。

例えば、集積回路が１０個のトランジスタと２０個の抵抗からなる場合、トランジスタの総合評価として故障検出された数が１０個中８で、抵抗の総合評価として故障検出された数が２０個中１３であるなら、回路全体としての故障検出率は、８／１０と１３／２０の分母と分子を足した２１／３０（７０％）となる。

上述した故障検出の回路シミュレーションにおいて、設定したテスト条件（に含まれるテスト項目）が適切（有効なテスト項目）であれば、故障モデルでの故障検出率は１００パーセントとなるはずであり、故障検出率が１００パーセントに達しない場合には、設定したテスト条件に不適切な値（情報）が含まれていることを意味する。従って、アナログ回路（集積回路）の出荷テストに先立って、本実施例の故障検出シミュレーションシステムによる故障検出を実行すれば、故障検出率を１００パーセントに近づけるためのテスト条件の検証が可能となり、その結果得られたテスト条件によって実際のアナログ回路のテストを行うことで、実際の不良除去率を向上させることができるようになる。

以上好ましい実施例をあげて本発明を説明したが、本発明は必ずしも上記実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。

本発明の好適な実施例による故障検出シミュレーションシステムの構成を示すブロック図である。 本実施例の故障検出シミュレーションシステムにおけるＮＰＮトランジスタのモデルパラメータの例を示す図である。 本実施例の故障検出シミュレーションシステムにおける抵抗のモデルパラメータの例を示す図である。 ＮＰＮトランジスタの標準モデルと故障モデルにおける静特性（Ｉｃ−Ｖｃｅ特性）の例を示す図である。 ＮＰＮトランジスタの標準モデルと故障モデルにおける静特性（Ｖｂｅ−Ｉｃ特性）の例を示す図である。 本実施例の故障検出シミュレーションシステムの故障検出動作を説明するフローチャートである。 本実施例の故障検出シミュレーションシステムの故障検出動作における回路シミュレーションの詳細を示すフローチャートである。 素子の標準モデルに対応する回路例を示す図である。 図７に示す素子が故障モデル（オープン）に置き換えられた場合の回路例を示す図である。 図７に示す素子が故障モデル（ショート）に置き換えられた場合の回路例を示す図である。 本実施例の故障検出シミュレーションシステムによるシミュレートによって出力されるシミュレーション結果の例を示す図である。 テスト条件に含まれるテスト項目が全て有効な場合におけるシミュレーション結果の例を示す図である。 本実施例の故障検出シミュレーションシステムによるシミュレートによって出力されるシミュレーション結果の他の例を示す図である。

符号の説明

１０：故障検出シミュレーションシステム
２０：ネットリスト
３０：モデルパラメータ
４０：シミュレーション回路生成部
５０：テスト条件設定部
６０：シミュレーション実行部
７０：シミュレーション結果出力部
８０：シミュレーション制御部
１００：外部端末装置

Claims (15)

1. アナログ回路の故障を検出する故障検出シミュレーションシステムであって、
   前記アナログ回路を表すネットリストに含まれる素子に対する故障状態の特性を示す故障モデルパラメータを備え、
   前記素子について、前記故障モデルパラメータを適用した前記アナログ回路に対して、設定された入出力の期待値をテスト条件として回路シミュレーションを実行することにより、前記素子の故障を検出し、
   前記アナログ回路の全素子について全ての故障モデルパラメータに対する前記テスト条件による回路シミュレーションを実行した後に、素子の故障検出率を算出し、シミュレーション結果として出力することを特徴とする故障検出シミュレーションシステム。
2. 複数種類の故障モデルパラメータを備える前記各素子について、前記故障モデルパラメータを切り替えつつ前記テスト条件による回路シミュレーションを実行することを特徴とする請求項１に記載の故障検出シミュレーションシステム。
3. 設定された全ての前記テスト条件について期待値を満足する場合に故障未検出とし、何れかの前記テスト条件で期待値を満足しない場合に故障検出として判定することを特徴とする請求項１又は請求項２に記載の故障検出シミュレーションシステム。
4. 前記素子の種類毎に、前記故障モデルパラメータに対する故障検出率、全ての故障モデルパラメータを含めた故障検出率を算出することを特徴とする請求項１に記載の故障検出シミュレーションシステム。
5. 前記素子の種類毎に、前記アナログ回路の全素子数に対する故障検出率を算出することを特徴とする請求項１又は請求項４に記載の故障検出シミュレーションシステム。
6. アナログ回路の故障を検出する故障検出シミュレーションシステムであって、
   前記アナログ回路を表すネットリストと、
   前記ネットリストに含まれる素子に対する故障状態の特性を示す故障モデルパラメータと、
   前記素子に前記故障モデルパラメータを適用した前記アナログ回路のシミュレーション回路を生成する生成部と、
   前記シミュレーション回路の前記素子に対して適用する入出力の期待値をテスト条件として設定するテスト条件設定部と、
   前記故障モデルパラメータを適用した前記素子に対して、前記テスト条件に基づく回路シミュレーションを実行する回路シミュレート実行部と、
   前記回路シミュレーションにより検出された前記素子の故障率を算出し、シミュレーション結果として出力するシミュレーション結果出力部とを備え、
   前記シミュレーション結果出力部は、前記アナログ回路の全素子について全ての故障モデルパラメータに対する前記テスト条件による回路シミュレーションを実行した後に、素子の故障検出率を算出し、シミュレーション結果として出力することを特徴とする故障検出シミュレーションシステム。
7. 複数種類の故障モデルパラメータを有する前記各素子について、前記故障モデルパラメータを切り替えつつ、回路シミュレーションの実行を制御するシミュレーション制御部を備えることを特徴とする請求項６に記載の故障検出シミュレーションシステム。
8. 前記回路シミュレート実行部は、設定された全ての前記テスト条件について期待値を満足する場合に故障未検出とし、何れかの前記テスト条件で期待値を満足しない場合に故障検出として判定することを特徴とする請求項６又は請求項７に記載の故障検出シミュレーションシステム。
9. 前記素子の種類毎に、前記故障モデルパラメータに対する故障検出率、全ての故障モデルパラメータを含めた故障検出率を算出することを特徴とする請求項６に記載の故障検出シミュレーションシステム。
10. 前記素子の種類毎に、前記アナログ回路の全素子数に対する故障検出率を算出することを特徴とする請求項６又は請求項９に記載の故障検出シミュレーションシステム。
11. コンピュータ装置上で実行され、アナログ回路の故障を検出する故障検出シミュレーションプログラムであって、
    前記アナログ回路を表すネットリストと、
    前記ネットリストに含まれる素子に対する故障状態の特性を示す故障モデルパラメータとを有し、
    前記素子に前記故障モデルパラメータを適用した前記アナログ回路のシミュレーション回路を生成する機能と、
    前記シミュレーション回路の前記素子に対して適用する入出力の期待値をテスト条件として設定する機能と、
    前記故障モデルパラメータを適用した前記素子に対して、前記テスト条件に基づく回路シミュレーションを実行する回路シミュレート機能と、
    前記回路シミュレーションにより検出された前記素子の故障率を算出し、シミュレーション結果として出力するシミュレーション結果出力機能を実行し、
    前記シミュレーション結果出力機能において、前記アナログ回路の全素子について全ての故障モデルパラメータに対する前記テスト条件による回路シミュレーションを実行した後に、素子の故障検出率を算出し、シミュレーション結果として出力することを特徴とする故障検出シミュレーションプログラム。
12. 複数種類の故障モデルパラメータを有する前記各素子について、前記故障モデルパラメータを切り替えつつ、回路シミュレーションの実行を制御するシミュレーション制御機能を有することを特徴とする請求項１１に記載の故障検出シミュレーションプログラム。
13. 前記回路シミュレート機能において、設定された全ての前記テスト条件について期待値を満足する場合に故障未検出とし、何れかの前記テスト条件で期待値を満足しない場合に故障検出として判定することを特徴とする請求項１１又は請求項１２に記載の故障検出シミュレーションプログラム。
14. 前記素子の種類毎に、前記故障モデルパラメータに対する故障検出率、全ての故障モデルパラメータを含めた故障検出率を算出する機能を有することを特徴とする請求項１１に記載の故障検出シミュレーションプログラム。
15. 前記素子の種類毎に、前記アナログ回路の全素子数に対する故障検出率を算出する機能を有することを特徴とする請求項１１又は請求項１４に記載の故障検出シミュレーションプログラム。

Images