CN112861460A - 确定电路中故障的故障原因的方法和设备 - Google Patents
确定电路中故障的故障原因的方法和设备 Download PDFInfo
- Publication number
- CN112861460A CN112861460A CN202011354453.6A CN202011354453A CN112861460A CN 112861460 A CN112861460 A CN 112861460A CN 202011354453 A CN202011354453 A CN 202011354453A CN 112861460 A CN112861460 A CN 112861460A
- Authority
- CN
- China
- Prior art keywords
- graph
- circuit
- fault
- output signal
- simulation model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
- G05B23/0275—Fault isolation and identification, e.g. classify fault; estimate cause or root of failure
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B17/00—Systems involving the use of models or simulators of said systems
- G05B17/02—Systems involving the use of models or simulators of said systems electric
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Automation & Control Theory (AREA)
- Architecture (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及确定所述电路中故障的故障原因的计算机实现的方法和设备,在基于图的电路图仿真模型中将电路组件的电连接点建模为图节点并将电连接建模为图边。借助于基于图的电路图仿真模型仿真电路中的故障,在基于图的电路图仿真模型中添加或删除图边,基于修改的基于图的电路图仿真模型确定所导致的关联组件并确定所导致的关联组件的图节点的相应电势值和/或相位值,以及基于确定的图节点的电势值和/或相位值通过进一步添加和/或删除至少一个其他图边来映射电路的开关行为。预给定图节点的所导致的电势和/或相位值作为仿真的输出信号输出。将仿真的输出信号与电路的参考输出信号比较,如果仿真的输出信号与参考输出信号一致则输出错误原因。
Description
技术领域
本发明涉及用于借助于基于图的接线图仿真模型来确定电路中故障的故障原因的计算机实现的方法和设备。
背景技术
在机床运行期间可能经常发生机器失效,其中失效原因在所述机床的电路中。失效可能是例如由于短路或电缆断裂引起的。然而,由于常用机床的电路的复杂性,通常很难确定故障原因的确切位置以及逻辑和/或时间关联。故障原因的确定一般基于目录,在所述目录中列出了与观察到的故障现象有关联的可能故障原因,和/或基于有缺陷的机床与结构相同的模型的比较。这些方案可能很复杂,或者可能导致所涉及的机器长时间停机。
发明内容
因此,本发明的任务是改进在电路中出现故障时对故障原因的查找。
该任务通过独立权利要求中描述的措施来解决。在从属权利要求中提出了本发明的有利扩展。
根据第一方面,本发明涉及一种用于确定电路中故障的故障原因的计算机实现的方法,该方法包括以下方法步骤:
a)读取所述电路的基于图的接线图仿真模型,其中在所述基于图的接线图仿真模型中将电路组件的电连接点建模为图节点,将电连接建模为图边,
b)借助于所述基于图的接线图仿真模型来仿真所述电路中的故障,其中
-在所述基于图的接线图仿真模型中添加或删除图边,
-基于经过修改的基于图的接线图仿真模型来确定所导致的关联组件,并且确定所导致的关联组件的图节点的相应电势值和/或相位值,
-以及其中基于所确定的图节点的电势值和/或相位值,通过进一步添加和/或删除至少一个其他图边来映射所述电路的开关状态,
c)作为仿真的输出信号输出预给定图节点的所导致的电势值和/或相位值,
d)将所述仿真的输出信号与所述电路的提供的参考输出信号进行比较,以及
e)如果所述仿真的输出信号与所述参考输出信号一致,则输出与所述故障相对应的故障原因。
本发明的一个优点是可以对技术系统的电路进行快速且毫不费力的计算机辅助仿真,以进行故障分析。所述基于图的接线图仿真特别高效,并且使得可以实时或几乎实时地对所述电路的开关操作过程进行仿真。这使得所述电路的基于图的仿真模型可以与真实的硬件控制器耦合。
另外,可以高效地对大量故障原因及其影响进行仿真,从而例如可以建立大型的故障数据库。所述基于图的仿真模型可以特别容易地从接线图的现有绘制图中生成,从而可以减少建模工作量。所述基于图的仿真模型还使得可以例如对用于抽象地映射控制逻辑的命题逻辑进行建模并高效地执行所述命题逻辑。
在所述电路的基于图的接线图仿真模型的基础上,在考虑感应的故障的情况下对开关操作过程进行计算机辅助的仿真。从所述电路的一个或多个输出电势电平出发,可以通过简单的方式,即通过添加和/或删除至少一个图边对开关操作过程进行仿真。特别是通过迭代地确定电势电平来映射接线图逻辑。
在所述计算机实现的方法的一个实施方式中,如果所述仿真的输出信号偏离所述参考输出信号,则可以迭代地仿真其他故障,直到所述仿真的输出信号与所述参考输出信号一致为止。
为了查找故障原因,例如可以仿真大量不同的故障,直到所述仿真的输出信号与有缺陷的电路的参考输出信号一致为止。
在所述计算机实现的方法的一个实施方式中,可以向图边和/或图节点分配至少一个属性。
属性例如可以是电势或相位的值。
在所述计算机实现的方法的一个实施方式中,可以借助于联合查找算法(Union-Find算法)来确定关联组件。
已知的联合查找算法特别是使得能够高效且快速地确定图(即,基于图的接线图仿真模型)的关联组件,并由此确定电势电平。
在所述计算机实现的方法的一个实施方式中,关联组件的其他图节点的电势值和相位值的属性可以基于对应关联组件的一个图节点的属性予以确定。
在所述计算机实现的方法的一个实施方式中,可以基于在所述电路的预给定的正常状态下测量的所述电路的输入信号来设置读取的基于图的接线图仿真模型的相应输出电势值。
为了查找故障原因,有利的是基于所述电路的正常状态、优选无故障状态来进行所述计算机辅助的仿真。
在所述计算机实现的方法的一个实施方式中,可以在所述基于图的接线图仿真模型中对所述电路的开关逻辑、开关触点和/或电路组件进行分层建模。
特别是可以将电路组件(例如具有线圈和开关触点的继电器)建模为一组图边和图节点。这例如使得可以简单地删除和/或添加电路组件。所述开关逻辑,即特别是各个电路组件彼此之间的依赖性可以特别是映射在这样的组内。例如,作为条件图边的开关触点取决于线圈电压,并因此取决于线圈连接端的两个图节点之间的电势差。
根据第二方面,本发明涉及一种用于确定电路中故障的故障原因的设备,所述设备包括至少一个处理器,其中所述设备被设置为执行根据本发明的方法的步骤。
在一个实施方式中,所述设备可以与真实或仿真的控制器耦合,其中将所述仿真的输出信号传送到所述真实或仿真的控制器。
高效的基于图的仿真例如使得可以耦合至机床的真实控制器。从而例如可以实现硬件在环方案。替代地,所述基于图的仿真可以与仿真的控制器耦合。可以在仿真中处理所述控制器的输出信号。
此外,本发明还涉及一种可以直接加载到可编程计算机中的计算机程序产品,所述计算机程序产品包括程序代码部分,当通过计算机执行程序时,所述程序代码部分促使所述计算机执行根据本发明的方法的步骤。
可以将计算机程序产品例如在诸如存储卡、U盘、CD-ROM、DVD上提供或递送、作为非易失性/永久性存储介质(英语:Non-transitory storage Medium)提供或递送或者以可下载文件的形式从网络中的服务器提供或递送。
附图说明
在附图中示例性地示出了本发明的实施例,并且基于下面的描述对这些实施例进行详细解释。
图1示出了用于确定电路中故障的故障原因的计算机实现的方法的流程图;
图2示出了基于图的接线图仿真模型的示意图;以及
图3示出了用于确定电路中故障的故障原因的设备的示意图。
在所有附图中,彼此对应的部分设有相同的附图标记。
具体实施方式
特别地,以下实施例仅示出示例性的实现可能选项,正如特别是根据本发明的教导的这种实现方式所看起来的那样,因为列举所有这些实现可能选项既不可能,对于理解本发明来说也是不方便或不必要的。
图1示出了用于确定真实电路中故障的故障原因的计算机实现的方法的流程图。例如,这是机床的电路中的缺陷。该缺陷的原因和/或定位可以借助于所述计算机实现的方法来高效地(例如与真实机床的运行并行地)确定。
在所述计算机实现的方法的第一步骤S1中,读取所述电路的基于图的接线图仿真模型。例如,可以从接线图或电气构造的数据中生成所述基于图的接线图仿真模型。所述基于图的接线图仿真模型映射了技术系统(例如机床)的接线图。
所述基于图的接线图仿真模型优选地被配置为:将真实电路的电路组件的电连接点建模为图节点,并且将电连接建模为图边。图节点可以例如通过电势值以及在交流电的情况下还有相位值来表征。经由共同的图边连接的图节点特别是具有相同的相位值或电势值。
所述真实电路中的电路组件处的电势值或相位值例如可以由于开关操作过程或开关操作过程的步骤或由于出现了故障而改变。如下所解释的,这可以借助于基于图的接线图仿真模型来映射。
优选地,首先设置所述基于图的接线图仿真模型,使得输出电势值对应于所述电路的正常状态,即无故障状态。例如,可以基于在正常状态下测量的所述电路的输入信号来设置图节点的输出电势值。
可以向图边和/或图节点分别分配属性。属性可以是例如电势值或相位值。从而例如可以基于分别分配的属性将施加在电路组件上的电压确定为该电路组件的图节点的与同一参考地相关的电势值之间的差。
借助于所述基于图的接线图仿真模型来确定所述图的关联组件。该确定可以优选地借助于联合查找算法进行。关联组件表示图节点集合,其中这些图节点中的任何两个图节点都经由路径(即至少一个图边或一系列图边)连接。可以为关联组件的图节点分别确定电势值。关联组件优选地描述接线图中的电势电平。
例如,借助于读取的基于图的接线图仿真模型可以将分别确定的关联组件的图节点的电势值确定为输出电势值。可以从这些确定的关联组件和分别确定的输出电势值出发来借助于基于图的接线图仿真模型对所述电路的开关操作过程或开关状态进行仿真。
在接下来的步骤S2中,借助于所述基于图的接线图仿真模型对所述电路中的故障(例如预给定位置处的电缆断裂)进行仿真。换句话说,对所述电路中的故障建模,并在考虑该故障的情况下对所述电路的开关状态进行仿真。
为此,通过在所述基于图的接线图仿真模型中删除现有图边和/或存储或添加新的图边来对所述故障建模。例如,可以通过删除图边来电缆断裂建模。例如可以通过添加附加的图边来对短路建模。从而修改了所述基于图的接线图仿真模型以用于故障仿真。然后,基于该经过修改的基于图的接线图仿真模型来执行其他步骤。
然后,基于经过修改的基于图的接线图仿真模型,借助于联合查找算法计算关联组件。所导致的关联组件特别是通过修改所述接线图仿真模型得出。对于这些新计算的关联组件,确定这些关联组件的图节点的电势值和/或相位值。基于所确定的图节点的电势值和/或相位值,评估所述电路的开关状态或开关逻辑,其中添加或删除至少一个其他图边。
例如,为了通过开关逻辑来断开开关触点,例如由于电路逻辑而吸引的继电器的常闭触点或由于所述电路逻辑而释放的继电器的常开触点,可以在所述基于图的接线图仿真模型中删除图边,以及为了通过开关逻辑来闭合开关触点,例如吸引的继电器的常开触点或释放的继电器的常闭触点,可以在所述基于图的接线图仿真模型中添加图边。可以通过逻辑模块将所述开关逻辑集成到仿真中,所述逻辑模块根据所述图中其他位置处的电势电平来添加和删除图边,以例如对接触器的行为进行仿真。由于这里是简单的逻辑模块,因此仿真速度不会由此受到影响。
例如,关联组件的图节点的电势值可以全部具有相同的电势值。换句话说,只要关联组件的至少一个图节点具有电势值作为属性,并且所述关联组件的所有其他图节点不具有与该图节点相同的电势值或具有相同的电势值,并且具有与该图节点相同的相位值(如果存在相位值的话)作为属性,则该图节点的电势值的属性以及该图节点的相位值(如果存在相位值的话)的属性定义了相应关联组件(即相应关联组件的所有节点)的对应电势值以及必要时的相位值。只要关联组件的任何图节点都不具有电势值作为属性,该关联组件的所有图节点的电势值和相位值的属性就保持未定义。只要电势值和相位值(如果给定相位值的话)是由关联组件的两个不同图节点定义的并且这些电势值或相位值(如果给定相位值的话)不同,该关联组件中就存在电短路。这两个图节点之间的短路与这些图节点的电势值以及相位值(如果存在相位值的话)一起输出。
可以输出所述关联组件的所有图节点的电势值和相位值的相应属性值或特性“未定义”。
对所述开关逻辑的仿真是迭代进行的,即在修改了所述基于图的接线图仿真模型后确定所述关联组件,然后确定图节点的电势值,并根据所述电势值通过添加或删除图边来映射开关操作过程,直到所述电势值和必要时的相位值以及由此条件图边的取决于所述开关逻辑的状态不再改变为止。
换句话说,在对所述开关操作过程进行仿真时,迭代地确定图节点的电势值和相位值并执行所述开关逻辑,直到达到稳定的电势电平为止。将输出所导致的图,即所导致的基于图的接线图仿真模型。
为了能够映射所述技术系统的真实行为,所述仿真优选与所述技术系统的真实控制器(硬件在环)、与所述控制器的模型(模型在环)或与控制软件的副本耦合,不过所述控制软件的副本未在所述控制器的真实硬件上执行(软件在环)。由此,所述基于图的接线图仿真模型获得所述控制器的输出信号并将所述控制器的仿真的输入信号返回给所述控制器。
在接下来的步骤S3中,针对所导致的基于图的接线图仿真模型的预给定图节点输出迭代确定的电势值或相位值作为仿真的输出信号。
在接下来的步骤S4中,将这些仿真的输出信号与真实电路的提供的参考输出信号进行比较。所述参考输出信号优选在有缺陷的电路上予以测量。换句话说,可以借助于真实的控制器来测量所述技术系统的电路的有缺陷的实际状态。所述电路的所测量的输出信号可以被提供为参考输出信号。
如果所述参考输出信号至少部分地、即例如在预给定的公差范围内与仿真的输出信号一致,则在步骤S5中输出故障原因。所述故障原因从相应的仿真的故障中推导得出。例如,可以向技术人员输出所述故障的位置和原因“电缆断裂”或“短路”。
如果所述参考输出信号与仿真的输出信号不一致或一致性位于预给定的公差范围之外,则可以对至少一个其他故障进行仿真,参见步骤S6。因此可以迭代地执行故障原因查找,其中可以对应地修改所述基于图的接线图仿真模型,以仿真其他故障。在此,先前仿真的结果例如可以提供用于推导出下一个要测试的错误的指示。
因此,迭代地执行故障原因查找,直到所述仿真的输出信号与所述参考信号一致为止。在此,基于图的方案使得可以快速迭代各种故障原因。
图2以示意图示出了电路的基于图的接线图仿真模型SM的可视化。所述电路特别是可以被映射为无向图。
在基于图的接线图仿真模型SM中,优选分层地对开关逻辑、开关触点和/或电路组件建模。这里示例性地示出基于图的接线图仿真模型SM的结构。为了在计算机辅助的仿真中映射接线图的开关逻辑,可以添加和/或删除图边10。例如,可以通过添加或删除至少一个图边10来对开关的逻辑建模。
电路组件的电连接点被建模为图节点20,而诸如电缆或导体线路的电连接被建模为图边10。图节点20可以是类型—源20'(英语:source)、分支(英语:branch)或接口(英语:port)。可以向图节点20分配电势值和相位值作为属性。源20'可以特别是设定电势值和/或相位值。
利用图边10对图节点20之间的物理连接或电连接建模。因此,通过图边10连接的图节点20具有相同的相位和电势值。特别地,可以根据电路组件将图边10建模为条件图边12。可以添加或删除图边10。示出了图边10',可以例如删除图边10'以对故障进行仿真。
图节点20和图边10、12可以被分组以映射诸如接触器线圈或开关触点的电路组件30。电路组件30特别是可以包括关联组件50a,...,50f中的多于一个关联组件。关联组件50a,...,50f分别是具有电势和相位值的相连接的图节点20集合。特别是可以通过根据Robert Endre Tarjan的联合查找算法来确定关联组件50a,...,50f。
因此,电路组件30在所述接线图仿真模型中形成较高的等级。电路组件30可以经由逻辑连接11彼此连接。这样的逻辑连接11特别是不通过图边映射。
图3示出了用于确定电路中故障的故障原因的设备100的示意图。该设备包括至少一个处理器101,并且被设置为执行用于确定电路中故障的故障原因的方法的步骤,如基于图1示例性描述的。设备100还可以包括仿真模块102,该仿真模块102被设置为借助于读取的基于图的接线图仿真模型来仿真所述电路中的故障。另外,设备100可以包括分析模块103,该分析模块103被设置为将仿真的输出信号与所述电路的提供的参考输出信号进行比较以确定故障原因。取决于该比较结果,例如可以经由输出模块104输出由此确定的故障原因。设备100可以经由连接C与真实的控制器耦合,从而例如可以执行硬件在环仿真。
所描述和/或绘制的所有特征可以在本发明的范围内有利地彼此组合。本发明不限于所描述的实施例。
Claims (10)
1.一种用于确定电路中故障的故障原因的计算机实现的方法,所述方法包括以下方法步骤:
a)读取(S1)所述电路的基于图的接线图仿真模型(SM),其中在所述基于图的接线图仿真模型中将电路组件的电连接点建模为图节点(20),并且将电连接建模为图边(10),
b)借助于所述基于图的接线图仿真模型来仿真(S2)所述电路中的故障,其中
-在所述基于图的接线图仿真模型中添加或删除图边,
-基于经过修改的基于图的接线图仿真模型来确定所导致的关联组件,并且确定所导致的关联组件的图节点的相应电势值和/或相位值,
-以及其中基于所确定的图节点的电势值和/或相位值,通过进一步添加和/或删除至少一个其他图边来映射所述电路的开关状态,
c)作为仿真的输出信号输出(S3)预给定图节点的所导致的电势值和/或相位值,
d)将所述仿真的输出信号与所述电路的提供的参考输出信号进行比较(S4),以及
e)如果所述仿真的输出信号与所述参考输出信号一致,则输出(S5)与所述故障相对应的故障原因。
2.根据权利要求1所述的计算机实现的方法,其中,如果所述仿真的输出信号偏离所述参考输出信号,则迭代地仿真其他故障,直到所述仿真的输出信号与所述参考输出信号一致为止。
3.根据前述权利要求中任一项所述的计算机实现的方法,其中,向图边(10)和/或图节点(20)分配至少一个属性。
4.根据前述权利要求中任一项所述的计算机实现的方法,其中,借助于联合查找算法来确定关联组件(50a,...,50f)。
5.根据前述权利要求中任一项所述的计算机实现的方法,其中,关联组件的其他图节点的电势值和相位值的属性是基于对应关联组件的一个图节点的属性来确定的。
6.根据前述权利要求中任一项所述的计算机实现的方法,其中,基于在所述电路的预给定的正常状态下测量的所述电路的输入信号来设置读取的基于图的接线图仿真模型的相应输出电势值。
7.根据前述权利要求中任一项所述的计算机实施的方法,其中,在所述基于图的接线图仿真模型中对所述电路的开关逻辑、开关触点和/或电路组件进行分层建模。
8.一种用于确定电路中故障的故障原因的设备(100),包括至少一个处理器(101),其中所述设备被设置为执行根据权利要求1至7中任一项所述的方法的步骤。
9.根据权利要求8所述的设备(100),所述设备与真实或仿真的控制器耦合,其中所述仿真的输出信号被传送到所述真实或仿真的控制器。
10.一种包括程序代码部分的计算机程序产品,所述程序代码部分在通过处理器执行程序时促使所述处理器执行根据权利要求1至7中任一项所述的方法的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP19212213.3 | 2019-11-28 | ||
EP19212213.3A EP3828655B1 (de) | 2019-11-28 | 2019-11-28 | Verfahren und vorrichtung zur fehlerursachenbestimmung eines fehlers in einer elektrischen schaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112861460A true CN112861460A (zh) | 2021-05-28 |
Family
ID=68731898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011354453.6A Pending CN112861460A (zh) | 2019-11-28 | 2020-11-27 | 确定电路中故障的故障原因的方法和设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210165035A1 (zh) |
EP (1) | EP3828655B1 (zh) |
CN (1) | CN112861460A (zh) |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748617A (en) * | 1996-05-01 | 1998-05-05 | Mci Corporation | Method and apparatus for emulating a digital cross-connect switch network |
US20040078182A1 (en) * | 2002-10-21 | 2004-04-22 | Mark Nixon | Simulation system for multi-node process control systems |
US6961690B1 (en) * | 1998-05-19 | 2005-11-01 | Altera Corporation | Behaviorial digital simulation using hybrid control and data flow representations |
US7086027B1 (en) * | 2000-07-03 | 2006-08-01 | Freescale Semiconductor, Inc. | Method and apparatus for constraint graph based layout compaction for integrated circuits |
US20100100860A1 (en) * | 2008-10-21 | 2010-04-22 | Chang Chioumin M | Method and apparatus for debugging an electronic system design (esd) prototype |
CN101968525A (zh) * | 2010-10-09 | 2011-02-09 | 杭州市电力局 | 一种仿真计算与实时监测相结合的配电网故障定位方法 |
CN102982702A (zh) * | 2012-11-30 | 2013-03-20 | 江苏省电力公司洪泽县供电公司 | 可视化调控仿真培训及事故演练交互模块 |
CN103698734A (zh) * | 2013-10-25 | 2014-04-02 | 广西电网公司电力科学研究院 | 智能电表基于仿真的虚拟故障测试方法 |
CN104134975A (zh) * | 2014-06-16 | 2014-11-05 | 贵州电网公司培训与评价中心 | 基于定值启动的继电仿真保护实现方法及装置 |
CN105096694A (zh) * | 2015-09-17 | 2015-11-25 | 中国人民解放军海军工程大学 | 一种电气设备虚拟维修训练系统仿真方法 |
EP3173991A1 (en) * | 2015-11-30 | 2017-05-31 | Siemens Aktiengesellschaft | Method and apparatus for automatic recognizing similarities between perturbations in a network |
CN109033603A (zh) * | 2018-07-18 | 2018-12-18 | 电子科技大学 | 基于源流路径链的智能变电站二次系统仿真方法 |
CN109542711A (zh) * | 2017-09-22 | 2019-03-29 | 亚德诺半导体无限责任公司 | 自动模拟故障注入 |
CN110276147A (zh) * | 2019-06-24 | 2019-09-24 | 广东工业大学 | 一种基于数字孪生模型的制造系统故障溯源方法、系统 |
WO2019197279A1 (de) * | 2018-04-12 | 2019-10-17 | Siemens Aktiengesellschaft | Verfahren zur computergestützten fehlerdiagnose für ein technisches system |
CN110428684A (zh) * | 2019-07-19 | 2019-11-08 | 暨南大学 | 虚拟现实的物理实验仿真智能引擎系统及工作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2746955C (en) * | 2008-12-15 | 2017-08-22 | Accenture Global Services Limited | Power grid outage and fault condition management |
US11468218B2 (en) * | 2012-08-28 | 2022-10-11 | Synopsys, Inc. | Information theoretic subgraph caching |
US11734480B2 (en) * | 2018-12-18 | 2023-08-22 | Microsoft Technology Licensing, Llc | Performance modeling and analysis of microprocessors using dependency graphs |
-
2019
- 2019-11-28 EP EP19212213.3A patent/EP3828655B1/de active Active
-
2020
- 2020-11-19 US US16/952,336 patent/US20210165035A1/en not_active Abandoned
- 2020-11-27 CN CN202011354453.6A patent/CN112861460A/zh active Pending
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748617A (en) * | 1996-05-01 | 1998-05-05 | Mci Corporation | Method and apparatus for emulating a digital cross-connect switch network |
US6961690B1 (en) * | 1998-05-19 | 2005-11-01 | Altera Corporation | Behaviorial digital simulation using hybrid control and data flow representations |
US7086027B1 (en) * | 2000-07-03 | 2006-08-01 | Freescale Semiconductor, Inc. | Method and apparatus for constraint graph based layout compaction for integrated circuits |
US20040078182A1 (en) * | 2002-10-21 | 2004-04-22 | Mark Nixon | Simulation system for multi-node process control systems |
US20100100860A1 (en) * | 2008-10-21 | 2010-04-22 | Chang Chioumin M | Method and apparatus for debugging an electronic system design (esd) prototype |
CN101968525A (zh) * | 2010-10-09 | 2011-02-09 | 杭州市电力局 | 一种仿真计算与实时监测相结合的配电网故障定位方法 |
CN102982702A (zh) * | 2012-11-30 | 2013-03-20 | 江苏省电力公司洪泽县供电公司 | 可视化调控仿真培训及事故演练交互模块 |
CN103698734A (zh) * | 2013-10-25 | 2014-04-02 | 广西电网公司电力科学研究院 | 智能电表基于仿真的虚拟故障测试方法 |
CN104134975A (zh) * | 2014-06-16 | 2014-11-05 | 贵州电网公司培训与评价中心 | 基于定值启动的继电仿真保护实现方法及装置 |
CN105096694A (zh) * | 2015-09-17 | 2015-11-25 | 中国人民解放军海军工程大学 | 一种电气设备虚拟维修训练系统仿真方法 |
EP3173991A1 (en) * | 2015-11-30 | 2017-05-31 | Siemens Aktiengesellschaft | Method and apparatus for automatic recognizing similarities between perturbations in a network |
CN109542711A (zh) * | 2017-09-22 | 2019-03-29 | 亚德诺半导体无限责任公司 | 自动模拟故障注入 |
WO2019197279A1 (de) * | 2018-04-12 | 2019-10-17 | Siemens Aktiengesellschaft | Verfahren zur computergestützten fehlerdiagnose für ein technisches system |
CN109033603A (zh) * | 2018-07-18 | 2018-12-18 | 电子科技大学 | 基于源流路径链的智能变电站二次系统仿真方法 |
CN110276147A (zh) * | 2019-06-24 | 2019-09-24 | 广东工业大学 | 一种基于数字孪生模型的制造系统故障溯源方法、系统 |
CN110428684A (zh) * | 2019-07-19 | 2019-11-08 | 暨南大学 | 虚拟现实的物理实验仿真智能引擎系统及工作方法 |
Non-Patent Citations (3)
Title |
---|
LI LIU; JISHUN KUANG; HUAWEI LI: "Small Delay Fault Simulation for Sequential Circuits", 2009 15TH IEEE PACIFIC RIM INTERNATIONAL SYMPOSIUM ON DEPENDABLE COMPUTING, pages 63 - 68 * |
李丹;陈许卫;邱志勤;: "基于图元对象的可视化短路计算软件开发", 三峡大学学报(自然科学版), no. 02, pages 32 - 34 * |
赵广燕;孙宇锋;康锐;吴跃;: "电路故障仿真中的故障建模、注入及判定方法研究", 微电子学与计算机, no. 01, pages 145 - 148 * |
Also Published As
Publication number | Publication date |
---|---|
US20210165035A1 (en) | 2021-06-03 |
EP3828655B1 (de) | 2022-05-18 |
EP3828655A1 (de) | 2021-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6606220B2 (ja) | 系および部品における信頼性情報の影響の識別および分析のためのモデルに基づく設計の拡張 | |
US7200543B2 (en) | Method for fault analysis using simulation | |
JP4557337B2 (ja) | Xリストに基づく多重エラー及び故障を診断する方法並びにシステム | |
Struss | Towards a Theory of Modeling for Diagnosis | |
CN101821642B (zh) | 仿真传统测试系统的行为 | |
US20070165344A1 (en) | Esd test arrangement and method | |
US10254336B2 (en) | Iterative N-detect based logic diagnostic technique | |
CN109032872B (zh) | 基于贝叶斯网络的设备故障诊断方法及系统 | |
US8299798B2 (en) | Relay test system and method | |
US10169510B2 (en) | Dynamic fault model generation for diagnostics simulation and pattern generation | |
US6134513A (en) | Method and apparatus for simulating large, hierarchical microelectronic resistor circuits | |
US5719881A (en) | Test pattern generating apparatus and method | |
US7003743B2 (en) | Method and system of data processor design by sensitizing logical difference | |
CN115803642A (zh) | 自动协助电路验证 | |
JP2715956B2 (ja) | Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法 | |
CN112861460A (zh) | 确定电路中故障的故障原因的方法和设备 | |
JP4057207B2 (ja) | ショート故障解析方法 | |
WO2019142858A1 (ja) | 検証処理装置、ロジック生成装置及び検証処理方法 | |
JP4417084B2 (ja) | アナログ回路の故障検出シミュレーションシステム | |
JP5036598B2 (ja) | シミュレータ、及び当該シミュレータを用いた素子耐圧検証方法 | |
JP4921751B2 (ja) | 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム | |
JPH09319777A (ja) | 電気回路の故障解析方法 | |
US20240083593A1 (en) | Method for analyzing an aircraft electrical structure by searching for equipotentials in embedded graphs | |
CN115510792A (zh) | 瞬态电路仿真中不收敛误差的检测方法及系统 | |
Price et al. | Adaptable modelling of electrical systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |