CN101821642B - 仿真传统测试系统的行为 - Google Patents

仿真传统测试系统的行为 Download PDF

Info

Publication number
CN101821642B
CN101821642B CN200880110371.8A CN200880110371A CN101821642B CN 101821642 B CN101821642 B CN 101821642B CN 200880110371 A CN200880110371 A CN 200880110371A CN 101821642 B CN101821642 B CN 101821642B
Authority
CN
China
Prior art keywords
communication port
bias
invalid
current
ate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880110371.8A
Other languages
English (en)
Other versions
CN101821642A (zh
Inventor
图沙尔·K·格赫尔
劳埃德·K·弗里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of CN101821642A publication Critical patent/CN101821642A/zh
Application granted granted Critical
Publication of CN101821642B publication Critical patent/CN101821642B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

在对器件进行测试中所使用的装置包括具有与其相关的可编程参数集的通信通道(56)。可编程参数在通信通道上产生偏置条件。偏置控制电路(75)用来影响由可编程参数产生的偏置条件以便仿真期望的偏置条件。

Description

仿真传统测试系统的行为
技术领域
本专利申请整体上涉及仿真传统测试系统的行为。
背景技术
自动测试设备(ATE)在半导体器件和电路板组件的制造中起作用。制造商通常使用自动测试设备,或“测试器”,在制造过程期间,验证器件的操作。这些器件称为“被测器件”(DUT)或“被测单元”(UUT)。故障的早期检测消除了否则将会由于加工有缺陷器件导致的成本,由此降低整个制造成本。制造商还使用ATE来分级各种规格。器件能根据性能方面的不同等级,诸如速度,被测试和装箱。器件能根据它们的实际性能级,被标记和出售。
对此已经开发出了测试程序,在此称为“传统”或预先存在的ATE。已经开发出了一些测试程序来解决在ATE的无效通信通道上出现的信号。无效通信通道可以包括已经关闭驱动器、检测器、有源负载和/或PMU或使它们无效的通信通道。尽管无效,但一些通信通道仍然能在ATE检测器上记录信号电平。这可能是由于例如来自ATE的驱动器的泄漏电流或一些其他非计划中的信号。不同类型的传统ATE通常对无效通道显示出一致的信号电平。因此,已经开发出了测试程序来预期这些信号并且在测试期间考虑这些预期的信号。对这种测试程序,不能记录来自无效通信通道的预期信号会导致DUT不能测试的表示,实际上,故障表示仅是无效通信通道上的非预期信号的结果。
近年来,已经用更新、更高性能的ATE代替许多类型的传统ATE。尽管这些更新的测试器具有许多新的特性,但是在这些更新测试器上运行的许多测试程序已经被编写并且依赖传统ATE的性能特性。例如,当禁用驱动器和有源负载时(例如,因此,通信通道被无效),测试程序可以依赖于通信通道的预期偏置条件。然而,更新ATE可能不必要具有与传统ATE相同的性能特性。这可能影响在更新或后继ATE使用现有的测试程序。
发明内容
本发明申请描述用于仿真传统测试系统的行为的方法和包括电路的装置。
在此所述的是在对器件进行测试中所使用的系统和装置,该装置包括具有与之相关的可编程参数集的通信通道。可编程参数产生通信通道的偏置条件。偏置控制电路用来影响由可编程参数产生的偏置条件以便仿真期望偏置条件。还描述了其他方面、特性和实现。
在附图和下面的说明书中阐述了一个或多个例子的细节。更多的特性、方面和优点将从说明书、附图和权利要求变得显而易见。
附图说明
图1是可以用来产生在仿真期望偏置条件的通信通道上的偏置条件的ATE部件的框图。
图2是用于对器件进行测试的ATE的框图。
图3是用在ATE中的测试器的框图。
图4是可以用来仿真传统ATE在ATE和DUT间的无效通信通道上的行为的电路图。
图5示出了用来为可编程参数集确定无效通信通道的偏置电压的图的例子。
不同附图中相同的附图标记表示相同的元件。
具体实施方式
图1示出了可以是ATE1的一部分的部件的框图。ATE1可以是传统ATE的后继,诸如现有ATE的更新模型或ATE的全新模型。这些部件可以用在ATE1中来仿真传统ATE的偏置条件,或任何其他期望偏置条件。偏置条件可以包括偏置电流,其可以是或包括泄漏电流。偏置条件可以包括偏置电压,其可以是或包括偏移(例如非零)电压。测试程序2可设计成与传统ATE(未示出)一起使用。在ATE1中,测试程序2可用来对在通信通道3上从DUT(未示出)接收的信号执行测试。通过软件、固件和/或硬件的组合实现的控制模块4控制ATE1上测试参数的编程。这些测试参数可以包括但不限于用于检测器5的测试阈值(例如高或VOH电平,以及低或VOL电平)、用来控制(多个)有源负载的电压和/或电流输出的参数,和/或实现用于其他电路元件7的其他功能的参数。
测试参数值影响通信通道上的偏置条件。即,用于测试参数的不同值能产生不同的偏置条件。在一个例子中,将由用于传统ATE通信通道上的这些参数的特定值产生的偏置条件与为后继(例如更现代)ATE上的相同参数值产生的偏置条件进行比较。偏置控制器6(如下所述)影响通信通道上的(多个)偏置条件,以便用于后继ATE的(多个)偏置条件与传统ATE匹配。
在ATE1的操作期间,可以将测试信号在通信通道3上从ATE1输出到DUT。DUT通过在通信通道3上提供响应信号来响应。例如可以由DUT响应由ATE提供的测试信号来产生响应信号。另外,信号可以从DUT提供给通信通道3,而与测试信号无关。另外,DUT可以从该通道一起断开,而为了系统测试通过,测试程序可能预期始终维持偏置条件。在任一情况下,诸如检测器5的检测器可以接收信号。可能每一通道有一个检测器(在图1中仅示出了一个通道)。
检测器5可以包括一个或多个比较器和/或其他类型的硬件来实现测量功能。检测器5的至少一部分也可以用软件实现。检测器5电连接到通信通道3,并配置成从通信通道接收信号,将那些信号与一个或多个阈值进行比较,以及将比较结果提供给测试程序2。在此评价比较结果以便确定例如DUT是否通过特定测试。应注意,当在此使用时,电连接不要求直接物理连接。电连接可以包括两个部件间的中间部件。同样地,电连接可以包括无连线电连接,诸如由变压器产生的。
其他电路7,可以包括有源和/或无源负载,也可以电连接到通信通道3。该其他电路可以用来例如将一个或多个加载条件提供给通信通道3。加载条件可以包括但不限于至通信通道3的期望电压和/或电流。
ATE1还包括偏置控制器6。偏置控制器6可以用来在通信通道3上仿真期望偏置条件,诸如传统ATE的通信通道的偏置条件。偏置控制器6可以包括可编程、双向(灌或拉)偏置电源流8,尽管也可以使用其他类型的--编程和非编程的--信号源来代替电流源8。由电流源8输出的电流连同已经在通信通道3上的电流和阻抗影响该通信通道上的现有偏置条件,以便在该通信通道上产生新的偏置条件(例如电压)。例如,输出电流可以改变通信通道上的电压,以便其等效于在相同通信通道上传统ATE预期的偏置电压。
偏置控制器6可以包括电压源/阻抗电路9,其可以包括与阻抗电路9b结合的电压源9a。电压源9a可以是或不是可编程的。阻抗电路9b可以是电阻、电阻网络、可变电阻、电容元件、电感元件、晶体管和/或这些或其他元件的一个或多个的组合。在操作中,该电路传递去往/来自通信通道3的电流,由此在阻抗电路9b上产生电压。当与来自源9a的电压和通信通道3的(多个)偏置条件结合时,该电压产生仿真传统ATE将在通信通道3上产生的偏置条件的偏置条件(例如电压)。
偏置控制器6可以包括可编程偏置电流源8和电压源/阻抗电路9的组合。包括这两个元件的电路的例子在下文通过参考图4进行描述。应注意到,偏置控制器6应当具有足够的可编程范围来补偿被仿真的传统ATE和后继ATE间的偏置差。
如上所述,为传统ATE设计的测试程序可能预期无效通信通道(例如禁用的或三态的通信通道)上的某一电压。一些测试程序可预期该通信通道上的某一电流或其他信号电平,然而,下文描述预期某一电压的例子。经检测器5检测该电压并传递到执行测试程序2的处理设备(例如计算机)。
在操作中,可以控制(例如编程)偏置控制器6来向无效通信通道3提供信号(例如电流),以使在无效通信通道3上产生偏置条件(例如电流和/或电压信号)与将在传统ATE的无效通信通道上出现的偏置条件相同或基本上相同。测试程序2预期偏置条件,例如来自为其设计测试程序2的传统ATE的电流和/或电压信号。作为偏置控制器6在无效通信通道3上仿真传统ATE的性能的结果,测试程序2将接收预期在无效通信通道3上接收的信号,因此,测试程序2能在非传统的,例如后续或现代的,ATE1上使用。
现在参考图2,该图示出了在其上实现上述偏置条件仿真过程的系统的例子。图2示出了用于测试诸如半导体器件的被测器件(DUT)18的ATE系统10,其包括测试器12。为控制测试器12,系统10包括计算机系统14,其通过硬布线连接16与测试器12对接。通常,计算机系统14将命令发送到测试器12以便启动用于测试DUT18的例程和功能的执行。这种执行测试例程可以启动到DUT18的测试信号的生成和传送,以及从DUT收集响应。系统10可测试各种DUT。例如,DUT可以是半导体器件,诸如集成电路(IC)芯片(例如存储器芯片、微处理器、模数转换器、数模转换器等等)。
为提供测试信号和收集来自DUT的响应,测试器12连接到为DUT18的内部电路提供接口的一个或多个插脚。为测试一些DUT,例如,可以将多至64或128个插脚(或更多)与测试器12对接。为示例目的,在该例子中,半导体器件测试器12经硬布线连接,连接到DUT18的一个插脚。导线20(例如电缆)连接到管脚22并用来将测试信号(例如PMU测试信号,PE测试信号等等)输送到DUT18的内部电路。导线20还感测管脚22上的由半导体器件测试器12提供的响应于测试信号的信号。例如,响应于测试信号,可感测在管脚22上的电压信号或电流信号,并在导线20上发送到测试器12以用于分析。这种单端口测试也可以在DUT18中包括的其他管脚上执行。例如,测试器22可以将测试信号提供给其他管脚,并且收集在导线(其输送所提供的信号)上返回的相关信号。通过收集返回信号,可以连同其他单端口测试量,特性化管脚的输入阻抗。在其他测试情况下,数字信号可以在导线20上发送到管脚22,以将数字值存储在DUT18上。一旦存储,可访问DUT18以检索所存储的数字值并在导线20上发送到测试器12。然后,可识别检索到的数字值以确定适当值是否存储在DUT18上。
连同执行一个端口测试,双端口测试可以由半导体器件测试器12执行。例如,可以在导线20上将测试信号注入管脚22中,并且可以从DUT18的一个或多个其他管脚收集响应信号。将该响应信号被提供给半导体器件测试器2以便确定量,诸如增益响应、相位响应和其他吞吐量测量的量。
参考图3,为发送和收集来自DUT(或多个DUT)的多个插脚的测试信号,半导体器件测试器12包括能与多个管脚通信的接口卡24。例如,接口卡24可以将测试信号传送到例如32,64,或128个管脚,以及收集相应的响应。至管脚的每一通信链路包括通道,通过将测试信号提供给多个通道,由于同时执行多个测试,减少了测试时间。连同接口卡上具有许多通道,通过将多个接口卡包括在测试器12中,整个通道数增加,由此进一步减少测试时间。在该例子中,示出了两个附加的接口卡26和28以示范多个接口卡可组装于测试器12。
每一接口卡包括用于执行特定测试功能的专用的集成电路(IC)芯片(例如专用集成电路(ASIC))。例如,接口卡24包括管脚电子(PE)台34,包括用于执行PE测试的电路。PE台34还可以包括用于执行参数测量单元(PMU)测试的电路。另外,接口卡26和28分别包括包含PE电路的PE台36和38。典型地,PMU测试包含将(可编程)DC电压或电流信号提供给DUT,以便确定诸如输入和输出阻抗、电流泄漏和其他类型的DC性能特性的量。PE测试包含将DC或AC测试信号或波形发送到DUT(例如DUT18)以及收集响应来进一步特性化DUT的性能。例如,PE台34可以(向DUT)传送表示二进制值的矢量的AC测试信号,以存储在DUT上。一旦存储了这些二进制值,可以由测试器12访问DUT来确定是否已经存储正确的二进制值。
为将来自接口卡24的DC和AC测试信号传递给DUT18(图2),导电迹线40将PE台34连接到接口板连接器42,接口板连接器42允许在和不在接口卡24上传递信号。接口板连接器42还连接到导线44,导线44连接到接口连接器46,接口连接器46允许向和从测试器12传递信号。在该例子中,导线20连接到接口连接器46,用于测试器12和DUT18的管脚22间的双向信号通路。在一些配置中,可以使用接口设备来连接测试器12到DUT的一个或多个导线。例如,DUT可以连接到接口测试适配器(ITA),其与测试器相连的接口连接适配器(ICA)对接。可以将DUT(例如DUT18)装配在设备接口板(DIB)上,以提供至每一DUT管脚的通路。在这种配置中,导线20可以连接到DIB,以将测试信号置于DUT的适当(多个)管脚上(例如管脚22)。
在该例子中,仅导电迹线40和导线44分别连接PE台34和接口板24,以输送和收集信号。然而,PE台34(连同PE台36和38)典型地具有分别与多个导电迹线和相应的导线连接的多个管脚(例如,8个、16个等等),以(经DIB)提供和收集来自DUT的信号。另外,在一些配置中,测试器12可以连接到两个或多个DIB,以将由接口卡24、26和28提供的通道对接到一个或多个被测器件。
为启动和控制由接口卡24、26和28执行的测试,测试器12包括提供用于产生测试信号和分析DUT响应的测试参数(例如测试信号电压级、测试信号电流级、数字值等等)的PE控制电路50。PE控制电路可以使用一个或多个处理设备来实现。处理设备的例子包括但不限于微处理器、微控制器、可编程逻辑(例如现场可编程门阵列)和/或其组合。
测试器12还包括计算机接口52,其允许计算机系统14控制由测试器12执行的操作,以及还允许在测试器12和计算机系统14间传递数据(例如测试参数、DUT响应等等)。
计算机14或用在ATE10上或与ATE10有关的另一处理设备可配置成通过ATE执行测试程序以测试有效通信通道上的DUT。测试程序可配置成预期一个或多个无效通信通道上的某一电压。因此,ATE10包括硬件(例如电路)和/或软件以生成(多个)无效通信通道上的预期偏置条件。可以使用任何类型的电路来执行该功能,包括但不限于一个或多个PMU。
在图4中示出了可以用来仿真传统ATE的偏置条件的电路的例子,其可以包含在ATE系统10中。例如,该电路可以是上述管脚电子设备或接口卡的一部分。
参考图4,ATE10包括在通信通道56上将测试信号输出到诸如DUT18的DUT的驱动器55,以及在通信通道56上从该DUT接收信号的检测器(或接收器)57。检测器57可以包括一个或多个比较器和/或其他类型的检测电路。接收信号可以是由DUT响应于由驱动器56提供的测试信号而产生的输出结果,或它们可以是由DUT提供的与由驱动器55提供的信号无关的信号。负载59可以是向通信通道56施用加载条件的有源负载。在该例子中,负载59是可控的(例如可编程)以向通信通道提供多个负载条件中的一个。可以通过编程IOH和IOL电流值来控制有源负载电流。整流电压(VCOM)是可编程的并且为电流源IOL和IOH提供电压以将通道56拉到特定电压。可以使用的其他负载可以是不可编程的。
缓冲器60可用来将负载电阻从电压源63(VCOM)提供给通信通道56。在一种实现中,缓冲器60的输入可以与VCOM无关。使能信号58(Rpull_Enable)通过缓冲器60控制电压,例如VCOM,的通路。使能信号可以由PE控制电路50输出,并由诸如计算机14的处理设备设定。电路元件61可以电连接在负载59和通信通道56间。在该例子中,电路元件61是电阻元件(例如电阻Rpull);然而,代替电阻,或除电阻外,可以使用其他类型的电路元件。上面已经参考图1描述了可以使用的电路元件的例子。具有一个或多个输入的Rpull和缓冲器60的多个实例也可以电连接到通道56来实现在此所述的功能。
信号源62(在图4中标记为BLAS_CTRL电流)电连接到通信通道56。如上参考图1所述的情形,信号源62是可编程、双向(灌或拉)偏置电流源,尽管代替信号源62,可以使用其他类型的--可编程和不可编程的--源电流。在该例子中,信号源62可以到或往通信通道灌或拉至200微安(μA)。如下所述,诸如计算机14的与ATE10有关的处理设备可以用来编程信号源62以生成获得通信通道56上的某一电流和电压所需的电流量。处理设备可以引用存储诸如高和低阈值电压和有源负载电压的参数的存储器,以确定用于信号源62的编程。
上述电路元件60、61、62是偏置控制电路75的一部分(在图4中标记为BIAS_CTRL电路),如所述,其可以配置成基本上执行与图1的偏置控制器6的相同的功能。
如上所述,为传统ATE设计的测试程序可以预期无效通信通道(例如使其来源(sourcing)元件三态或禁用的通信通道)上的某一电压。一些测试程序可预期通信通道上的一些电流或其他信号电平,然而,下文描述预期电压的例子。该电压经检测器57检测并传递给执行测试程序的处理设备(例如计算机14)。在该例子中,检测器57可以包括高检测阈值VOH和低检测阈值VOL,可编程两者以检测通信通道上的高和低信号电平。尽管可以使用其他阈值电压,可以预期的电压可以在VOH和VOL间。
为使测试程序能够与不具有与传统的ATE相同性能特性的ATE一起使用,可以控制(例如编程)信号源62以向无效通信通道56提供信号(例如电流),并且可以通过使能缓冲器60来激活Rpull61以便使得用于无效通信通道上的信号的电流、电压和/或阻抗基本上与将在传统的ATE的无效通信通道上出现的相同。通过以这种方式模拟传统ATE的偏置条件,为传统的ATE设计的测试程序能够用在不具有相同性能特性的ATE上。
如图4所示,当驱动器55和负载59无效(例如,关闭或禁用)时,检测器57仍然配置成检测通信通道56上的信号。此外,DUT也可以测量通信通道上的信号。如果DUT弱源或无源地驱动通信通道,那么当通信通道56无效时,驱动器55和有源负载59的无效状态行为,连同检测器57(以及电连接到通信通道上的任何其他检测器)的输入特性将限定通信通道56上的偏置条件,例如电压。
例如,当禁用驱动器55时,泄漏电流仍然通过驱动器55传递到通信通道56。泄漏电流也可以经由检测器和/或包括信号源62的电连接到通信通道的其他电路元件产生。驱动器和检测器的高和低阈值会影响由这些元件产生的泄漏电流量。该泄漏电流,连同通信通道56上的其他电流流过通信通道56上的阻抗并在通信通道56上产生电压。如果使能缓冲器60,通信通道56上的阻抗是元件(例如驱动器、有源负载)的截止态阻抗和Rpull的并联组合。为模拟传统ATE系统的电压,可以编程信号源62以产生流过通道56上的阻抗的偏置电流,当与已经在该通信通道56上的电流结合时,产生通信通道56上的电压,该电压基本上与已经由传统的ATE产生的通信通道56上的电压相同。该电压将由检测器57检测,并由测试程序处理。由于无效通信通道上的电压将是测试程序所预期的,由该测试程序产生的测试结果将不会受后续的非传统ATE不利地影响。
在该例子中,为在通信通道56上产生期望电压,编程信号源62来产生偏置电流。该偏置电流与已经在通信通道上的电流(例如泄漏电流)结合(例如增加)。使能信号58设定为允许电压流向缓冲器60的输出并使电路元件(Rpull)61,在此是电阻,影响线路上的阻抗,同时将通道上的电压拉向VCOM。由通道56上的元件引起的偏置/泄漏电流产生Rpull两端的电压以便在与VCOM有关的通道上形成电压。如果适当地编程信号源62,在通信通道上产生的电压对应于将在传统的ATE的无效通信通道上出现的电压。检测器57检测该电压,并沿路径将其传递到处理设备,以由测试程序使用。
在一个例子中,将整流电压(VCOM)编程到2伏(V),电阻Rpull具有值230KΩ,并且信号源能产生-40微安(μA)至40(μA)间的可编程电流。然而,应注意,这些值仅仅是例子,可以使用任何值。
图5示出了为示例设备/仪器基于参数集来确定偏置条件的图形例子。在图5中,曲线70示出了对示例传统ATE的特定可编程参数集,在电路元件Rpull61两端产生的泄漏电流作用。基于Rpull、VCOM和通道的值,确定曲线70--该例子中的线--的特性。对于曲线70,VCOM确定其X轴截距,以及Rpull确定其斜率。
曲线71示出了对用来产生曲线70的相同可编程参数集,在示例传统ATE的通信通道上检测器57的泄漏电流作用。参考图5,阶梯77对应于通信通道上的静态泄漏电流。阶梯78和79的X轴位置基于阈值电压VOH和VOL的值。当横跨两个阈值VOH或VOL的一个时,从阶梯77过渡到78,以及当横跨另一阈值VOH或VOL时,从阶梯78过渡到79。在图5所示的例子中,阈值电压约在每一阶梯的斜坡中间。阶梯的电流的大小基于检测器57的特性。
两条曲线70和71的交点,即点74,对应于将在示例传统ATE上出现并且新(现代)ATE必须实现以达到兼容性的偏置电压80。如上所述,新的ATE可以经偏置控制电路75,实现该偏置电压80。在一个例子中,直线70示出了流过Rpull61进入通道56中的电流。曲线71示出了对于阈值集进入检测器57的泄漏电流(阶跃电流)。交点74对应于那两个电流抵消(例如,大小相等和方向相反)的点,其被指定为平衡点。在这一点上,通信通道56上的电压浮动到平衡点的电压80。这是可以通过偏置控制电路75的元件,在现代测试器中实现的传统测试器的电压偏置。不同可编程参数,例如VOH,VOL,VCOM将产生与70和71的相应的,但不同的曲线,以及不同的交点。如上所述,可以控制偏置控制电路75以获得不同的电压。
总而言之,流过Rpull的电流由VCOM和通道电压产生。平衡点上的电压80是当电流处于平衡(交叉点74)时,通信通道浮动到的电压。该点是“未知的”,该图有助于解答,以便确定偏置条件需要在“现代”ATE中所实现的(由此,如何编程偏置电流)。
可以使用与图4中所示类似的制图技术来确定现代ATE的可编程参数和平衡点80间的关系。这些可编程参数包括与偏置控制电路75(图4)有关的可编程参数。该图可使用与现代ATE的通信通道上的元件有关的相同可编程参数来生成。该图可以具有与传统的ATE相同的元件有关的曲线以及可以具有与现代ATE上的元件有关的曲线。在任一情况下,可以调整偏置控制电路75来产生现代ATE的通信通道上的平衡点80以便与示例性传统ATE匹配。
应注意,图5仅示出了确定如何编程偏置电流源的一种方法。可以使用编程该偏置电流源的其他方法,包括但不限于,使用作为VOH、VOL和负载电压的函数的数学过程。
可能存在对ATE的每一通信通道执行上述函数的仿真电路。可以编程每一这种电路以便其相应的通道仿真传统ATE的无效通信通道的偏置条件(例如电压和电流)。如果相应的通信通道是有效通道,那么可以相应地编程信号源62。
此处的偏置控制电路不限于与硬件一起使用以及如上所述来使用。在此所述的ATE可以使用包括PMU的任何硬件实现。由于PMU通常能驱动可编程电流,PMU可以提供校正偏置条件所需的能力,而且包含PMU的管脚电子设备不需要额外的偏置控制电路。
在此所述的ATE不限于与在此所述的硬件和软件一起使用。在此所述的ATE可使用任何硬件和/或软件来实现。例如,在此所述的ATE或其一部分能够至少部分地使用数字电子电路、或以计算机硬件、固件、软件或其组合来实现。
在此所述的ATE(例如由处理设备执行的功能)能够至少部分地经计算机程序产品,即在信息载体(例如在一个或多个机器可读介质中或在传播信号中)中有形实现的计算机程序,来实现,用于由数据处理装置(例如可编程处理器、计算机或多个计算机)执行或控制其操作。计算机程序能够以任何形式的编程语言来编写,其中包括编译或解释语言,以及能以任何形式来配置,其中包括作为独立程序或作为模块、部件、子例程或适用于用在计算环境中的其他单元。计算机程序能够配置成在一个计算机或在一个站点或分布式交叉多个站点的并由通信网络互连的多个计算机上执行。
与实现ATE有关的动作能由执行一个或多个计算机程序的一个或多个可编程处理器执行以便执行在此所述的ATE的功能。能将所有或部分ATE实现为专用逻辑电路,例如FPGA(现场可编程门阵列)和/或ASIC(专用集成电路)。
适合于执行计算机程序的处理器包括例如通用和专用微处理器、微控制器和任何类型的数字计算机的任何一个或多个处理器。通常,处理器将从只读存储器或随机存取存储器或两者接收指令和数据。计算机的元件包括用于执行指令的处理器和用于存储指令和数据的一个或多个存储器设备。
可以结合在此所述的不同实施例的元件来形成上文未特别阐述的其他实施例。在此未特别描述的其他实施例也落在下述权利要求的范围内。

Claims (30)

1.一种在对器件进行测试中所使用的装置,所述装置包括:
通信通道,具有可编程参数集,所述可编程参数集与所述通信信道相关,所述可编程参数在所述通信通道上产生偏置条件,所述通信通道是无效通信通道,所述偏置条件包括电流、电压和阻抗中的一个或多个;以及
偏置控制电路,调整由所述可编程参数产生的所述偏置条件以便仿真期望的偏置条件,所述期望的偏置条件对应于在对器件进行测试中所使用的不同装置的另一个无效通信通道上的偏置条件。
2.如权利要求1所述的装置,进一步包括:
检测器,检测所述通信通道上的信号;以及
有源负载,向所述通信通道施用加载条件;
其中,所述可编程参数包括与检测器和有源负载的至少一个有关的参数。
3.如权利要求1所述的装置,其中,所述不同装置用于执行依赖于所述不同装置的另一个无效通信通道上的偏置条件的测试程序。
4.一种在对器件进行测试中所使用的装置,所述装置包括:
通信通道,具有可编程参数集,所述可编程参数集与所述通信信道相关,所述可编程参数在所述通信通道上产生偏置条件,所述通信通道是无效通信通道;以及
偏置控制电路,调整由所述可编程参数产生的所述偏置条件以便仿真期望的偏置条件,所述期望的偏置条件对应于在对器件进行测试中所使用的不同装置的另一个无效通信通道上的偏置条件;
所述偏置控制电路包括如下中的一个或多个:
(i)电流源,该电流源可控以便在所述通信通道上提供第一偏置电流,所述第一偏置电流与当所述通信通道无效时出现在所述通信通道上的第二偏置电流结合;
(ii)电路元件,电连接在电压源和所述通信通道间,所述电路元件流过与所述电压源和所述通信通道相关的电流以便产生所述偏置条件;
(iii)参数测量单元(PMU)。
5.如权利要求4所述的装置,进一步包括:
检测器,检测所述通信通道上的信号;以及
有源负载,向所述通信通道施用加载条件;
其中,所述可编程参数包括与检测器和有源负载的至少一个有关的参数。
6.如权利要求5所述的装置,其中,所述可编程参数包括与检测器有关的阈值电压和与所述有源负载有关的电压的至少一个。
7.如权利要求5所述的装置,其中,所述可编程参数包括所述通信通道上的偏置控制电流。
8.如权利要求4所述的装置,其中,所述不同装置用于执行依赖于所述不同装置的另一个无效通信通道上的偏置条件的测试程序。
9.如权利要求1所述的装置,其中,所述偏置控制电路包括:
电流源,该电流源可控以便在所述通信通道上提供第一偏置电流,所述第一偏置电流与当所述通信通道无效时出现在所述通信通道上的第二偏置电流结合。
10.如权利要求4或8所述的装置,其中,所述第一偏置电流和所述第二偏置电流的结合对应于如果测试设备电连接到所述通信通道将由所述测试设备产生的偏置电流。
11.如权利要求1或4所述的装置,进一步包括:
检测器,检测所述通信通道上的测试信号;
处理设备,使用所述测试信号来执行测试程序;
其中,所述测试程序配置成当所述通信通道无效时,预期来自所述通信通道的电压;以及
其中,所述偏置控制电路配置成影响所述电压。
12.如权利要求1所述的装置,其中,所述偏置控制电路包括:
电路元件,电连接在电压源和所述通信通道间,所述电路元件流过与所述电压源和所述通信通道相关的电流以便产生所述偏置条件。
13.如权利要求1所述的装置,其中,所述偏置控制电路包括参数测量单元(PMU)。
14.一种用于对器件进行测试的自动测试设备,所述自动测试设备包括:
所述自动测试设备和所述器件间的通信通道;
处理设备,执行测试程序以测试有效通信通道上所述器件,所述测试程序配置成预期无效通信通道上的包括电流、电压和阻抗中的一个或多个的第一偏置条件,所述有效通信通道使信号在其上被有效驱动;以及
偏置控制器,产生所述无效通信通道上的包括电流、电压和阻抗中的一个或多个的第二偏置条件以便仿真所述第一偏置条件,所述无效通信通道上的第二偏置条件是与所述通信通道有关的可编程参数的结果。
15.一种用于对器件进行测试的自动测试设备,所述自动测试设备包括:
所述自动测试设备和所述器件间的通信通道;
处理设备,执行测试程序以测试有效通信通道上所述器件,所述测试程序配置成预期无效通信通道上的第一偏置条件,所述有效通信通道使信号在其上被有效驱动;以及
偏置控制器,产生所述无效通信通道上的第二偏置条件以便仿真所述第一偏置条件,所述无效通信通道上的第二偏置条件是与所述通信通道有关的可编程参数的结果;
所述偏置控制器包括如下中的一个或多个:
(i)可编程电流发生器,生成用于输出到所述通信通道的偏置电流,所述偏置电流与所述无效通信通道上的现有电流结合以便影响所述第二偏置条件;
(ii)可编程电流发生器,生成用于输出到所述无效通信通道的偏置电流,所述偏置电流与所述无效通信通道上的现有电流结合;以及电路元件,用于在使用所述偏置电流和现有电流调整所述第二偏置条件中使用;(iii)参数测量单元(PMU)。
16.如权利要求14或15所述的自动测试设备,进一步包括:
检测器,检测通信通道上的信号;
其中,所述可编程参数包括与所述检测器有关的参数。
17.如权利要求16所述的自动测试设备,进一步包括:
有源负载,向所述通信通道施用加载条件;
其中,所述可编程参数包括与所述有源负载有关的参数。
18.如权利要求17所述的自动测试设备,其中,所述可编程参数包括与检测器有关的阈值电压。
19.如权利要求16所述的自动测试设备,其中,所述可编程参数对应于所述通信通道上的偏置控制电流。
20.如权利要求14所述的自动测试设备,其中,所述偏置控制器包括:
可编程电流发生器,生成用于输出到所述通信通道的偏置电流,所述偏置电流与所述无效通信通道上的现有电流结合以便影响所述第二偏置条件。
21.如权利要求14所述的自动测试设备,其中,所述偏置控制器包括:
电路元件,用于在使用所述无效通信通道上的电流生成所述第二偏置条件中使用。
22.如权利要求14所述的自动测试设备,其中,所述偏置控制器包括:
可编程电流发生器,生成用于输出到所述无效通信通道的偏置电流,所述偏置电流与所述无效通信通道上的现有电流结合;以及
电路元件,用于在使用所述偏置电流和现有电流调整所述第二偏置条件中使用。
23.如权利要求15或22所述的自动测试设备,其中,所述电路元件具有电阻,其中,所述现有电流和所述偏置电流的结合流过所述电阻以产生第一电压,所述第二偏置条件基于所述第一电压。
24.如权利要求23所述的自动测试设备,进一步包括:
电压源,用于提供第二电压,其中,所述第二偏置条件基于所述第一电压和所述第二电压。
25.如权利要求14所述的自动测试设备,其中,所述偏置控制器包括参数测量单元(PMU)。
26.一种在对器件进行测试中所使用的系统,所述系统包括:
测试设备,将测试信号发送到所述器件并且从所述器件接收响应信号,所述响应信号由所述测试信号的至少一些产生;
处理设备,向所述测试设备提供控制信号,所述控制信号编程与所述测试设备和正测试的所述器件间的通信通道有关的参数;
其中,所述处理设备被配置成执行一个或多个测试程序以分析所述响应信号的至少一些,所述测试程序的至少一个被配置成预期无效通信通道上的预定信号电平;
其中,所述参数在所述测试设备和正测试的所述器件间的无效通信通道上产生包括电流、电压和阻抗中的一个或多个的偏置条件;以及
偏置控制器,影响所述无效通信通道上的包括电流、电压和阻抗中的一个或多个的偏置条件,以便在所述无效通信通道上产生预定信号电平的至少一个。
27.一种在对器件进行测试中所使用的系统,所述系统包括:
测试设备,将测试信号发送到所述器件并且从所述器件接收响应信号,所述响应信号由所述测试信号的至少一些产生;
处理设备,向所述测试设备提供控制信号,所述控制信号编程与所述测试设备和正测试的所述器件间的通信通道有关的参数;
其中,所述处理设备被配置成执行一个或多个测试程序以分析所述响应信号的至少一些,所述测试程序的至少一个被配置成预期无效通信通道上的预定信号电平;
其中,所述参数在所述测试设备和正测试的所述器件间的无效通信通道上产生偏置条件;以及
偏置控制器,影响所述无效通信通道上的偏置条件,以便在所述无效通信通道上产生预定信号电平的至少一个;
所述偏置控制器包括如下中的一个或多个:
(i)可编程电流发生器,生成用于输出到所述无效通信通道的偏置电流,所述偏置电流与所述无效通信通道上的现有电流结合以便在所述无效通信通道上产生预定信号电平的至少一个;
(ii)可编程电流发生器,生成用于输出到所述通信通道的偏置电流,所述偏置电流与所述无效通信通道上的现有电流结合;以及电路元件,用于在使用所述偏置电流和现有电流在所述无效通信通道上产生预定信号电平的至少一个中使用;
(iii)参数测量单元(PMU)。
28.如权利要求26所述的系统,其中,所述偏置控制器包括:
可编程电流发生器,生成用于输出到所述无效通信通道的偏置电流,所述偏置电流与所述无效通信通道上的现有电流结合以便在所述无效通信通道上产生预定信号电平的至少一个。
29.如权利要求26所述的系统,其中,所述偏置控制器包括:
电路元件,用于在使用所述无效通信通道上的电流在所述无效通信通道上产生所述预定信号电平的至少一个中使用。
30.如权利要求26所述的系统,其中,所述偏置控制器包括:
可编程电流发生器,生成用于输出到所述通信通道的偏置电流,所述偏置电流与所述无效通信通道上的现有电流结合;以及
电路元件,用于在使用所述偏置电流和现有电流在所述无效通信通道上产生预定信号电平的至少一个中使用。
CN200880110371.8A 2007-10-04 2008-10-03 仿真传统测试系统的行为 Expired - Fee Related CN101821642B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/867,672 US8310270B2 (en) 2007-10-04 2007-10-04 Emulating behavior of a legacy test system
US11/867,672 2007-10-04
PCT/US2008/078715 WO2009046276A1 (en) 2007-10-04 2008-10-03 Emulating behavior of a legacy test system

Publications (2)

Publication Number Publication Date
CN101821642A CN101821642A (zh) 2010-09-01
CN101821642B true CN101821642B (zh) 2014-07-30

Family

ID=40120102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880110371.8A Expired - Fee Related CN101821642B (zh) 2007-10-04 2008-10-03 仿真传统测试系统的行为

Country Status (7)

Country Link
US (1) US8310270B2 (zh)
JP (1) JP5363491B2 (zh)
KR (1) KR101489542B1 (zh)
CN (1) CN101821642B (zh)
DE (1) DE112008002672T5 (zh)
TW (1) TWI488188B (zh)
WO (1) WO2009046276A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8660817B2 (en) * 2007-12-14 2014-02-25 Broadcom Corporation Hardware test and diagnosis system and method
JP5193975B2 (ja) * 2009-09-04 2013-05-08 富士通株式会社 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US9470759B2 (en) * 2011-10-28 2016-10-18 Teradyne, Inc. Test instrument having a configurable interface
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
US8988081B2 (en) 2011-11-01 2015-03-24 Teradyne, Inc. Determining propagation delay
US9785526B2 (en) * 2013-04-30 2017-10-10 Advantest Corporation Automated generation of a test class pre-header from an interactive graphical user interface
US10523316B2 (en) * 2017-05-01 2019-12-31 Teradyne, Inc. Parametric information control
US10715250B2 (en) 2017-05-01 2020-07-14 Teradyne, Inc. Calibrating non-linear data
US10404363B2 (en) 2017-05-01 2019-09-03 Teradyne, Inc. Optical pin electronics
US10404364B2 (en) 2017-05-01 2019-09-03 Teradyne, Inc. Switch matrix system
US10564219B2 (en) 2017-07-27 2020-02-18 Teradyne, Inc. Time-aligning communication channels
CN108333987A (zh) * 2018-02-05 2018-07-27 北京龙坤盛达科技有限公司 一种多类型多通道的可控故障注入装置
US10387356B1 (en) 2018-10-02 2019-08-20 Teradyne, Inc. Generating timestamps on a packet-oriented bus
CN109697148B (zh) * 2018-12-28 2021-01-15 苏州浪潮智能科技有限公司 一种测试方法和装置
US11408927B2 (en) 2019-06-18 2022-08-09 Teradyne, Inc. Functional testing with inline parametric testing
CN112148309A (zh) * 2019-06-28 2020-12-29 青岛海尔空调器有限总公司 用于生产电控总成的方法及其装置、生产设备
US11159248B2 (en) 2019-12-18 2021-10-26 Teradyne, Inc. Optical receiving device
US11899056B2 (en) 2022-03-04 2024-02-13 Teradyne, Inc. Communicating using contactless coupling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498473B1 (en) * 1999-10-01 2002-12-24 Advantest Corporation Pin electronics having current measuring unit and testing apparatus having pin electronics thereof
US20060132166A1 (en) * 2004-12-21 2006-06-22 Ernest Walker Method and system for producing signals to test semiconductor devices
US20060132165A1 (en) * 2004-12-21 2006-06-22 Ernest Walker Method and system for testing semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09178811A (ja) * 1995-12-25 1997-07-11 Advantest Corp Lsiテスタ用i/o回路
US5929628A (en) 1996-12-05 1999-07-27 Teradyne, Inc. Apparatus and method for performing amplitude calibration in an electronic circuit tester
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
US7199604B2 (en) 2003-03-28 2007-04-03 Analog Devices, Inc. Driver circuit with low power termination mode
JP4538714B2 (ja) * 2003-11-26 2010-09-08 横河電機株式会社 テスタシミュレーション装置及びテスタシミュレーション方法
US20060123301A1 (en) * 2004-10-19 2006-06-08 James Wey Transconductance stage operating as an active load for pin electronics
US7733163B1 (en) * 2006-11-02 2010-06-08 Marvell International Ltd. Bias current compensation device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498473B1 (en) * 1999-10-01 2002-12-24 Advantest Corporation Pin electronics having current measuring unit and testing apparatus having pin electronics thereof
US20060132166A1 (en) * 2004-12-21 2006-06-22 Ernest Walker Method and system for producing signals to test semiconductor devices
US20060132165A1 (en) * 2004-12-21 2006-06-22 Ernest Walker Method and system for testing semiconductor devices

Also Published As

Publication number Publication date
JP2010540972A (ja) 2010-12-24
TWI488188B (zh) 2015-06-11
KR101489542B1 (ko) 2015-02-03
TW200929239A (en) 2009-07-01
JP5363491B2 (ja) 2013-12-11
US8310270B2 (en) 2012-11-13
KR20100066542A (ko) 2010-06-17
DE112008002672T5 (de) 2010-08-26
WO2009046276A1 (en) 2009-04-09
CN101821642A (zh) 2010-09-01
US20090091347A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
CN101821642B (zh) 仿真传统测试系统的行为
KR100897009B1 (ko) 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법
KR100366963B1 (ko) 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치
KR101257246B1 (ko) 핀 일렉트로닉스 드라이버
US10234497B2 (en) Electronic component state determination
KR102402458B1 (ko) 자동 테스트 장비의 채널에 의해 소싱된 전류 결합
CN111551865B (zh) 用于监测电池单元的单元阻抗测量的可靠性的设备和方法
CN101084444B (zh) 具有高压功能的管脚电子器件
US20210181252A1 (en) Method for semiconductor device interface circuitry functionality and compliance testing
CN112241346B (zh) 对bios内存故障检测能力的测试方法、装置及系统
CN106575960A (zh) 单触发电路
KR102412330B1 (ko) 테스트 기기 보호 회로
JP2008526112A (ja) 変換器試験のためのパラメトリック測定ユニットの使用
RU2430406C2 (ru) Автоматизированная система диагностирования цифровых устройств
US20150293828A1 (en) Testing apparatus, testing system and testing method thereof
CN118076960A (zh) 预测设备将失败的测试
CN106796266B (zh) 在自动测试设备与受测装置之间连接的设备和测试系统
RU2703493C1 (ru) Способ локализации дефектов короткого замыкания выводов микросхем JTAG интерфейсом и устройство для его осуществления
RU91183U1 (ru) Автоматизированная система диагностирования цифровых устройств
Salman et al. DESIGN AND IMPLELMENTATION A PC BASED SYSTEM FOR CIRCUIT TESTING
KR20240087850A (ko) 장치가 불합격할 테스트의 예측
CN116974841A (zh) 一种车规级控制芯片功能安全板级测试方法、系统及其应用
Stone et al. Circuit Board Testing: Cost-Effective Production Test and Troubleshooting
CN101189528A (zh) 对传输通路中的损耗的补偿
CN105829900A (zh) 电子系统以及用于测试电容式电路线路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140730

Termination date: 20161003

CF01 Termination of patent right due to non-payment of annual fee