CN112241346B - 对bios内存故障检测能力的测试方法、装置及系统 - Google Patents

对bios内存故障检测能力的测试方法、装置及系统 Download PDF

Info

Publication number
CN112241346B
CN112241346B CN202011147965.5A CN202011147965A CN112241346B CN 112241346 B CN112241346 B CN 112241346B CN 202011147965 A CN202011147965 A CN 202011147965A CN 112241346 B CN112241346 B CN 112241346B
Authority
CN
China
Prior art keywords
memory
bios
fault
tested
server
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011147965.5A
Other languages
English (en)
Other versions
CN112241346A (zh
Inventor
杨彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN202011147965.5A priority Critical patent/CN112241346B/zh
Publication of CN112241346A publication Critical patent/CN112241346A/zh
Application granted granted Critical
Publication of CN112241346B publication Critical patent/CN112241346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种对BIOS内存故障检测能力的测试方法、装置及系统,在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,进而通过判断BIOS是否识别到该内存故障,即可判断BIOS的内存故障检测能力是否合格。通过连接内存保护槽的内存数据引脚和接地引脚模拟内存故障,不仅可以模拟服务器上电自检阶段的比特故障,还可以模拟操作系统运行后的可纠正错误,相较于现有技术中通过软件注入内存故障的方式,不仅节约了软件故障注入工具的成本,还极大简化了模拟内存故障的操作,降低了BIOS内存故障检测能力测试的操作门槛,从而进一步降低了人力成本。

Description

对BIOS内存故障检测能力的测试方法、装置及系统
技术领域
本发明涉及服务器技术领域,特别是涉及一种对BIOS内存故障检测能力的测试方法、装置及系统。
背景技术
BIOS(Basic Input Output System,基本输入输出系统)是一组固化到计算机内主板上一个ROM芯片上的程序,它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序,其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。内存故障监测是BIOS出厂测试项目之一。现有技术中,通过软件注入故障的方式模拟服务器的内存故障,测试BIOS是否能够检测到设定的内存故障,以此确定BIOS对内存故障的检测能力是否合格。
通过软件注入内存故障,需要用到MEI工具或ITP工具进行注入,而这两种工具的硬件价格昂贵,且需要搭建测试环境(包括硬件连接和软件测试环境),操作过程复杂繁琐,且难以实现在上电自检(Power On Self Test,POST)阶段的注错,导致对BIOS内存故障检测能力测试的不完全。
提供一种低成本的对BIOS内存故障检测能力的测试方案,是本领域技术人员需要解决的技术问题。
发明内容
本发明的目的是提供一种对BIOS内存故障检测能力的测试方法、装置及系统,用于节约测试的器械成本,同时降低操作难度,进一步降低人力成本。
为解决上述技术问题,本发明提供一种对BIOS内存故障检测能力的测试方法,包括:
在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障;
判断所述待测服务器的BIOS是否识别到所述内存故障;
如果是,则确定所述BIOS通过内存故障检测能力测试;
如果否,则确定所述BIOS未通过内存故障检测能力测试。
可选的,所述在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,具体为:
在所述内存条接入所述内存保护槽以及所述内存数据引脚和所述接地引脚连接的状态下,控制所述待测服务器上电,以模拟所述内存故障;
相应的,所述判断所述待测服务器的BIOS是否识别到所述内存故障,具体包括:
判断所述BIOS是否识别到与所述内存数据引脚和所述接地引脚的连接方式对应的比特错误;
如果是,则确定所述BIOS识别到了所述内存故障;
如果否,则确定所述BIOS未识别到所述内存故障。
可选的,所述比特错误的类型具体包括:单颗粒单比特错误、单颗粒多比特错误和多颗粒多比特错误;
相应的,当测试所述单颗粒单比特错误时,将所述内存保护槽上一个所述内存数据引脚与所述接地引脚连接;
当测试所述单颗粒多比特错误时,将所述内存保护槽上处于同一个内存颗粒的多个所述内存数据引脚与所述接地引脚连接;
当测试所述多颗粒多比特错误时,将所述内存保护槽上分别处于多个所述内存颗粒的所述内存数据引脚与所述接地引脚连接。
可选的,所述在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,具体为:
在所述内存条接入所述内存保护槽、控制所述待测服务器上电至操作系统启动后将所述内存数据引脚和所述接地引脚连接的状态下,模拟所述内存故障;
相应的,所述判断所述待测服务器的BIOS是否识别到所述内存故障,具体包括:
判断所述BIOS是否识别到所述内存条的可纠正错误;
如果是,则确定所述BIOS识别到了所述内存故障;
如果否,则确定所述BIOS未识别到所述内存故障。
可选的,所述内存数据引脚和所述接地引脚具体通过切换开关连接。
可选的,所述切换开关固设于所述内存保护槽。
为解决上述技术问题,本发明还提供一种对BIOS内存故障检测能力的测试装置,其特征在于,包括:
控制单元,用于在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障;
判断单元,用于判断所述待测服务器的BIOS是否识别到所述内存故障;如果是,则确定所述BIOS通过内存故障检测能力测试;如果否,则确定所述BIOS未通过内存故障检测能力测试。
为解决上述技术问题,本发明还提供一种对BIOS内存故障检测能力的测试系统,其特征在于,包括:内存保护槽以及切换开关;
其中,所述切换开关设于所述内存保护槽上的内存数据引脚和接地引脚之间。
可选的,还包括:与所述切换开关连接的开关控制电路以及与所述开关控制电路连接的上位机;
其中,所述上位机用于通过所述开关控制电路控制所述切换开关的通断。
本发明所提供的对BIOS内存故障检测能力的测试方法,在在内存条接入待测服务器的内存保护槽以及内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,进而通过判断待测服务器的BIOS是否识别到该内存故障,即可判断待测服务器的BIOS的内存故障检测能力是否合格。通过连接内存保护槽的内存数据引脚和接地引脚模拟内存故障,不仅可以模拟服务器上电自检阶段的比特故障,还可以模拟操作系统运行后的可纠正错误,相较于现有技术中通过MEI工具或ITP工具进行软件注入内存故障的方式,不仅节约了软件故障注入工具的成本,还极大简化了模拟内存故障的操作,降低了BIOS内存故障检测能力测试的操作门槛,从而进一步降低了人力成本。本发明还提供一种对BIOS内存故障检测能力的测试装置及系统,具有上述有益效果,在此不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种对BIOS内存故障检测能力的测试方法的流程图;
图2为本发明实施例提供的一种对BIOS内存故障检测能力的测试装置的连接示意图;
图3为本发明实施例提供的一种对BIOS内存故障检测能力的测试系统的连接示意图。
具体实施方式
本发明的核心是提供一种对BIOS内存故障检测能力的测试方法、装置及系统,用于节约测试的器械成本,同时降低操作难度,进一步节约人力成本。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的一种对BIOS内存故障检测能力的测试方法的流程图。
如图1所示,本发明实施例提供的对BIOS内存故障检测能力的测试方法包括:
S101:在内存条接入待测服务器的内存保护槽以及内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障。
S102:判断待测服务器的BIOS是否识别到该内存故障;如果是,则进入步骤S103;如果否,则进入步骤S104。
S103:确定BIOS通过内存故障检测能力测试。
S104:确定BIOS未通过内存故障检测能力测试。
在具体实施中,将内存条插入内存保护槽,将内存保护槽插接在待测服务器的单板上,即内存条接入待测服务器的内存保护槽。
在待测服务器运行的不同阶段,连接内存保护槽的内存数据(Directional Data,DQ)引脚和接地(Voltage Source Source,VSS)引脚,可以模拟相应的内存故障。通过检测待测服务器的BIOS是否识别到该内存故障,即可判断待测服务器的BIOS的内存故障检测能力是否合格。
具体来说,需模拟的内存故障主要分为两种,一种为在待测服务器处于上电自检阶段进行模拟,即为比特故障;一种为在待测服务器进入操作系统运行状态后进行模拟,即为可纠正故障(Correctable error,CE)。根据需要,可以选择模拟其中一种或多种内存故障。
若模拟上电自检阶段的故障,步骤S101中在内存条接入待测服务器的内存保护槽以及内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,具体为:在内存条接入所述内存保护槽以及内存数据引脚和接地引脚连接的状态下,控制待测服务器上电,以模拟所述内存故障。相应的,步骤S102中判断待测服务器的BIOS是否识别到内存故障,具体包括:判断BIOS是否识别到与内存数据引脚和接地引脚的连接方式对应的比特错误;如果是,则确定BIOS识别到了内存故障;如果否,则确定BIOS未识别到内存故障。
比特错误的类型主要包括单颗粒单比特错误、单颗粒多比特错误和多颗粒多比特错误三种。相应的,当测试单颗粒单比特错误时,将内存保护槽上一个内存数据引脚与接地引脚连接;当测试单颗粒多比特错误时,将内存保护槽上处于同一个内存颗粒的多个内存数据引脚与接地引脚连接;当测试多颗粒多比特错误时,将内存保护槽上分别处于多个内存颗粒的内存数据引脚与接地引脚连接。
若模拟操作系统运行阶段的故障,步骤S101中在内存条接入待测服务器的内存保护槽以及内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,具体为:在内存条接入内存保护槽、控制待测服务器上电至操作系统启动后将内存数据引脚和接地引脚连接的状态下,模拟内存故障。相应的,步骤S102中判断待测服务器的BIOS是否识别到内存故障,具体包括:判断BIOS是否识别到内存条的可纠正错误;如果是,则确定BIOS识别到了内存故障;如果否,则确定BIOS未识别到内存故障。
本发明实施例提供的对BIOS内存故障检测能力的测试方法,在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,进而通过判断待测服务器的BIOS是否识别到该内存故障,即可判断待测服务器的BIOS的内存故障检测能力是否合格。通过连接内存保护槽的内存数据引脚和接地引脚模拟内存故障,不仅可以模拟服务器上电自检阶段的比特故障,还可以模拟操作系统运行后的可纠正错误,相较于现有技术中通过MEI工具或ITP工具进行软件注入内存故障的方式,不仅节约了软件故障注入工具的成本,还极大简化了模拟内存故障的操作,降低了BIOS内存故障检测能力测试的操作门槛,从而进一步降低了人力成本。
进一步来说,通过将内存保护槽的内存数据引脚和接地引脚连接,不仅可以方便地模拟上电自检阶段的比特错误,还可以在操作系统运行状态下,短时间内触发大量的可纠正错误。具体来说,相较于现有技术中采用软件注入内存故障、需要针对特定地址进行注错的方式,利用本发明实施例提供的对BIOS内存故障检测能力的测试方法,能够在极短时间内触发大量中断并达到BIOS的可纠正错误报错阈值,且模拟内存故障的效果更佳真实。
在上述实施例的基础上,在本发明实施例提供的对BIOS内存故障检测能力的测试方法中,内存数据引脚和接地引脚可以通过切换开关连接。
通过切换开关可以实现对内存数据引脚和接地引脚之间连接与断开的灵活操控,进一步便于实现编程控制。
在服务器中,切换开关通常指以两个或多个封装为一组封装于塑料盒内的用于控制系统中的各种电路或部件,通常被称为dip开关,根据开关的方式主要分为滑动开关和摇压开关两种类型。由于对BIOS在上电自检阶段进行内存故障检测能力测试时,可能涉及到单颗粒单比特错误、单颗粒多比特错误和多颗粒多比特错误(具体连接方式请参照上述实施例),可以针对各种比特错误的类型设置对应的切换开关连接方式,并将各切换开关封装于同一包装盒内。
优选的,可以将切换开关固设于内存保护槽,以便测试使用。
进一步的,控制设于内存数据引脚和接地引脚之间的切换开关闭合的方式,具体可以为通过上位机控制切换开关闭合,从而可以通过在上位机中编程实现对BIOS内存故障检测能力测试的自动化。
上文详述了对BIOS内存故障检测能力的测试方法对应的各个实施例,在此基础上,本发明还公开了与上述方法对应的对BIOS内存故障检测能力的测试装置及系统。
图2为本发明实施例提供的一种对BIOS内存故障检测能力的测试装置的连接示意图。
如图2所示,本发明实施例提供的对BIOS内存故障检测能力的测试装置包括:
控制单元201,用于保持内存条接入待测服务器的内存保护槽,连接内存保护槽的内存数据引脚和接地引脚,以模拟内存故障;
判断单元202,用于判断待测服务器的BIOS是否识别到内存故障;如果是,则确定BIOS通过内存故障检测能力测试;如果否,则确定BIOS未通过内存故障检测能力测试。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
图3为本发明实施例提供的一种对BIOS内存故障检测能力的测试系统的连接示意图。
如图3所示,本发明实施例提供的对BIOS内存故障检测能力的测试系统包括:内存保护槽301以及切换开关302;
其中,切换开关302设于内存保护槽301上的内存数据引脚DQ和接地引脚VSS之间。
进一步的,本发明实施例提供的对BIOS内存故障检测能力的测试系统还可以包括与切换开关302连接的开关控制电路303以及与开关控制电路303连接的上位机304;
其中,上位机304用于通过开关控制电路303控制切换开关302的通断。
由于系统部分的实施例与方法部分的实施例相互对应,因此系统部分的实施例请参见方法部分的实施例的描述,这里暂不赘述。
以上对本发明所提供的一种对BIOS内存故障检测能力的测试方法、装置及系统进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置及系统而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (5)

1.一种对BIOS内存故障检测能力的测试方法,其特征在于,包括:
在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障;
判断所述待测服务器的BIOS是否识别到所述内存故障;
如果是,则确定所述BIOS通过内存故障检测能力测试;
如果否,则确定所述BIOS未通过内存故障检测能力测试;
若模拟上电自检阶段的故障,所述在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,具体为:
在所述内存条接入所述内存保护槽以及所述内存数据引脚和所述接地引脚连接的状态下,控制所述待测服务器上电,以模拟所述内存故障;
相应的,所述判断所述待测服务器的BIOS是否识别到所述内存故障,具体包括:
判断所述BIOS是否识别到与所述内存数据引脚和所述接地引脚的连接方式对应的比特错误;
如果是,则确定所述BIOS识别到了所述内存故障;
如果否,则确定所述BIOS未识别到所述内存故障;
若模拟操作系统运行阶段的故障,所述在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,具体为:
在所述内存条接入所述内存保护槽、控制所述待测服务器上电至操作系统启动后将所述内存数据引脚和所述接地引脚连接的状态下,模拟所述内存故障;
相应的,所述判断所述待测服务器的BIOS是否识别到所述内存故障,具体包括:
判断所述BIOS是否识别到所述内存条的可纠正错误;
如果是,则确定所述BIOS识别到了所述内存故障;
如果否,则确定所述BIOS未识别到所述内存故障;
所述内存数据引脚和所述接地引脚具体通过切换开关连接,所述切换开关固设于所述内存保护槽。
2.根据权利要求1所述的测试方法,其特征在于,所述比特错误的类型具体包括:单颗粒单比特错误、单颗粒多比特错误和多颗粒多比特错误;
相应的,当测试所述单颗粒单比特错误时,将所述内存保护槽上一个所述内存数据引脚与所述接地引脚连接;
当测试所述单颗粒多比特错误时,将所述内存保护槽上处于同一个内存颗粒的多个所述内存数据引脚与所述接地引脚连接;
当测试所述多颗粒多比特错误时,将所述内存保护槽上分别处于多个所述内存颗粒的所述内存数据引脚与所述接地引脚连接。
3.一种对BIOS内存故障检测能力的测试装置,其特征在于,包括:
控制单元,用于在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障;
判断单元,用于判断所述待测服务器的BIOS是否识别到所述内存故障;如果是,则确定所述BIOS通过内存故障检测能力测试;如果否,则确定所述BIOS未通过内存故障检测能力测试;
若模拟上电自检阶段的故障,所述在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,具体为:
在所述内存条接入所述内存保护槽以及所述内存数据引脚和所述接地引脚连接的状态下,控制所述待测服务器上电,以模拟所述内存故障;
相应的,所述判断所述待测服务器的BIOS是否识别到所述内存故障,具体包括:
判断所述BIOS是否识别到与所述内存数据引脚和所述接地引脚的连接方式对应的比特错误;
如果是,则确定所述BIOS识别到了所述内存故障;
如果否,则确定所述BIOS未识别到所述内存故障;
若模拟操作系统运行阶段的故障,所述在内存条接入待测服务器的内存保护槽以及所述内存保护槽的内存数据引脚和接地引脚连接的状态下,模拟内存故障,具体为:
在所述内存条接入所述内存保护槽、控制所述待测服务器上电至操作系统启动后将所述内存数据引脚和所述接地引脚连接的状态下,模拟所述内存故障;
相应的,所述判断所述待测服务器的BIOS是否识别到所述内存故障,具体包括:
判断所述BIOS是否识别到所述内存条的可纠正错误;
如果是,则确定所述BIOS识别到了所述内存故障;
如果否,则确定所述BIOS未识别到所述内存故障;
所述内存数据引脚和所述接地引脚具体通过切换开关连接,所述切换开关固设于所述内存保护槽。
4.一种对BIOS内存故障检测能力的测试系统,其特征在于,包括:内存保护槽以及切换开关;
其中,所述切换开关设于所述内存保护槽上的内存数据引脚和接地引脚之间,所述切换开关固设于所述内存保护槽;
所述切换开关用于在闭合状态下,在内存条接入所述内存保护槽后,模拟内存故障,以判断待测服务器的BIOS是否识别到所述内存故障;如果是,则确定所述BIOS通过内存故障检测能力测试;如果否,则确定所述BIOS未通过内存故障检测能力测试;
若模拟上电自检阶段的故障,所述在内存条接入所述内存保护槽后,模拟内存故障,具体为:
在所述内存条接入所述内存保护槽以及所述内存数据引脚和所述接地引脚连接的状态下,控制所述待测服务器上电,以模拟所述内存故障;
相应的,所述判断待测服务器的BIOS是否识别到所述内存故障,具体包括:
判断所述BIOS是否识别到与所述内存数据引脚和所述接地引脚的连接方式对应的比特错误;
如果是,则确定所述BIOS识别到了所述内存故障;
如果否,则确定所述BIOS未识别到所述内存故障;
若模拟操作系统运行阶段的故障,所述在内存条接入所述内存保护槽后,模拟内存故障,具体为:
在所述内存条接入所述内存保护槽、控制所述待测服务器上电至操作系统启动后将所述内存数据引脚和所述接地引脚连接的状态下,模拟所述内存故障;
相应的,所述判断待测服务器的BIOS是否识别到所述内存故障,具体包括:
判断所述BIOS是否识别到所述内存条的可纠正错误;
如果是,则确定所述BIOS识别到了所述内存故障;
如果否,则确定所述BIOS未识别到所述内存故障。
5.根据权利要求4所述的测试系统,其特征在于,还包括:与所述切换开关连接的开关控制电路以及与所述开关控制电路连接的上位机;
其中,所述上位机用于通过所述开关控制电路控制所述切换开关的通断。
CN202011147965.5A 2020-10-23 2020-10-23 对bios内存故障检测能力的测试方法、装置及系统 Active CN112241346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011147965.5A CN112241346B (zh) 2020-10-23 2020-10-23 对bios内存故障检测能力的测试方法、装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011147965.5A CN112241346B (zh) 2020-10-23 2020-10-23 对bios内存故障检测能力的测试方法、装置及系统

Publications (2)

Publication Number Publication Date
CN112241346A CN112241346A (zh) 2021-01-19
CN112241346B true CN112241346B (zh) 2023-03-03

Family

ID=74169572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011147965.5A Active CN112241346B (zh) 2020-10-23 2020-10-23 对bios内存故障检测能力的测试方法、装置及系统

Country Status (1)

Country Link
CN (1) CN112241346B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113064782B (zh) * 2021-03-22 2023-03-24 山东英信计算机技术有限公司 一种内存注错自动化系统、使用方法及介质
CN113760653A (zh) * 2021-08-16 2021-12-07 深圳Tcl新技术有限公司 智能家电测试方法、装置、存储介质及电子设备
CN115292113B (zh) * 2022-09-30 2023-01-06 新华三信息技术有限公司 对服务器的内存进行故障检测方法、装置及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492326A (zh) * 2002-10-24 2004-04-28 联想(北京)有限公司 一种内存错误产生器及计算机主板内存纠错功能测试方法
CN101211292A (zh) * 2006-12-29 2008-07-02 佛山市顺德区顺达电脑厂有限公司 系统内存间错误检测及修正功能验证之系统及其方法
CN102214125A (zh) * 2011-06-13 2011-10-12 浪潮电子信息产业股份有限公司 一种内存ecc功能的测试方法
CN104484274A (zh) * 2014-12-24 2015-04-01 浪潮电子信息产业股份有限公司 一种基于itp工具的内存轮巡检查功能测试方法
CN107562593A (zh) * 2017-08-25 2018-01-09 郑州云海信息技术有限公司 一种验证内存ecc功能的自动化测试方法与系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492326A (zh) * 2002-10-24 2004-04-28 联想(北京)有限公司 一种内存错误产生器及计算机主板内存纠错功能测试方法
CN101211292A (zh) * 2006-12-29 2008-07-02 佛山市顺德区顺达电脑厂有限公司 系统内存间错误检测及修正功能验证之系统及其方法
CN102214125A (zh) * 2011-06-13 2011-10-12 浪潮电子信息产业股份有限公司 一种内存ecc功能的测试方法
CN104484274A (zh) * 2014-12-24 2015-04-01 浪潮电子信息产业股份有限公司 一种基于itp工具的内存轮巡检查功能测试方法
CN107562593A (zh) * 2017-08-25 2018-01-09 郑州云海信息技术有限公司 一种验证内存ecc功能的自动化测试方法与系统

Also Published As

Publication number Publication date
CN112241346A (zh) 2021-01-19

Similar Documents

Publication Publication Date Title
CN112241346B (zh) 对bios内存故障检测能力的测试方法、装置及系统
US5136590A (en) Kernel testing interface and method for automating diagnostics of microprocessor-based systems
CN104518924B (zh) 自动化测试及结果比对方法及系统
US6487700B1 (en) Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it
US8473273B2 (en) Fault support in an emulation environment
US20090119542A1 (en) System, method, and program product for simulating test equipment
US20090119084A1 (en) System, method, and program product for simulating test equipment
US7739562B2 (en) Programmable diagnostic memory module
US7730369B2 (en) Method for performing memory diagnostics using a programmable diagnostic memory module
US5414715A (en) Method for automatic open-circuit detection
CN113127331B (zh) 一种基于故障注入的测试方法、装置及计算机设备
CN110570897B (zh) 存储器检测系统、存储器检测方法及错误映射表建立方法
CN115903737A (zh) 一种二乘二取二计算机自动化测试系统及方法
Khasawneh et al. Real-time monitoring of test fallout data to quickly identify tester and yield issues in a multi-site environment
CN111965587B (zh) 一种电能表稳定性自动测试方法及其自动测试平台
CN111459734A (zh) 一种故障监控周期的测试方法、系统及计算机存储介质
JP2004101203A (ja) ロジックlsiの不良解析システム及び不良解析方法
KR102518759B1 (ko) 반도체 테스트용 프로브 카드 에뮬레이션 시스템
CN114218075B (zh) 机载设备测试性试验实施样本库生成方法
CN116382968B (zh) 外部设备的故障检测方法以及装置
CN115629931A (zh) 一种hba卡稳定性测试方法、装置、终端及存储介质
CN116400153A (zh) 控制柜检测方法、装置、系统、连接装置及电子设备
CN115712063A (zh) 智能断路器的检测方法、装置、电子设备及智能断路器
KR20230009628A (ko) 테스트 장치 검증 시스템 및 이를 위한 에뮬레이터
CN117289109A (zh) 一种印刷电路板的故障判断方法、装置、设备及可读介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant