KR100897009B1 - 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법 - Google Patents

반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법 Download PDF

Info

Publication number
KR100897009B1
KR100897009B1 KR1020077013801A KR20077013801A KR100897009B1 KR 100897009 B1 KR100897009 B1 KR 100897009B1 KR 1020077013801 A KR1020077013801 A KR 1020077013801A KR 20077013801 A KR20077013801 A KR 20077013801A KR 100897009 B1 KR100897009 B1 KR 100897009B1
Authority
KR
South Korea
Prior art keywords
signal
test
stage
tester
pmu
Prior art date
Application number
KR1020077013801A
Other languages
English (en)
Other versions
KR20070073981A (ko
Inventor
어니스트 피. 월커
로날드 에이. 살츠세프
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20070073981A publication Critical patent/KR20070073981A/ko
Application granted granted Critical
Publication of KR100897009B1 publication Critical patent/KR100897009B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 디바이스를 테스트하기 위한 신호를 생성하는 시스템 및 방법은 피시험 반도체 디바이스에 파라미터 측정 유닛(PMU) 전류 테스트 신호를 제공하기 위한 핀 전자기기(PE) 스테이지를 포함한다. 이 PE 스테이지는, 또한, 피시험 반도체 디바이스로부터의 응답을 센싱한다.
반도체 디바이스 테스터, PMU 전류 테스트 신호, 피시험 디바이스, PE 스테이지.

Description

반도체 디바이스를 테스트하기 위한 신호를 생성하는 시스템 및 방법{A METHOD AND SYSTEM FOR PRODUCING SIGNALS TO TEST SEMICONDUCTOR DEVICES}
본 출원은 반도체 디바이스를 테스트하는 것에 관한 것이고, 보다 상세하게는, 반도체 디바이스를 테스트하기 위한 전류 신호를 제공하는 것에 관한 것이다.
반도체 디바이스(예컨대, 메모리 칩 및 마이크로프로세서)에 대한 상업적 수요가 증가함에 따라, 이들 디바이스를 테스트하는 것이 디바이스 제조자들에게 중요해 지고 있다. 고객들에게 선적하기 전에 반도체 디바이스를 테스트함으로써, 결함이 있거나, 저성능 디바이스를 검출하고 제거할 수 있다. 이러한 테스트를 수행하기 위해, 자동 테스트 장비(ATE)와 같은 반도체 디바이스 테스터는 생산된 반도체 디바이스의 성능을 특성화하고 검증하기 위해 사용된다.
몇몇 타입의 테스트를 위해, ATE는 피시험 디바이스(DUT)에 두 가지 타입의 신호를 전송한다. 직류(DC) 신호는 입출력 임피던스, 누설전류, 및 DUT 성능과 같은 디바이스 특성을 측정하기 위해 DUT로 전송된다. 이러한 DC 신호를 생성하고 전송하기 위해, ATE는 파라미터 측정 유닛(PMU)을 포함한다. ATE는, 또한, 몇몇 테스트 시나리오에 대하여 디지털 신호를 시뮬레이션하기 위해, DUT로 교류(AC) 신호를 생성하고 전송한다. 이러한 시뮬레이션된 디지털 신호는, 예컨대, 피시험 메 모리 칩으로 입력될 수 있다. 이 디지털 신호에 의해 표현된 디지털 값을 저장한 후, 그 값은 DUT가 적합하게 저장된 값을 가졌는지 판정하기 위해 (얼마 후에) 검색된다. AC 테스트 신호를 생성하고 전송하기 위해, ATE는 전형적으로 PMU 회로와 비교하여 비교적 더 고속으로 동작하는 핀 전자기기(PE) 회로로 알려진 추가 회로를 포함한다. 더 느린 PMU 회로로 인하여, 전형적으로, PMU 테스트는 PE 테스트보다 더 많은 테스트 시간을 사용한다.
본 발명의 일 형태에 따라, 반도체 디바이스 테스터는 피시험 반도체 디바이스에 파라미터 측정 유닛(PMU) 전류 테스트 신호를 제공하는 핀 전자기기(PE) 스테이지를 포함하고, PE 스테이지는, 또한, 피시험 반도체 디바이스로부터의 응답을 센싱한다.
일 실시예에서, 센싱된 응답은 피시험 반도체 디바이스에 존재하는 전압일 수 있다. PMU 전류 테스트 신호는 DC 전류 신호일 수 있다. PE 스테이지는 하나 이상의 전류 소스를 포함할 수 있다. PE 스테이지는 이 센싱된 응답을 분석하기 위한 비교 스테이지를 포함할 수 있다.
다른 형태에 따라서, 반도체 테스터는 반도체 피시험 디바이스에 파라미터 측정 유닛(PMU) 전류 테스트 신호를 제공하는 핀 전자기기(PE) 전류 신호 제너레이터를 포함한다.
다른 실시예에서, PMU 전류 테스트 신호는 DC 전류 신호일 수 있다. PE 전류 신호 제너레이터는, 또한, PMU 전류 테스트 신호를 제공하기 위한 다이오드를 포함할 수 있다. 또한, PE 전류 신호 제너레이터는 하나 이상의 전류 소스를 포함할 수 있다.
다른 형태에 따라서, 반도체 테스터는 파라미터 측정 유닛(PMU) 전류 테스트 신호에 응답하여 반도체 피시험 디바이스로부터 신호를 수신하는 핀 전자기기(PE) 비교 스테이지를 포함한다.
다른 실시예에서, 수신된 신호는 전압 신호이다. PE 비교 스테이지는 수신된 신호와 전압을 비교하는 연산 증폭기를 포함할 수 있다. PE 비교 스테이지는, 또한, 수신된 신호와 전압의 차이를 나타내는 신호를 제공할 수 있다.
다른 태양에 따라, 반도체 디바이스를 테스트하는 방법은 핀 전자기기(PE) 스테이지로부터 반도체 디바이스로 파라미터 측정 유닛(PMU) 전류 테스트 신호를 제공하는 단계, 및 반도체 디바이스로부터의 PMU 전류 테스트 신호에 대한 응답을 PE 스테이지로 센싱하는 단계를 포함한다.
다른 실시예에서, PMU 전류 테스트 신호에 대한 응답을 센싱하는 단계는 반도체 디바이스에서 전압을 센싱하는 단계를 포함할 수 있다. 이 방법은 이 전압과 소정의 전압을 비교하는 단계를 더 포함할 수 있다. 이 방법은, 또한, 이 전압과 일 전압이 다른 전압보다 낮은, 두 전압을 비교하는 단계를 더 포함할 수 있다. 이 방법은, 또한, 센싱된 전압와 소정의 전압의 차이를 나타내는 신호를 생성하는 단계를 포함할 수 있다.
본 출원의 추가적인 이점 및 형태는 아래 실시예로부터 당업자들은 쉽게 이해될 것고, 본 발명의 실시예는 본 발명을 실시하기 위한 최선의 모드를 설명하기 위해 간략하게 도시되고, 서술되어 있다. 서술된 바와 같이, 본 명세서는 다른 많은 실시예가 가능하고, 그 몇몇 세부사항은 많은 명백한 관점에서 수정이 가능하고, 이들 모두 본 발명의 범위와 벗어나지 않는다. 따라서, 도면 및 실시예는 설명을 위한 것으로 간주되어야 하며, 제한으로 간주되지 않아야 한다.
도 1은 반도체 디바이스를 테스트하기 위한 시스템의 개략적인 도면이다.
도 2는 도 1에 도시된 시스템에 포함된 반도체 디바이스 테스터의 개략적인 도면이다.
도 3은 도 2에 도시된 테스터로부터 PMU 테스트 신호를 제공하도록 구성된 PE 스테이지의 개략적인 도면이다.
도 4는 도 3에 도시된 PE 스테이지의 예시적인 회로 다이어그램이다.
도 5는 도 1에 도시된 시스템에 포함된 반도체 디바이스 테스터의 다른 실시예의 개략적이 도면이다.
도 6은 PMU 테스트 시간을 줄이기 위한 피드백 신호를 포함한 PMU 스테이지의 개략적인 도면이다.
도 7은 동일 집적회로 칩에 통합된 PE 및 PMU 회로를 가진 반도체 디바이스 테스터의 개략적인 도면이다.
도 8은 공통 출력 회로를 공유하는 PE 및 PMU 회로의 개략적인 도면이다.
도 1을 참조하면, 반도체 디바이스를 테스트하기 위한 시스템(10)은 ATE, 또 는 이와 유사한 테스트 디바이스와 같은 반도체 디바이스 테스터(12)를 포함한다. 반도체 디바이스 테스터(12)를 컨트롤하기 위해, 시스템(10)은 하드와이어 커넥션(16)을 통해 테스터(12)와 인터페이싱하는 컴퓨터 시스템(14)을 포함한다. 전형적으로, 컴퓨터 시스템(14)은 반도체 디바이스를 테스트하기 위한 기능 및 루틴의 실행을 개시하는 커멘드를 테스터(12)로 전송한다. 이와 같이 테스트 루틴을 실행하는 것은 반도체 피시험 디바이스(DUT)로 테스트 신호를 생성하고 전송하는 것을 개시할 수 있고, DUT로부터의 응답을 수집한다. 다양한 타입의 반도체 디바이스는 시스템(10)에 의해 테스트될 수 있다. 이러한 예에서, 집적회로(IC) 칩(18, 예컨대, 메모리 칩, 마이크로프로세서, 아날로그-투-디지털 컨버터, 디지털-투-아날로그 컨버터, 등)은 DUT로써 테스트된다.
테스트 신호를 제공하고 DUT로부터의 응답을 수신하기 위해, 반도체 디바이스 테스터(12)는 IC 칩(18)의 내부 회로에 대한 인터페이스를 제공하는 하나 이상의 커넥터 핀에 연결된다. 몇몇 DUT를 테스트하기 위해, 예컨대, 64, 또는 128 커낵터 핀이 테스터(12)와 인터페이싱할 수 있다. 설명의 목적으로, 이 예에서, 반도체 디바이스 테스터(12)는 하드와이어 커넥션에 의해 IC 칩(18)의 일 커넥터 핀에 연결된다. 컨덕터(20)(예컨대, 케이블)는 핀(22)에 연결되고, 테스트 신호(예컨대, PMU 테스트 신호, PE 테스트 신호, 등)를 IC 칩(18)의 내부 회로로 전달하는데 사용된다. 컨덕터(20)는, 또한, 반도체 디바이스 테스터(12)에 의해 제공된 테스트 신호에 응답하여 핀(22)에서 신호를 센싱한다. 예를 들어, 전압 신호 또는 전류 신호는 테스트 신호에 응답하여 핀(22)에서 센싱되고, 분석을 위해 컨덕 터(20)를 통해 테스터(12)로 전송될 수 있다. 이러한 단일 포트 테스트는, 또한, IC 칩(18)에 포함된 다른 핀에서 수행될 수 있다. 예를 들어, 테스터(12)는 테스트 신호를 다른 핀에 제공하고, (제공된 신호를 전송한) 컨덕터를 통해 다시 반사된 연관 신호를 수집한다. 반사된 신호를 수집함으로써, 핀의 입력 임피던스는 다른 단일 포트 테스트와 함께, 특성화될 수 있다. 다른 테스트 시나리오에서, 디지털 신호는 IC 칩(18)상에 디지털 값을 저장하기 위핸 컨덕터(20)를 통해 핀(22)으로 전송될 수 있다. 저장된 후, IC 칩(18)은 저장된 디지털 값을 검색하고 컨덕터(20)를 통해 테스터(12)로 전송하기 위해 엑서스될 수 있다. 그 다음, 검색된 디지털 값은 바람직한 값이 IC 칩(18)에 저장되었는지 판정하기 위해 식별될 수 있다.
원-포트 측정을 수행하는 것과 함께, 투-포트 테스트, 또한, 반도체 디바이스 테스터(12)에 의해 수행될 수 있다. 예를 들면, 테스트 신호는 컨덕터(20)를 통해 핀(22)으로 투입될 수 있고, 응답 신호는 IC 칩(18)의 하나 이상의 핀으로부터 수집될 수 있다. 이 응답 신호는, 이득 응답, 위상 응답, 및 다른 쓰루풋 측정과 같은 것을 결정하기 위해, 반도체 디바이스 테스터(12)에 제공될 수 있다.
또한, 도 2를 참조하면, DUT(또는 복수의 DUT)의 복수의 커넥터 핀으로 테스트 신호를 전송하고, 그로부터 테스트 신호를 수집하기 위해, 반도체 디바이스 테스터(12)는 다수의 핀과 통신할 수 있는 인터페이스 카드(24)를 포함한다. 예를 들어, 인터페이스 카드(24)는 테스트 신호를, 예컨대, 32, 64, 또는 128 핀으로 전송하고, 대응 응답을 수집한다. 핀으로의 각각의 통신 링크는 전형적으로 채널로 불리고, 많은 수의 채널에 테스트 신호를 제공함으로써, 많은 테스트가 동시에 수행될 수 있으므로, 테스트 시간이 감소된다. 인터페이스 카드 상에 많은 채널을 가지는 것과 함께, 테스터(12)에 복수의 인터페이스 카드를 포함함으로써, 채널의 전체 개수가 증가하고, 그로 인해, 테스트 시간이 더 감소한다. 이 예에서, 두 추가 인터페이스 카드(26 및 28)는 테스터(12)에 복수의 인터페이스 카드가 있을 수 있음을 설명하기 위해 도시되어 있다.
각각의 인터페이스 카드는 특수한 테스트 기능을 수행하기 위해 전용 집적회로(IC) 칩(예컨대, 주문형 반도체(ASIC))을 포함한다. 예를 들어, 인터페이스 카드(24)는 파라미터 측정 유닛(PMU) 테스트 및 핀 전자기기(PE) 테스트를 수행하기 위해 IC 칩(30)을 포함한다. IC 칩(30)은 PMU 테스트를 수행하기 위한 회로, 및 PE 테스트를수행하기 위한 회로를 각각 포함한다. 추가 인터페이스 카드(26 및 28)는 PMU 및 PE 회로를 포함하는 IC 칩(36 및 38)을 각각 포함한다. 전형적으로, PMU 테스트는 입력 임피던스, 누설 전류, 및 다른 타입의 DC 성능 특성과 같은 값을 판정하기 위해 DUT에 DC 전압 또는 전류 신호를 제공하는 단계를 포함한다. PE 테스트는 DUT(예컨대, IC 칩(18))에 AC 테스트 신호 및 웨이브폼을 전송하는 단계, 및 DUT의 성능을 더 특성화하기 위해 응답을 수집하는 단계를 포함한다. 예를 들어, IC 칩(30)은 (DUT로) DUT 상에 저장하기 위한 일 백터의 바이너리 값을 나타내는 AC 테스트 신호를 전송할 수 있다. 저장된 후, DUT는 올바른 바이너리 값이 저장되었는지 판정하기 위해 테스터(12)에 의해 엑서스된다. 디지털 신호는 전형적으로 급격한 전압 변화를 포함하기 때문에, IC 칩(30) 상의 PE 스테이지(34)는 PMU 스테이지(32) 내의 회로와 비교하여 비교적 고속으로 동작한다.
DC 및 AC 테스트 신호 및 웨이브폼을 인터페이스 카드(24)로부터 DUT(18)로 패싱하기 위해, 컨덕팅 트레이스(40)는 IC 칩(30)을 신호가 인터페이스 카드(24)로 온앤오프로 패싱할 수 있게 하는 인터페이스 보드 커넥터(42)와 연결된다. 인터페이스 보드 커넥터(42)는, 또한, 신호가 테스터(12)로, 그리고 그로부터 패싱되게 하는 인터페이싱 커넥터(46)에 연결되는 컨덕터(44)와 연결된다. 이 예에서, 컨덕터(20)는 IC 칩(18)의 핀(22)과 테스터(12) 사이를 패싱하는 양방향 신호를 위한 인터페이싱 커넥터(46)에 연결된다. 몇몇 배열에서, 인터페이스 디바이스는 테스터(12)로부터 DUT에 하나 이상의 컨덕터를 연결하기 위해 사용된다. 예를 들어, DUT(예컨대, IC 칩(18))는 각각의 DUT 핀에 용이한 엑서스를 제공하기 위해 디바이스 인터페이스 보드(DIB) 상에 설치된다. 이러한 배열에서, 컨덕터(20)는 DUT의 적합한 핀(예컨대, 핀(22))상에 테스트 신호를 두기 위해 DIB에 연결될 수 있다.
이 예에서, 컨덕팅 트레이스(40) 및 컨덕터(44)는 신호를 전달하고 수집하기 위한 인터페이스 카드(24) 및 IC 칩(30)에만 각각 연결된다. 그러나, (IC 칩(36 및 38)과 함께) IC 칩(30)은, 전형적으로, DUT로부터 (DIB를 통해) 신호를 제공하고 수집하기 위해 복수의 컨덕팅 트레이스와 대응 컨덕터와 각각 연결된 복수의 핀(예컨대, 8, 16, 등)을 가진다. 부가적으로, 몇몇 배열에서, 테스터(12)는 하나 이상의 피시험 디바이스와 인터페이스 카드(24, 26, 및 28)에 의해 제공된 채널을 인터페이싱하기 위한 둘 이상의 DIB에 연결될 수 있다.
인터페이스 카드(24, 26, 및 28)에 의해 수행되는 테스트를 개시하고 컨트롤 하기 위해, 테스터(12)는 테스트 신호를 제공하고, DUT 응답을 분석하기 위해 테스트 파라미터(예컨대, 테스트 신호 전압 레벨, 테스트 신호 전류 레벨, 디지털 값, 등)를 제공하는 PMU 컨트롤 회로(48) 및 PE 컨트롤 회로(50)를 포함한다. 테스터(12)는, 또한, 컴퓨터 시스템(14)이 테스터(12)에 의해 실행되는 동작을 컨트롤할 수 있게 하고, 데이터(예컨대, 테스트 파라미터, DUT 응답, 등)를 테스터(12)와 컴퓨터 시스템(14) 사이를 패싱하게 하는 컴퓨터 인터페이스(52)를 포함한다.
서술한 바와 같이, PMU 테스트는, 전형적으로, DC 테스트 신호를 DUT로 전송하는 단계 및 응답 신호를 수집하는 단계를 포함한다. 예를 들어, 테스트 신호는 특정 DC 전류 또는 DC 전압을 DUT에 제공하기 위해 전송될 수 있다. 전형적으로, 이들 테스트 신호가 PMU 스테이지(32) 내의 회로로 생성되었을 때, 원하는 전류 및 전압 레벨이 즉시 달성되지 않고, 이들 신호가 그 소정의 레벨에서 안정화되는 시간이 필요하다. 이 신호 안정화 기간으로 인해, PMU 테스트를 수행하기 위한 추가 시간이 필요하다. DUT(또는 일 그룹의 DUT)상에서 수행되는 PMU 테스트의 수와 이 딜레이 시간의 곱인, 상당한 테스트 시간이 손실된다. 이 손실된 테스트 시간에 동반하여 생산 효율이 감소되고, 제조 비용이 증가한다.
또한, 도 3을 참조하면, PMU 테스트 시간을 줄이기 위해, 비교적 고속의 PE 스테이지(34)가 PMU 테스트 신호를 생성함으로써 몇몇 PMU 테스트를 수행하기 위해 사용된다. PE 스테이지(34)로 PMU 테스트 신호를 생성함으로써, 신호 안정화 시간이 테스트 시간과 함께 감소한다. 부가적으로, PE 스테이지(34)는 PMU 테스트 신호가 제공되는 DUT로부터 응답 신호를 수집하기 위해 사용된다. 특히, PE 스테이 지(34)는 특정 전류신호를 DUT에 제공하는 PMU 테스트 신호를 생성하기 위해 사용된다. PMU 테스트 신호를 제공하는 것과 함께, PE 스테이지(34)는, 또한, 전류 테스트 신호에 응답하여 제공되는 DUT에서의 전압을 센싱한다. PE 스테이지(34)의 (PMU 스테이지(32)와 비교했을 때) 고속 회로를 사용함으로써, PMU 테스트 신호는 비교적 빨리 제공되고, 테스트 시간이 감소된다. 테스트 시간을 감소시킴으로써, 시간이 절감되고, 추가 DUT를 테스트하는데 사용될 수 있으므로, 제조 효율이 증가한다.
PE 스테이지(34)로 PMU 테스트를 개시하기 위해, PE 컨트롤 회로(50)는 컨트롤 신호를 컨덕터(54)를 통해 PE 스테이지(34) 내에 포함된 전류 테스트 신호 제너레이터(56)로 전송한다. 전형적으로, 전류 테스트 신호 제너레이터(56)는 DUT로 전송되는 출력 신호의 전류 레벨을 안정화시키기 위해 컨트롤 신호를 사용한다. 예를 들어, 컨트롤 신호는 (컨덕팅 트레이스(40) 및 컨덕터(44 및 20)를 통해) IC 칩(18)의 핀(22)으로 전달하기 위해 컨덕터(58)를 통해 50 밀리암페어의 DC 전류 신호를 출력하도록 전류 테스트 신호 제너레이터(56)를 다이렉팅할 수 있다.
DC 테스트 전류 신호를 전송하는 것과 함께, PE 스테이지(34)는, 또한, PMU 테스트 신호를 투입한 후 DUT로부터 응답 신호를 수집한다. 예를 들어, DC 전류 테스트 신호를 제공한 후, 전압 신호는 핀(22)으로 전송될 수 있고, DUT로 전류 신호를 제공했던 동일 컨덕터(즉, 컨덕터(20 및 44), 및 컨덕팅 트레이스(40))를 통해, PE 스테이지(34)로 전송될 수 있다. 전압 신호를 수신한 후, 컨덕터(60)는 그 신호를 PE 스테이지(34) 내에 포함된 비교 스테이지(62)에 제공한다. 전압 신호와 소정의 전압을 비교함으로써, 비교 스테이지(62)는 DUT에서 센싱된 응답 신호의 DC 전압 레벨을 판정할 수 있다. DUT에서 센싱된 DC 전압의 레벨을 판정한 후, 비교 스테이지(62)는 대표 데이터를 컨덕터(64)를 통해 그 데이터를 컴퓨터 시스템(예컨대, 컴퓨터 시스템(14)) 또는 다른 타입의 디지털 디바이스(예컨대, 개인 휴대용 정보 단말기(PDA), 셀룰러 폰, 등) 또는 네트워크(예컨대, 인터넷)으로 패싱하는 컴퓨터 인터페이스(52)로 패싱한다.
PE 스테이지(34)가 PMU 테스트 시간을 줄이기 위해 PMU 테스트 신호를 제공함과 동시에, 이 스테이지는, 또한, PE 테스트 기능을 제공한다. 예를 들어, PE 컨트롤 회로(50)는 컨트롤 신호를 컨덕터(66)를 통해, PE 스테이지(34) 내에 포함된 전압 테스트 신호 제너레이터(68)로 전송할 수 있다. 전압 테스트 신호 제너레이터(68)는 (컨덕팅 트레이스(40) 및 컨덕터(44 및 20)와 함께) 컨덕터(70)를 통해 DUT로 전송되는 AC 웨이브 폼과 같은 PE 테스트 신호를 제공한다. PMU 테스트 신호를 제공하는 것과 유사하게, DUT는 PE 테스트 신호에 응답하여 신호를 생성할 수 있다. 이들 응답 신호 중 일부는 PE 스테이지(34)에 의해 컨덕터(20, 44) 및 컨덕팅 트레이스(40)를 통해 수신될 수 있다. 신호를 수신한 후, 이들은 분석을 위해 컨덕터(60)를 통해 비교 스테이지(62)로 전송될 수 있다. 예를 들어, AC 신호는 PE 스테이지(34)에 의해 전압 테스트 신호 제너레이터(68)로부터 전송된 AC 신호에 응답하여 수신될 수 있다. 비교 스테이지(62)에 도착한 후, 이 AC 응답 신호는 소정의 전압 레벨과 비교하여 그 신호가 그 전압보다 높은지 낮은지를 판정할 수 있다. 판정된 후, 그 비교치를 나타내는 데이터는 컴퓨터 시스템(14)과 같은 컴퓨 터 시스템에 의한 다른 분석을 위해, 컨덕터(64)를 통해 컴퓨터 인터페이스(52)로 전송될 수 있다.
또한, 도 4를 참조하면, 전압 테스트 신호 제너레이터(68), 전류 테스트 신호 제너레이터(56), 및 비교 스테이지(62)를 포함하는 PE 스테이지(34)에 대한 예시적 회로가 도시되어 있다. PE 테스트 신호를 DUT에 제공하는 것과 함께, PE 스테이지(34)는 PMU 테스트 시간을 줄이기 위해 PMU 테스트 신호를 제공한다. 특히, 전류 테스트 신호 제너레이터(56)는 컨덕터(58) 및 컨덕팅 트레이스(40)를 통해 DUT(예컨대, IC 칩(18))으로 전송되는 PMU 전류 테스트 신호를 제공하는데 사용된다. DC 전류 테스트 신호를 수신하는 것에 응답하여, 전압 응답 신호는 DUT에 의해 제공된다. 예를 들어, 전류 테스트 신호를 핀(22)으로 포싱함으로써, 전압 신호는 DUT의 입력 임피던스로 인해 핀(22)에 제공될 수 있다. 핀(22)에서의 이 전압 신호는 컨덕터(20, 44), 및 컨덕터(44)를 통해 PE 스테이지(34)에 제공된다. 신호가 DUT에 의해 제공될 때, 전류 테스트 신호 제너레이터(56) 및 전압 테스트 신호 제너레이터(68)는 고출력 임피던스 모드에 놓인다. 고출력 임피던스 모드로 인해, 전압 신호는 컨덕터(60)를 통해 비교 스테이지(62)로 제공되고, 전류 테스트 신호 제너레이터(56) 및 전압 테스트 신호 제너레이터(68)에 의해 수신되지 않는다. 비교 스테이지(62)는 DUT로부터의 전압 신호의 레벨을 판정하고, 신호를 이 전압 레벨을 식별하는 컴퓨터 인터페이스(52)에 제공한다. 언급한 바와 같이, PE 테스트를 위해 사용되는 회로는, 예컨대, 디지털 테스트 신호를 DUT에 제공하고, DUT로부터의 대응 응답 신호를 수집하기 위해 비교적 고속으로 동작한다. PMU 테 스트를 위해 PE 스테이지(34)의 이러한 고속 회로를 사용함으로써, PMU 테스트는 더 빠르게 수행되고, 테스트 시간이 절감되어, 보다 많은 PMU 및 PE 테스트와 같은 추가 오퍼레이션이 가능하다.
전류 테스트 신호를 제공하기 위해, PE 컨트롤 회로(50)는 신호를 컨덕터(54)를 통해 전류 테스트 신호 제너레이터(56)로 전송한다. 이 예에서, 컨덕터(54)는 PE 컨트롤 회로로부터의 신호를 이 신호를 컨디셔닝하고(예컨대, 증폭하고), 그 신호를 컨덕터(74)를 통해 다이오드 브릿지(76)로 전송하는 증폭기(72)에 제공한다. 다이오드 브릿지(76)에 의해 수신된 신호는 브릿지 내에 포함된 다이오드를 바이어싱하고, 제너레이터(56)에 의해 제공된 전류 신호를 컨트롤하기 위해 사용된다. 다이오드 브릿지(76)를 바이어싱함으로써, 전류는 전류 소스(78)로부터 컨덕터(58)로 흐르거나, 전류는 컨덕터(58)로부터 그라운드 터미널(82)에 연결된 제2전류 소스(80)로 흐른다. 제너레이터(56)가 전류 소스(78) 및 전류 소스(80)를 사용함으로써 양방향 전류 흐름을 제공하기 때문에, PE 컨트롤 회로(50)는 다이오드 브릿지(76)의 바이어스를 컨트롤함으로써 DUT로 전송된 전류 신호를 변조할 수 있다. 변조된 전류 신호를 제공함으로써, 테스터(12)는 PE 테스트를 위해 다양한 AC 신호를 DUT에 제공할 수 있다. 전류 테스트 신호 제너레이터(56)는, 또한, 전류 소스(78)로부터, 또는 전류 소스(80)로 흐르는 전류를 각각 컨트롤하는 두 개의 스위치(84 및 86)를 포함한다. 예를 들어, 스위치(84)가 닫히면, 전류 소스(78)는 다이오드 브릿지(76)에 연결되고, 전류 신호를 컨덕터(58)를 통해 DUT로 전송할 수 있다. 이와 유사하게, 스위치(86)가 닫히면, 전류 소스(80)는 다이오드 브릿 지(76)에 연결되고, 컨덕터(58)를 통해 전류가 인출될 수 있다. 스위치(84 및 86)가 오픈되면, 그 대응하는 전류 소스(78 또는 80)는 다이오드 브릿지(76)로부터 분리된다.
PE 테스트를 위해 전압 테스트 신호를 DUT에 제공하기 위해, 전압 신호는 DUT(예컨대, IC 칩(18)의 핀(22))에 제공된다. 이 전압 신호는 DUT로부터 컨덕팅 트레이스(40)에 (컨덕터(20 및 44)를 통해) 제공된다. 전압 테스트 신호 제너레이터(68) 및 전류 테스트 신호 제너레이터(56)의 출력 임피던스가 비교적 크기 때문에, 이들 스테이지는 격리되고, 이 전압 신호는 분석을 위해 비교 스테이지(62)에 제공된다. 일 분석을 위해, 이 전압 신호는 일 전압 레벨(즉, VHI) 및 로우 전압 레벨(즉, VLOW)와 비교된다. 비교를 수행함으로써, 비교 스테이지(62)는 컨덕터(60) 상의 전압 신호가 VHI 보다 큰지, VLOW 보다 낮은지, 또는 VHI와 VLOW 사이인지를 판정할 수 있다. 전압을 약간의 차이인 VHI 및 VLOW로 할당함으로써, 전압신호의 값이 대략적으로 판정될 수 있다. 예를 들어, VLOW는 0.65볼트로 셋팅될 수 있고, VHI는 0.75볼트로 셋팅될 수 있다. 비교 스테이지(62)가 DUT로부터의 전압 신호가 VHI와 VLOW 사이에 있다고 판정하면, 0.7볼트의 전압 레벨이 그 전압 신호를 대략적으로 특성화하기 위해 사용될 수 있다. 비교 스테이지(62)가 그 전압이 VLOW 보다 낮거나, VHI 보다 크다고 판정하면, 새로운 전압이 VLOW 및 VHI에 할당될 수 있다. 예컨대, VLOW 및 VHI는 검출 윈도우 너비를 유지하기 위해 동일한 양으로 증가되거나 감소될 수 있다. 대안으로써, VLOW 및 VHI는 검출 윈도우를 넓히거나 좁히도록 조절될 수 있다. 그 다음, 이러한 VLOW 및 VHI에 대한 조절된 전압은 신호의 대략적인 전압 레벨과 전압 신호와 비교될 수 있다. 몇몇 배열에서, VLOW 및 VHI의 조절, 및 전압을 비교하는 것은 DUT로부터의 전압 신호를 대략적으로 얻기 위해서 반복적인 방법으로 수행될 수 있다.
이러한 예에서, 비교 스테이지(62)는 DUT로부터의 컨덕터(60) 상의 전압 신호를 대략적으로 구하기 위해 두 개의 연산 증폭기(92, 94)를 포함한다. 연산 증폭기(92)는 비가역 입력부(96)에 전압 신호가 제공되고, 가역 입력부(98)에 VHI가 제공된다. 이와 유사하게, 연산 증폭기(94)는 가역 입력부(100)에 (컨덕터(102)를 통해) 전압 신호가 제공되고, 비가역 입력부(104)에 VLOW가 제공된다. 연산 증폭기(92)는 신호를 전압신호가 VHI 보다 큰지 작은지를 식별하는 출력부(106)에 제공한다. 이와 유사하게, 연산 증폭기(94)는 신호를 전압신호가 VLOW 보다 큰지 작인지를 식별하는 출력부(108)에 제공한다. 이 예에서, 이들 신호는 모두 컴퓨터 인터페이스(52)로 각각의 컨덕터(110 및 112)를 통해 전송된다. 이들 신호를 컴퓨터 인터페이스(52)에 제공함으로써, 비교 스테이지(62)에 의해 수행된 비교를 나타내는 데이터는 테스터(12) 및 컴퓨터 시스템(14)의 다른 부분에 제공될 수 있다. 이 데이터를 기초로, DUT로부터의 전압 신호는 그 전압이 VLOW와 VHI 사이에 있는지 대략적으로 어림할 수 있다. 신호 전압이 VHI 보다 크거나, VLOW 보다 작으면, 컴퓨터 시스템(14) 또는 테스터(12)는 VLOW 및/또는 VHI에 대한 조절을 개시하고, 전압 신호의 다른 비교를 실행한다. PE 스테이지(34)가 PMU 스테이지에 비해 고속으로 동작하기 대문에, PE 스테이지(34)로 PMU 테스트를 수행함으로써, 효율이 증가하고, 테스트 시간이 감소된다.
몇몇 실시예에서 도 5를 참조하면, 반도체 디바이스 테스터(12)는 DUT(또는 복수의 DUT)의 다수의 핀과 통신할 수 있는 인터페이스 카드(260)를 포함한다. 예를 들어, 인터페이스 카드(260)는 테스트 신호를, 예컨대, 32, 64, 또는 128핀으로 전송하는 단계, 및 이 대응 응답을 수집하는 단계를 개시할 수 있다. 핀으로의 각각의 통신 링크는 전형적으로 채널이라 불리고, 많은 수의 채널을 재공함으로써, 테스트 시간이 감소된다. 일 인터페이스 카드 상에 많은 채널을 제공하는 것과 함께, 테스터(12) 내에 복수의 인터페이스 카드를 포함함으로써, 채널의 전체 개수가 증가하고, 그로 인해 테스트 시간이 더 감소된다. 이 예에서, 두 개의 인터페이스 카드(280 및 300)가 테스터(12) 내에 복수의 인터페이스 카드가 설치될 수 있음을 설명하기 위해 도시되어 있다.
각각의 인터페이스 카드는 특수한 테스트 기능을 수행하기 위해 전용 집적회로(IC) 칩(예컨대, 주문형 반도체(ASIC))를 포함할 수 있다. 예를 들어, 인터페이스 카드(260)는 PMU 및 PE 테스트를 수행하기 위한 IC 칩(320)을 포함한다. 부가 적으로, 인터페이스 카드(280 및 300)는 각각 PMU 및 PE 테스트를 제공하는 IC 칩(340 및 360)을 포함한다. 전형적으로, PMU 테스트는 입출력 임피던스, 누설전류, 및 다른 타입의 DC 성능 특성과 같은 값을 판정하기 위해 DC 전압 또는 전류 신호를 DUT에 제공하는 단계를 포함한다. PE 테스트는 AC 테스트 신호 및 웨이브폼을 DUT(예컨대, IC 칩(18))로 전송하는 단계, 및 DUT의 성능을 더 특성화하기 위해 응답을 수집하는 단계를 포함한다. 예를 들어, IC 칩(320)은 DUT에 저장하기 위한 일 백터의 바이너리 값을 나타내는 AC 테스트 신호를 (DUT로) 전송하는 단계를 개시할 수 있다. 저장된 후, DUT는 올바른 바이너리 값이 저장되었는지 판정하기 위해 테스터(12)에 의해 엑서스된다. 디지털 신호는, 전형적으로, 급격한 전압 변화를 포함하기 때문에, IC 칩(320) 상의 PE 회로는 IC 칩(320) 상의 PMU 회로와 비교하여 비교적 고속으로 동작한다.
DC 및 AC 테스트 신호 및 웨이브폼을 인터페이스 카드(260)로부터 DUT(18)로 패싱하기 위해, 한 쌍의 컨덕팅 트레이스(380, 400)는 IC 칩(320)을 각각의 컨덕터(200 및 240)에 연결한다. 몇몇 배열에서, 인터페이스 디바이스는 DUT와 컨덕터(200 및 240)를 연결하기 위해 사용될 수 있다. 예를 들어, DUT(예컨대, IC 칩(18)는 각각의 DUT 핀이 용이하게 엑서스가능하도록 디바이스 인터페이스 보드(DIB) 상에 설치될 수 있다. 이러한 배열에서, 컨덕터(200 및 240)는 DUT의 적합한 핀 상에 테스트 신호를 두기 위해 DUT에 각각 연결될 수 있다.
이 예에서, 두 도체(380, 400)만이 각각 IC 칩(320)을 컨덕터(200 및 240)에 연결한다. IC 칩(340 및 360)과 함께, IC 칩(320)은 복수의 컨덕터로 DIB에 각각 연결되어 있는 전형적으로 복수의 핀(예컨대, 8, 16, 등)을 가진다.부가적으로, 몇몇 배열에서, 테스터(12)는 인터페이스 카드(260, 280, 및 300)에 의해 제공된 채널과 하나 이상의 피시험 디바이스를 인터페이싱하기 위해 둘 이상의 DIB에 연결될 수 있다.
인터페이스 카드(260, 280, 및 300)에 의해 수행되는 테스트를 개시하고 컨트롤하기 위해, 테스트 신호를 제공하고, DUT 응답을 분석하기 위해 테스트 파라미터(예컨대, 테스트 신호 전압 레벨, 테스트 신호 전류 레벨, 디지털 값, 등)을 제공하는 PMU 컨트롤 회로(420) 및 PE 컨트롤 회로(440)를 포함한다. 테스터(12)는, 또한, 컴퓨터 시스템(14)이 테스터(12)에 의해 수행되는 동작을 컨트롤하고, 데이터가 테스터(12)와 컴퓨터 시스템(14) 사이를 패싱할 수 있게 하는 컴퓨터 인터페이스(460)를 포함한다.
도 6을 참조하면, PMU 테스트를 수행하기 위한 PMU 스테이지 (480)를 포함하는 IC 칩(320)의 일부분이 도시되어 있다. PMU 테스트 신호를 DUT(18)로 전송하는 단계를 개시하기 위해, PMU 컨트롤 회로(420)는 DC 신호를 컨덕팅 트레이스(500)를 통해 그 신호를 컨디셔닝하고(예컨대, 증폭하고), 그 신호를 출력부(560)로 전송하는 구동회로(540)의 입력부(520)로 전송한다. 예를 들어, PMU 컨트롤 회로(420)는 3볼트의 DC 신호를 입력부(520)에 제공할 수 있다. 이 입력 신호를 사용하여, 구동회로(540)는 단일 이득을 적용할 수 있고, 3볼트의 DC 신호를 고임피던스 출력부(560)에 제공할 수 있다. PMU 테스트를 위해 3볼트의 DC 신호를 IC 칩(18)으로 전송하기 위해, 컨덕터(580)는 출력부(560)에 연결된다. 컨덕터(580)는 DUT로 전 송된 PMU 테스트 신호를 모니터링하기 위해 사용되는 센스 저항(600)에 연결된다. 센스 저항(600)은, 또한, 테스트 신호가 IC 칩(320)으로 나갈 수 있게 하는 인터페이스 커넥터(640)로 3볼트의 DC 테스트 신호를 제공하는 컨덕터(620)에 연결된다. 이 예에서, 인터페이스 커넥터(640)는 PMU 테스트 신호를 IC 칩(18)의 핀(220)으로 컨덕터(200)를 통해 제공하는 컨덕터(380)에 연결된다.
이 예에서, 3볼트의 DC 신호는 PMU 테스트를 수행하기 위해 반도체 디바이스 테스터(12)에 의해 핀(220)으로 제공된다. 그러나, IC 칩(18)이 이 신호로부터 전류를 인출하면, 구동회로(540)와 IC 칩(18) 사이에 존재하는 임피던스에 의해 전압강하가 발생한다. 전류가 핀(220)으로 흐르면, 전압강하는 센스저항(600)에서 발생한다. 부가적으로, 인터페이스 커넥터(620) 및/또는 컨덕터(620, 380, 및 200) 내에 존재하는 저항이 이 전류 흐름으로 인한 전압 강하를 일으킬 수 있다. 이러한 전압강하로 인해, 핀(220)에서의 DC 신호의 레벨은 구동회로(540)의 입력부(520)에 존재하는 3볼트의 DC 신호 보다 실질적으로 (예컨대, 1 볼트) 낮을 수 있다.
구동회로(540)와 IC 칩(18) 사이에서 발생되는 전압강하를 보상하기 위해, 반도체 디바이스 테스터(12)는 신호 손실을 검출하고, 구동회로(540)의 출력을 적절하게 조절하는 회로를 포함한다. 예를 들어, 핀(220)에서의 테스트 신호가 2볼트 신호로 감소되었다면, 테스터(12)는 이 1볼트의 신호 손실을 검출하고, IC 칩(18)으로 원하는 3볼트의 신호가 도달하도록 구동회로(540)의 출력을 조절한다. DUT에서의 신호 손실을 검출하기 위해, 일 종래 기술이 DUT에 존재하는 테스트 신 호를 모니터링하고, 검출된 신호 손실을 보상하기 위해 구동회로(540)의 출력을 조절한다. 이 예에서, IC 칩(18)에 제공된 PMU 테스트 신호를 모니터링하기 위해, 컨덕터(240)는 핀(220)에 연결된다. 핀(220)에 존재하는 테스트 신호를 모니터링 함으로써, 피드백 신호는 그 출력을 조절하기 위해 구동회로(540)로 전송될 수 있다. 특히, 이 피드백 신호는 컨덕터(240)를 통해 인터페이스 커넥터(660)에 연결된 컨덕터(400)로 패싱될 수 있다. 인터페이스 커넥터(660)는 피드백 신호를 IC 칩(320)의 내부 회로에 제공한다. 이 예에서, 피드백 신호는 컨덕터(240 및 400) 및 인터페이스 커넥터(660)를 통해 최소한의 전류가 인출되도록 버퍼 증폭기(700, 예컨대, 단위 이득 증폭기)의 입력부(680)로 패싱된다. 버퍼 증폭기(700)는 IC 칩(320) 내에 통합될 수 있고, 다른 배열에서, IC 칩(320)의 외부에 위치될 수도 있다. 예를 들어, 버퍼 증폭기(700)는 인터페이스 카드(260) 상에, 또는 DUT 부근에 위치될 수 있다.
버퍼 증폭기(700)는 피드백 신호를 컨덕터(740)를 통해 구동회로(540)에 제공되는 소스 피드백을 컨트롤하는 스위치(720)로 패싱한다. 전형적으로, 테스터(12) 또는 컴퓨터 시스템(14)은 스위치(720)가 놓인 포지션을 컨트롤한다. 스위치(720)가 컨덕터(740) 및 컨덕터(760)에 연결된 위치에 놓이면, 핀(22)으로부터의 피드백 신호는 구동회로(540)의 입력부(780)에 제공된다. 이 피드백 신호를 제공함으로써, 구동회로(540)는 피드백 신호와 (입력부(520)에서의) PMU 컨트롤 회로(420)에 의해 제공된 테스트 신호 사이의 차이를 판정할 수 있다. 예를 들어, 피드백 신호가 2볼트의 DC 신호이고, PMU 컨트롤 회로(420)로부터의 신호는 3볼트 의 DC 신호이면, 구동회로(540)는 이 신호를 비교하여, 핀(220)으로의 전송동안 1볼트가 손실되었음을 판정한다. 이 손실을 보상하기 위해, 구동회로(540)는 그 출력을 4볼트의 DC 신호가 출력부(560)로부터 제공되도록 조절할 수 있다. 마찬가지로, 구동회로(540)와 DUT 사이의 손실로 인해, 4볼트의 신호는 핀(220)에서 3볼트의 신호로 감소된다. 그러므로, 핀(220)에 존재하는 신호를 모니터링하고, 구동회로(540)의 출력을 적절하게 조절함으로써, 원하는 테스트 신호가 DUT에 제공된다.
DUT에 제공되는 PMU 테스트 신호를 모니터링하기 위한 다른 종래 기술은 DUT에 의해 인출되는 전류를 모니터링하는 것이다. 이 전류 흐름을 모니터링함으로써, 구동회로(540)의 출력은 이 인출된 전류로 인한 전압 강하를 보상하기 위해 조절될 수 있다. 이 모니터링 기술을 제공하기 위해, 한 쌍의 컨덕터(800, 820)는 저항에 걸린 전압을 검출하기 위해 센스 저항(600)에 연결된다. 그러므로, 핀(200)이 컨덕터(200, 380, 및 620)로부터 전류를 인출하면, 전압은 센스 저항(600)에 걸쳐 검출된다. 컨덕터(800 및 820)는 센스 저항(600)에 걸쳐 존재하는 이러한 전압 강하를 센스 저항(600)에 걸친 전압 강하를 나타내는 DC 신호를 제공하는 버퍼 증폭기(840)에 제공한다. 컨덕터(860)는 버퍼 증폭기(840)의 출력부로부터의 DC 신호를 스위치(720)로 패싱한다. 스위치(720)가 컨덕터(860) 및 컨덕터(760)를 연결하기 위해 (테스터(12) 또는 컴퓨터 시스템(14)에 의해) 닫히면, 버퍼 증폭기(840)로부터의 DC 신호는 구동회로(540)의 입력부(780)에 제공된다. 컨덕터(740) 상에 존재할 수 있는 DC 신호와 유사하게, 컨덕터(860) 상에 존재하는 피드백 신호는 DUT에 의해 인출되는 전류를 보상하기 위해 그 출력을 조절하기 위 해 구동회로(540)에 의해 사용된다.
센스 저항(600) 또는 DUT(예컨대, 핀(220)에서 검출되는 피드백 신호로 PMU 테스트 신호를 모니터링함으로써, 구동회로(540)는 구동회로와 DUT 사이의 신호 손실을 정확하게 조절할 수 있다. 그러나, 이들 피드백 신호는 모두 스위치(720)에 의해 수신되기 전에 상당한 거리에 걸쳐 전송된다. 예를 들어, 핀(220)에서 검출된 DC 전압 신호는 인터페이스 커넥터(660) 및 버퍼 증폭기(700)를 통해 패싱됨과 동시에 컨덕터(240, 400, 및 740)를 통해 전송된다. 센스 저항(600)에 걸친 전압을 모니터링하기 위해, 피드백 DC 전압 신호는 버퍼 증폭기(840)를 통해 패싱됨과 함께, 컨덕터(800, 820, 및 860)를 통해 패싱된다. 이들 전송 거리는 적절한 테스트 신호를 위해 구동회로(540)의 출력을 조절하기 위한 시간 지연을 일으킨다. 마찬가지로, 이 시간 지연으로 인해, PMU 테스트를 수행하기 위해 추가 시간이 필요하게 된다. 보다 많은 디바이스가 테스트될수록, 상당한 테스트 시간이 손실된다.
적절한 DC 테스트 신호를 제공하기 위해 구동회로(540)에 대한 시간을 줄이기 위해, PMU 스테이지(480)는 구동회로(540)의 출력부(560)에서의 신호를 모니터링하기 위한 피드백 회로를 포함하고, 피드백 신호를 스위치(720)에 제공한다. 출력부(560)에서의 신호를 모니터링함으로써, 구동회로(540)에 피드백 신호를 제공하기 위해 필요한 시간은 상당히 감소된다. 피드백 신호를 제공하기 위한 시간을 감소시킴으로써, 구동회로(540)는 DUT에 의해 인출되는 전류에 대한 그 출력을 비교적 빠르게 조절한다. 이 예에서, 피드백 회로는 구동회로(540)의 출력부(560) 및 스위치(720)에 연결된 컨덕터(880)에 의해 제공된다. 스위치(720)가 닫히면(그러 므로, 컨덕터(880)와 컨덕터(760)가 연결되면), 출력부(560)에 존재하는 신호는 구동회로(540)의 입력부(780)에 제공된다. 따라서, 출력부(560)에 존재하는 DC 테스트 신호가 IC 칩(18)에 의해 인출된 전류로 인해 (예컨대, 2볼트의 DC 신호로) 감소되면, 구동회로(540)는 그 출력 신호를 원하는 테스트 신호(예컨대, 3볼트의 DC 신호)가 핀(220)에서 수신되도록 비교적 빠르게 조절할 수 있다.
이 예에서, 컨덕터(880)는 출력부(560)로부터 스위치(720)에 피드백 신호를 제공하지만, 다른 배열에서, 다른 회로가 피드백 회로를 제공하기 위해 구현될 수 있다. 예를 들면, 버퍼 증폭기는 컨덕터에 의해 인출되는 전류를 줄이기 위해 컨덕터(88) 사이에 연결될 수 있다. 또한, 컨덕터(880)는 출력부(560)로부터 입력부(780)에 직접 연결될 수 있다. 스위치(720)를 제거함으로써, 진행 지연이 보다 감소된다. 그러나, 스위치(720), 및 센스 저항(600)에 걸친 그리고/또는 핀(220)에서의 전압 신호를 모니터링하는 회로를 포함하는 것은 DUT에서 (또는 부근에서) 정확한 피드백 신호가 검출되게 한다. 그러나, 센스 저항(600) 및 핀(220)에서 PMU 테스트 신호를 모니터링하는 것은 구동회로(540)가 구동회로의 출력을 조절하기 위해 필요한 시간을 증가시키고, 전체 PMU 테스트 시간을 증가시킨다.
도 7을 참조하면, 각각의 인터페이스 카드 상의 차지된 공간을 줄이고, 출력 스테이지 리둔던시를 줄이기 위해, PE 회로 및 PMU 회로는 동일 IC 칩에 통합된다. 부가적으로, PE 회로 및 PMU 회로는 PE 및 PMU 기능을 모두 제공하는 각각의 IC 칩 내에 회로를 줄이기 위해 공통 출력 스테이지를 공유한다. 설명의 목적으로, 테스터(12)의 다른 실시예는 DUT(예컨대, 메모리 칩, 마이크로 프로세서, 아날로그-투- 디지털 컨버터, 등)의 테스트를 위한 PE 및 PMU 기능을 제공하는 IC 칩이 각각 설치된 일련의 인터페이스 카드(885, 905, 925)를 포함한다. 특히, IC 칩(945, 965, 및 985)는 각각 PE 및 PMU 테스트 신호를 제공하기 위한 회로를 포함한다. 동일 IC 칩 상에 PE 및 PMU 기능을 결합함으로써, 각 인터페이스 카드 상의 칩의 개수가 줄어들고, 각 카드 상의 공간이 절약된다. 이 절약된 공간은, 예컨대, 부가 기능을 구현하거나, 인터페이스 카드에 보다 많은 테스트 채널을 추가하는데 사용될 수 있다. 또한, 각 IC 칩상의 PE와 PMU 회로 사이에 공통 출력 스테이지를 공유함으로써, 리둔던트 출력 스테이지 및 임피던스 매칭 저항을 위해 미리 사용했던 칩 영역이 절약된다. 테스터(12)는 DUT의 적합한 핀으로 테스트 신호를 다이렉팅하기 위해 인터페이스 보드(1005)에 연결된다. 부가적으로, 테스터(12)는 PMU 컨트롤 회로(1025), PE 컨트롤 회로(1045), 및 테스터(12)와 컴퓨터 시스템(예컨대, 컴퓨터 시스템(14)) 사이에 커맨드 및 데이터를 패싱하기 위한 컴퓨터 인터페이스(1065)를 포함한다.
도 8을 참조하면, DUT로 PE 및 PMU 테스트 신호를 모두 제공하기 위한 회로를 포함하는 IC 칩(965)의 일부분이 도시되어 있다. 부가적으로, IC 칩(965)은 PE 및 PMU 회로 모두에 의해 공유되는 출력 스테이지(1085)를 포함한다. 부가적으로, 동일 IC 칩상에 두 기능을 모두 구현함으로써, 인터페이스 카드(905) 상의 보드 공간이 절약된다.
PMU 컨트롤 회로(1025)는 DC 테스트 신호를 증폭기(1105)를 통해, 그 신호를 특정 출력 포트로 다이렉팅하는 선택기(1145)의 입력부(1125)로 전송한다. 이 예 Dp서, 선택기(1125)는 다섯 개의 출력 포트(1165, 1185, 1205, 1225, 및 1245)를 포함한다. 각각의 출력 포트는 특정 전류 레벨(예컨대, 50 밀리암페어, 2 밀리암페어, 200 마이크로암패어, 20 마이크로암패어, 2 마이크로암패어, 등)을 가진 DC 테스트 신호를 DUT에 제공하기 위해 사용된다. 센스 저항(1265, 1285, 및 1305)은 대응 출력 포트로부터 진행하는 특정 DC 테스트 신호를 센싱하기 위해 상이한 저항값을 가진다. 출력 포트(1225)는 DC 테스트 신호를 패싱하기 위해 (센스 저항을 포함하지 않는) 컨덕팅 트레이스(1325)에 연결된다. 다른 배열에서, 다른 타입의 저항 또는 저항 네트워크가 선택기(1145)의 출력 포트(1165, 1185, 1205, 1225, 및 1245)에 연결될 수 있다. 예를 들어, 컨덕터(1325)와 함께 직렬로 삽입될 수 있다.
출력 포트(1165, 1185, 1205, 및 1225)로부터의 테스트 신호는 저항(1345)을 통해, 공유된 출력 스테이지(108)로의 테스트 신호의 통과를 컨트롤하는 스위치(1365)로 패싱된다. 스위치(1365)는 테스터(12)에 의해 또는 컴퓨터 시스템(145)과 같은 컴퓨터 시스템으로부터 전송된 커맨드에 의해 컨트롤될 수 있다. 전형적으로, PMU 테스트가 실행된 때, 스위치(1365)는 닫힌다. 그러나, PMU 신호(예컨대, 50 밀리암패어)가 출력 포트(1245)로부터 제공된 때, 스위치(1365)는 오픈된다. 부가적으로, PE 테스트를 실행하기 위해, 스위치(1365)는 오픈된다. 스위치(1365)의 포지션을 컨트롤하기 위해, 테스터(12)는 스위치(1365)를 오픈 포지션, 또는 닫힌 포지션으로 놓는 단계를 개시하기 위한 전압 또는 전류 신호를 제공할 수 있다. 스위치(1365)는 반도체 디바이스 개발 및 제조 분야에서 주지된 다양 한 기술에 의해 IC 칩(965)으로 통합될 수 있다. 예를 들어, 하나 이상의 트랜지스터 또는 다른 타입의 반도체 컴포넌트는 스위치(1365)를 제공하기 위해서 IC 칩965)에 통합될 수 있다.
비교적 높은 전류의 PMU 테스트 신호를 제공하기 위해, 선택기(1145)는, 또한, 테스트 신호를 증폭하는 PE/PMU 구동기(1385)에 연결된다. 특히 출력 포트(1245)는 컨덕터(1425)를 통해 PE/PMU 구동기(1385)의 입력부(1405)에 연결된다. PE/PMU 구동기(1385)는 IC 칩(96)에 통합된 PMU 및 PE 회로에 의해 공유된다. 구동기(1385)를 공유함으로써, PMU 테스트 신호는 PE 테스트 신호를 위해 사용되는 동일한 구동기에 의해 증폭될 수 있다. 예를 들어, 구동기(1385)로 PMU 테스트 신호를 증폭함으로써, 큰 DC 전류 신호(예컨대, 50 밀리암패어)가 테스트를 위해 DUT에 제공될 수 있다. PE 테스트 신호와 함께 비교적 큰 전류의 PMU 테스트 신호를 제공하기 위해 동일한 구동기를 사용함으로써, 리둔던트 구동기가 필요하지 않고, IC 칩(965) 상의 칩 공간이 절약된다. 부가적으로, 동일한 구동기(1385)를 사용함으로써, 전력 소비, 또한, 리둔던트 구동기의 전력 요구량을 감소시킴으로써 절약될 수 있다.
PE 컨트롤 회로(1045)는 PE 테스트 신호를 PE/PMU 구동기(1385)의 다른 입력부(1445)로 컨덕터(1465)를 통해 제공된다. PE/PMU 구동기(1385)의 출력부(1485)는 증폭된 PE 테스트 신호 (또는 고전류의 PMU 테스트 신호)를 공유된 출력 스테이지(1085)로 전송한다. 이러한 배열에서, 출력 스테이지(1085)는 임피던스 매칭을 위한 저항(1505)을 포함하지만, 둘 이상의 저항이 출력 스테이지(1085)에 포함될 수 있다. 예를 들어, 저항(1505)은 DIB에 연결된 전송 라인을 매칭시키기 위해 50옴의 저항을 가질 수 있다.
출력 스테이지(1085)가 PE 및 PMU 회로에 의해 공유되기 때문에, PE 및 PMU 테스트 신호는 저항(1505)을 통해 패싱된다. 예를 들어, 더 높은 전류의 PMU 테스트 신호 및 PE 테스트 신호는 PE/PMU 구동기(1385)의 출력부(1485)로부터 저항(1505)로 전송된다. 이와 유사하게, 더 낮은 전류의 PMU 테스트 신호는 (닫힌 위치의) 스위치(1365)로부터 컨덕터(1525)를 통해 저항(1505)으로 패싱된다. 이들 더 낮은 전류의 PMU 테스트 신호는 고전류 PE 테스트 신호 및 고전류 PMU 테스트 신호(예컨대, 50 밀리암페어)를 패싱하는 동일 저항(저항(1505))을 통해 패싱된다. 저항(1505)의 저항을 감안하기 위해, 저전류 PMU 테스트 신호의 신호 레벨은 증폭기(1105) 또는 PMU 컨트롤 회로(1025)에 의해 증가될 수 있다. 또한, 저항(1505)의 저항을 감안하기 위해 다른 기술이 구현될 수 있다. 예를 들어, 저항(1265, 1285, 1305, 및 1345)의 저항은, 저항(1505)의 저항을 감안하여 (예컨대, 50옴 만큼) 감소될 수 있다. PE/PMU 구동기(1385)를 공유하는 것과 유사하게, 출력 스테이지(1085)의 사용을 공유함으로써, 저항(1505)은 통상적으로 DUT에 PMU 및 PE 테스트 신호를 제공하기 위해 사용되고, IC 칩(965) 상의 공간이 절약된다.
많은 구현 방법이 서술되었다. 그럼에도 불구하고, 다양한 수정이 만들어질 수 있음이 이해될 것이다. 따라서, 다른 구현도 첨부된 청구항의 범위 내에 속한다.

Claims (30)

  1. 반도체 디바이스 테스터에 있어서,
    제1 교류 전류(AC) 및 직류 전류(DC) 테스트 신호를 반도체 피시험 디바이스에 제공하도록 구성되고 또한 상기 반도체 피시험 디바이스로부터의 응답을 센싱하도록 구성된 핀 전자기기(PE) 스테이지; 및
    제2 DC 테스트 신호를 상기 반도체 피시험 디바이스에 제공하도록 구성된 파라미터 측정 유닛(PMU) 스테이지를 포함하고,
    상기 제1 DC 테스트 신호는 상기 제2 DC 테스트 신호보다 더 높은 전류 레벨을 가지며, 상기 PMU 스테이지는 상기 PMU 스테이지로부터 상기 PE 스테이지로 테스트 전류를 제공하도록 구성된 선택기를 포함하고, 상기 테스트 전류는 상기 제2 DC 테스트 신호를 발생시키는데 사용되는 것을 특징으로 하는 반도체 디바이스 테스터.
  2. 제 1 항에 있어서, 상기 센싱된 응답은 상기 반도체 피시험 디바이스에 존재하는 전압을 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  3. 제 1 항에 있어서, 상기 PE 스테이지는 적어도 하나의 전류 소스를 포함하는 것을 특징으로 하는 반도체 디바이스 테스터.
  4. 제 1 항에 있어서, 상기 PE 스테이지는 상기 반도체 피시험 디바이스의 상기 센싱된 응답을 나타내는 신호를 생성하도록 또한 구성된 것을 특징으로 하는 반도체 디바이스 테스터.
  5. 반도체 테스터에 있어서,
    제1 테스트 신호를 반도체 피시험 디바이스에 제공하도록 구성된 핀 전자기기(PE) 스테이지; 및
    제2 테스트 신호를 상기 반도체 피시험 디바이스에 제공하도록 구성된 파라미터 측정 유닛(PMU) 스테이지를 포함하고,
    상기 제1 테스트 신호는 제1 교류 전류(AC) 및 직류 전류(DC) 테스트 신호를 포함하고, 상기 제2 테스트 신호는 제2 DC 테스트 신호만을 포함하고, 상기 PE 스테이지는 상기 PMU 스테이지보다 더 높은 속도로 동작하는 것을 특징으로 하는 반도체 테스터.
  6. 제 5 항에 있어서, 상기 PE 스테이지는 상기 제1 DC 테스트 신호를 생성하기 위한 다이오드를 포함하는 것을 특징으로 하는 반도체 테스터.
  7. 제 5 항에 있어서, 상기 PE 스테이지는 상기 제1 테스트 신호를 생성하기 위한 적어도 하나의 전류 소스를 포함하는 것을 특징으로 하는 반도체 테스터.
  8. 제 5 항에 있어서, 상기 PE 스테이지는 상기 제1 DC 테스트 신호에 응답하여 상기 반도체 피시험 디바이스로부터 신호를 수신하도록 구성된 비교기 스테이지를 포함하는 것을 특징으로 하는 반도체 테스터.
  9. 제 8 항에 있어서, 상기 수신된 신호는 전압 신호인 것을 특징으로 하는 반도체 테스터.
  10. 제 9 항에 있어서, 상기 비교기 스테이지는 상기 전압 신호를 제1 전압과 비교하도록 구성된 연산 증폭기를 포함하는 것을 특징으로 하는 반도체 테스터.
  11. 제 8 항에 있어서, 상기 비교기 스테이지는 상기 수신된 신호와 제1 전압의 비교를 나타내는 신호를 제공하도록 구성된 것을 특징으로 하는 반도체 테스터.
  12. 반도체 테스터에 있어서,
    제1 직류 전류(DC) 테스트 신호를 반도체 피시험 디바이스에 제공하도록 구성된 핀 전자기기(PE) 전류 소스;
    상기 제1 DC 전류 테스트 신호에 응답하여 상기 반도체 피시험 디바이스로부터 응답 전압을 수신하고, 상기 응답 전압을 식별하기 위해 상기 응답 전압을 제1 전압 및 제2 전압과 비교하도록 구성된 PE 비교기 스테이지;
    상기 반도체 피시험 디바이스를 테스트하기 위해 제2 DC 테스트 신호를 제공하도록 구성된 파라미터 측정 유닛(PMU) 구동 회로; 및
    (i) 상기 제2 DC 테스트 신호를 센싱하고, 상기 제2 DC 테스트 신호를 보상하기 위해 이 센싱 결과의 DC 테스트 신호를 상기 PMU 구동 회로의 입력부에 제공하는 제1 센싱 라인, 및 (ii) 상기 PMU 구동 회로의 출력부에 있는 저항을 가로지르는 전류를 모니터링하는 제2 센싱 라인을 갖는 피드백 회로를 포함하는 것을 특징으로 하는 반도체 테스터.
  13. 제 12 항에 있어서, 상기 제1 전압이 상기 제2 전압보다 더 큰 것을 특징으로 하는 반도체 테스터.
  14. 제 12 항에 있어서, 상기 PE 전류 소스는 고 임피던스 출력을 포함하는 것을 특징으로 하는 반도체 테스터.
  15. 제 12 항에 있어서, 상기 PE 비교기 스테이지는 상기 응답 전압을 상기 제1 전압과 비교하기 위한 증폭기를 포함하는 것을 특징으로 하는 반도체 테스터.
  16. 제 12 항에 있어서, 상기 반도체 피시험 디바이스에 전압 테스트 신호를 제공하도록 구성된 PE 구동 스테이지를 더 포함하는 것을 특징으로 하는 반도체 테스터.
  17. 제 12 항에 있어서,
    상기 반도체 피시험 디바이스를 테스트하기 위해 교류 전류(AC) 테스트 신호를 생성하도록 구성된 PE 회로; 및
    제1 모드에서 일 버전의 상기 제2 DC 테스트 신호를 상기 반도체 디바이스에 제공하고 제2 모드에서 일 버전의 AC 테스트 신호를 상기 반도체 피시험 디바이스에 제공하도록 구성된 멀티모드 구동 회로를 더 포함하는 것을 특징으로 하는 반도체 테스터.
  18. 제 1 항에 있어서, 상기 PE 스테이지는 상기 PMU 스테이지보다 더 높은 속도로 동작하는 것을 특징으로 하는 반도체 디바이스 테스터.
  19. 제 17 항에 있어서, 상기 PE 회로는 상기 PMU 구동 회로보다 더 높은 속도로 동작하는 것을 특징으로 하는 반도체 테스터.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020077013801A 2004-12-21 2005-12-16 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법 KR100897009B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/018,626 2004-12-21
US11/018,626 US7135881B2 (en) 2004-12-21 2004-12-21 Method and system for producing signals to test semiconductor devices

Publications (2)

Publication Number Publication Date
KR20070073981A KR20070073981A (ko) 2007-07-10
KR100897009B1 true KR100897009B1 (ko) 2009-05-14

Family

ID=36594868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013801A KR100897009B1 (ko) 2004-12-21 2005-12-16 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법

Country Status (6)

Country Link
US (1) US7135881B2 (ko)
EP (1) EP1864144A2 (ko)
JP (1) JP2008524630A (ko)
KR (1) KR100897009B1 (ko)
CN (1) CN101084446A (ko)
WO (1) WO2006068937A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560947B2 (en) 2005-09-28 2009-07-14 Teradyne, Inc. Pin electronics driver
JP5089396B2 (ja) * 2005-10-12 2012-12-05 株式会社アドバンテスト 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ
US7795860B2 (en) * 2006-08-16 2010-09-14 Tektronix, Inc. Multiple probe acquisition system
DE102007017895A1 (de) * 2007-04-13 2008-10-23 Siemens Ag Verfahren und Vorrichtung zur Messung eines Pegels einer zeitlich veränderlichen elektrischen Messgröße
US20090063085A1 (en) * 2007-09-05 2009-03-05 Teradyne,Inc. Pmu testing via a pe stage
US8310270B2 (en) * 2007-10-04 2012-11-13 Teradyne, Inc. Emulating behavior of a legacy test system
US8539389B2 (en) 2010-09-27 2013-09-17 Teseda Corporation Correlation of device manufacturing defect data with device electrical test data
KR20120137963A (ko) * 2011-06-14 2012-12-24 삼성전자주식회사 신호전송장치 및 이를 이용한 반도체 테스트 장치
US8907697B2 (en) * 2011-08-31 2014-12-09 Teseda Corporation Electrical characterization for a semiconductor device pin
US9939488B2 (en) 2011-08-31 2018-04-10 Teseda Corporation Field triage of EOS failures in semiconductor devices
US8868371B2 (en) 2011-09-09 2014-10-21 Infineon Technologies Ag Method and device for determining test sets of operating parameter values for an electronic component
US20130249881A1 (en) * 2012-03-26 2013-09-26 Se-Byung Chae Display device, apparatus for generating gamma voltage, and method for the same
US9628202B2 (en) * 2015-02-27 2017-04-18 Rohde & Schwarz Gmbh & Co. Kg Testing front end modules, testing methods and modular testing systems for testing electronic equipment
CN106291330B (zh) * 2016-09-12 2019-08-06 上海兴工微电子有限公司 霍尔感应芯片和霍尔感应芯片校准方法
US10283958B2 (en) * 2016-11-08 2019-05-07 Teradyne, Inc. Protection circuit
US20200256914A1 (en) * 2019-02-07 2020-08-13 Nuvoton Technology Corporation Slew Rate Programming in Automatic Test Equipment (ATE)
US11415623B2 (en) * 2019-03-28 2022-08-16 Teradyne, Inc. Test system supporting reverse compliance
CN110954804B (zh) * 2019-12-19 2021-11-02 上海御渡半导体科技有限公司 一种批量精确诊断cBit阵列故障的装置和方法
JP2021167739A (ja) * 2020-04-09 2021-10-21 ミネベアミツミ株式会社 集積回路
TWI742865B (zh) * 2020-09-28 2021-10-11 蔚華科技股份有限公司 具數據處理功能的自動化測試機及其資訊處理方法
US11313903B2 (en) * 2020-09-30 2022-04-26 Analog Devices, Inc. Pin driver and test equipment calibration
KR102338419B1 (ko) * 2020-10-30 2021-12-13 알에프코어 주식회사 타일형 반도체 송수신모듈 테스트 자동화 장치 및 방법
CN113311305A (zh) * 2021-05-14 2021-08-27 北京博电新力电气股份有限公司 功率半导体器件测试系统
EP4177618A1 (en) * 2021-11-04 2023-05-10 Mettler-Toledo GmbH Circuit for impedance measurements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200696A (en) * 1990-09-10 1993-04-06 Ltx Corporation Test system apparatus with Schottky diodes with programmable voltages
US5514976A (en) * 1994-02-03 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor test apparatus having improved current load circuit
US6677775B2 (en) 2001-01-10 2004-01-13 Analog Devices, Inc. Circuit testing device using a driver to perform electronics testing
US20040119488A1 (en) 2002-12-18 2004-06-24 Farrokh Aghaeepour Pin driver for AC and DC semiconductor device testing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251079A (ja) * 1988-08-12 1990-02-21 Hitachi Ltd 電子回路試験装置
US4998026A (en) * 1989-04-19 1991-03-05 Hewlett-Packard Company Driver circuit for in-circuit overdrive/functional tester
US5101153A (en) * 1991-01-09 1992-03-31 National Semiconductor Corporation Pin electronics test circuit for IC device testing
US5467024A (en) * 1993-11-01 1995-11-14 Motorola, Inc. Integrated circuit test with programmable source for both AC and DC modes of operation
US5521493A (en) * 1994-11-21 1996-05-28 Megatest Corporation Semiconductor test system including a novel driver/load circuit
JP3457091B2 (ja) * 1995-03-17 2003-10-14 アジレント・テクノロジー株式会社 電圧電流特性測定装置
JPH10240560A (ja) * 1997-02-26 1998-09-11 Toshiba Corp 波形信号処理装置
JP3599989B2 (ja) * 1997-12-09 2004-12-08 日立ハイテク電子エンジニアリング株式会社 電子デバイスへの負荷電流出力回路およびｉｃテスタ
US6374379B1 (en) * 1999-02-05 2002-04-16 Teradyne, Inc. Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment
TW495616B (en) * 1999-04-06 2002-07-21 Advantest Corp Test device and method for electrically testing electronic device
JP4119060B2 (ja) * 1999-10-01 2008-07-16 株式会社アドバンテスト 試験装置
JP3589934B2 (ja) * 2000-04-05 2004-11-17 Ｎｅｃエレクトロニクス株式会社 半導体集積回路試験装置
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
JP2003035753A (ja) * 2001-07-25 2003-02-07 Yokogawa Electric Corp Ｌｓｉテスタ及びｌｓｉテスタにおけるパターンデータのダウンロード方法
US6885213B2 (en) * 2002-09-13 2005-04-26 Logicvision, Inc. Circuit and method for accurately applying a voltage to a node of an integrated circuit
US6828775B2 (en) * 2003-02-21 2004-12-07 Semtech Corporation High-impedance mode for precision measurement unit
US6879175B2 (en) * 2003-03-31 2005-04-12 Teradyne, Inc. Hybrid AC/DC-coupled channel for automatic test equipment
US7046014B2 (en) * 2004-02-27 2006-05-16 Broadcom Corporation ATE measurement technique for comparator threshold voltage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200696A (en) * 1990-09-10 1993-04-06 Ltx Corporation Test system apparatus with Schottky diodes with programmable voltages
US5514976A (en) * 1994-02-03 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor test apparatus having improved current load circuit
US6677775B2 (en) 2001-01-10 2004-01-13 Analog Devices, Inc. Circuit testing device using a driver to perform electronics testing
US20040119488A1 (en) 2002-12-18 2004-06-24 Farrokh Aghaeepour Pin driver for AC and DC semiconductor device testing

Also Published As

Publication number Publication date
JP2008524630A (ja) 2008-07-10
WO2006068937A2 (en) 2006-06-29
KR20070073981A (ko) 2007-07-10
EP1864144A2 (en) 2007-12-12
CN101084446A (zh) 2007-12-05
WO2006068937A3 (en) 2007-01-11
US7135881B2 (en) 2006-11-14
US20060132166A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100897009B1 (ko) 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법
KR100904673B1 (ko) 반도체 디바이스를 테스트하기 위한 시스템 및 방법
US7508228B2 (en) Method and system for monitoring test signals for semiconductor devices
KR101489542B1 (ko) 레거시 테스트 시스템의 동작 에뮬레이팅
KR101257246B1 (ko) 핀 일렉트로닉스 드라이버
US6954076B2 (en) Aircraft multi-function wire and insulation tester
US6836136B2 (en) Pin driver for AC and DC semiconductor device testing
TWI416138B (zh) 使用靜電放電保護電路的校準測試器
KR102402458B1 (ko) 자동 테스트 장비의 채널에 의해 소싱된 전류 결합
JP4698680B2 (ja) 高電圧機能を備えたピンエレクトロニクス
US20090063085A1 (en) Pmu testing via a pe stage
CN101484819A (zh) 校准设备
KR102412330B1 (ko) 테스트 기기 보호 회로
JP2008526112A (ja) 変換器試験のためのパラメトリック測定ユニットの使用
JPH05109859A (ja) 半導体装置の測定方法及び測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140422

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 11