JP2008524630A - 半導体デバイスを試験する信号の生成方法及びシステム - Google Patents

Abstract

半導体デバイスを試験するための信号を生成する方法及びシステムは、被試験半導体デバイスにパラメトリック測定ユニット（ＰＭＵ）電流試験信号を供給するピンエレクトロニクス（ＰＥ）段を含む。ＰＥ段はまた、被試験半導体デバイスからの応答を検知する。

Description

本発明は、半導体デバイスの試験に関し、特に半導体デバイスを試験する電流信号の生成に関する。

半導体デバイス（たとえばメモリチップ及びマイクロプロセッサ）に対する商業上の需要が高まるに従い、これらの装置を試験することが装置製造業者にとって重要となっている。半導体デバイスを、それらの顧客に出荷する前に試験することにより、欠陥があるか又は性能の劣る装置を検出するとともに取り除くことができる。こうした試験を実施するために、自動試験装置（ＡＴＥ：automatic test equipment）等の半導体デバイスの試験装置を使用して、製造された半導体デバイスの性能を特徴付けるとともに確認することができる。

試験のタイプによっては、ＡＴＥは、試験中の装置（ＤＵＴ）に２つの種類の信号を送出する場合がある。入出力インピーダンス、漏れ電流及びＤＵＴ性能等の装置特性を測定するために、ＤＵＴに直流（ＤＣ）信号が送出される。これらＤＣ信号を生成し且つ送出するために、ＡＴＥは、パラメトリック測定ユニット（ＰＭＵ：parametric measurement unit）を含む。ＡＴＥはまた、試験シナリオによってはデジタル信号をシミュレートする交流（ＡＣ）信号を生成してＤＵＴに送出する。これらシミュレートされたデジタル信号は、たとえば、試験中のメモリチップに入力される場合がある。デジタル信号によって表されるデジタル値を格納した後、それらの値は、ＤＵＴが値を適切に格納したか否かを判断するために（後に）検索される。ＡＣ試験信号を生成するとともに送出するために、ＡＴＥは、通常ＰＭＵ回路に比較してより高速に動作するピンエレクトロニクス（ＰＥ）回路として知られる追加の回路を含む。ＰＭＵ回路の方が低速であるため、ＰＭＵ試験は、通常、ＰＥ試験より長い試験時間が必要となる。

本発明の一態様によれば、半導体デバイス試験装置は、パラメトリック測定ユニット（ＰＭＵ）電流試験信号を被試験半導体デバイスに供給するピンエレクトロニクス（ＰＥ）段を含み、ＰＥ段はまた、被試験半導体デバイスからの応答を検知する。

一実施の形態では、検知された応答は、被試験半導体デバイスに存在する電圧であってもよい。ＰＭＵ電流試験信号はＤＣ電流信号であってもよい。ＰＥ段は１つ又は複数の電流源を含むことができる。また、ＰＥ段は、検知された応答を分析する比較器段を含むことができる。

別の態様によれば、半導体試験装置は、パラメトリック測定ユニット（ＰＭＵ）電流試験信号を被試験半導体デバイスに供給するピンエレクトロニクス（ＰＥ）電流信号発生器を含んでいる。

別の実施の形態では、ＰＭＵ電流試験信号はＤＣ電流信号であってもよい。ＰＥ電流信号発生器はまた、ＰＭＵ電流試験信号を生成するダイオードを含んでもよい。さらに、ＰＥ電流信号発生器は、１つ又は複数の電流源を含むことができる。

別の態様によれば、半導体試験装置は、パラメトリック測定ユニット（ＰＭＵ）電流試験信号に応答して被試験半導体デバイスから信号を受け取るピンエレクトロニクス（ＰＥ）比較器段を含む。

別の実施の形態では、受け取られた信号は電圧信号であってもよい。ＰＥ比較器段は、受け取られた信号を第１の電圧と比較する演算増幅器を含むことができる。ＰＥ比較器段はまた、受け取られた信号と第１の電圧との比較結果を表す信号を供給することができる。

別の態様によれば、半導体デバイスを試験する方法は、ピンエレクトロニクス（ＰＥ）段から半導体デバイスにパラメトリック測定ユニット（ＰＭＵ）電流試験信号を供給し、ＰＥ段により、半導体デバイスにおけるＰＭＵ電流試験信号に対する応答を検知することを含む。

別の実施の形態では、ＰＭＵ電流試験信号に対する応答の検知は、半導体デバイスにおける電圧を検知することを含むことができる。本方法は、電圧を事前定義された電圧と比較することをさらに含むことができる。本方法はまた、２つの電圧を比較することを含むことができ、ここで一方の電圧は他方の電圧より低い。本方法はまた、検知された電圧の事前定義された電圧に対する比較結果を表す信号を生成することをさらに含むことができる。

本発明のさらなる利点及び態様は、以下の詳細な説明から当業者には容易に明らかとなるであろう。そこでは、本発明の実施の形態を、単に、本発明を実施するために考えられる最良の形態の例として示し、説明する。後述するように、本発明は、他の異なる実施の形態が可能であり、そのいくつかの詳細は、すべて本発明の精神から逸脱することなく自明な点においてさまざまな変更が可能である。したがって、図面及び以下の説明は、限定するものとしてではなく本質的に例示するものとしてみなされるべきである。

図１を参照すると、半導体デバイスを試験するシステム１０は、ＡＴＥ又は他の同様の試験装置等の半導体デバイスの試験装置１２を含む。半導体デバイスの試験装置１２を制御するために、システム１０は、ハードワイヤ接続１６によって試験装置１２とインタフェースするコンピュータシステム１４を含む。通常、コンピュータシステム１４は、半導体デバイスを試験するルーチン及び機能の実行を開始するコマンドを試験装置１２に送出する。こうした試験ルーチンの実行により、試験信号の生成及び被試験半導体デバイス（ＤＵＴ）への送信並びにＤＵＴからの応答の収集が開始される。システム１０によって、さまざまなタイプの半導体デバイスを試験することができる。この例では、集積回路（ＩＣ）チップ１８（たとえば、メモリチップ、マイクロプロセッサ、アナログ・デジタル変換器、デジタル・アナログ変換器等）がＤＵＴとして試験される。

試験信号を供給するとともにＤＵＴから応答を収集するために、半導体デバイスの試験装置１２は、ＩＣチップ１８の内部回路のためのインタフェースを供給する１つ又は複数のコネクタピンに接続される。いくつかのＤＵＴを試験するために、たとえば６４個又は１２８個ほど（又はそれより多く）のコネクタピンを試験装置１２にインタフェースしてもよい。例示の目的で、この例では、半導体デバイスの試験装置１２は、ハードワイヤ接続によってＩＣチップ１８の１つのコネクタピンに接続される。導体２０（たとえばケーブル）がピン２２に接続され、ＩＣチップ１８の内部回路に試験信号（たとえば、ＰＭＵ試験信号、ＰＥ試験信号等）を伝送するために使用される。導体２０はまた、半導体デバイスの試験装置１２によって供給される試験信号に応じてピン２２における信号を検知する。たとえば、試験信号に応じてピン２２において電圧信号又は電流信号が検知され、分析のために導体２０によって試験装置１２に送出してもよい。こうした単一ポート試験を、ＩＣチップ１８に含まれる他のピンに対しても行ってもよい。たとえば、試験装置１２は、他のピンに試験信号を供給し、導体（供給された信号を伝送する）によって反射される関連信号を収集してもよい。反射信号を収集することにより、ピンの入力インピーダンスを、他の単一ポート試験量とともに特徴付けてもよい。他の試験シナリオでは、ＩＣチップ１８にデジタル値を格納するために、デジタル信号を導体２０によってピン２２に送出してもよい。格納されると、ＩＣチップ１８にアクセスして、格納されたデジタル値を検索し導体２０によって試験装置１２に送出してもよい。そして、検索されたデジタル値を識別することにより、適切な値がＩＣチップ１８に格納されたか否かを判断してもよい。

１ポート測定を実施するとともに、半導体デバイスの試験装置１２により２ポート試験も実施してもよい。たとえば、試験信号を導体２０によってピン２２内に注入してもよく、ＩＣチップ１８の１つ又は複数の他のピンから応答信号を収集してもよい。この応答信号が半導体デバイスの試験装置１２に供給されることにより、こうした量が利得応答、位相応答及び他のスループット測定量として確定される。

図２も参照すると、１つのＤＵＴ（又は複数のＤＵＴ）の複数のコネクタピンから試験信号を送出するとともに収集するために、半導体デバイスの試験装置１２は、多数のピンと通信することができるインタフェースカード２４を含む。たとえば、インタフェースカード２４は、試験信号をたとえば３２個、６４個又は１２８個のピンに送信するとともに対応する応答を収集してもよい。ピンに対する各通信リンクは通常、チャネルと呼ばれ、多数のチャネルに試験信号を供給することにより、複数の試験を同時に行うことができるため、試験時間が短縮される。インタフェースカードに多くのチャネルを有するとともに、試験装置１２に複数のインタフェースカードを含むことにより、全体のチャネル数が増大し、それによりさらに試験時間が短縮される。この例では、複数のインタフェースカードが試験装置１２に実装され得ることを例示するために、２つの追加のインタフェースカード２６及び２８が図示されている。

各インタフェースカードは、特定の試験機能を実行する専用集積回路（ＩＣ）チップ（たとえば、特定用途向け集積回路（ＡＳＩＣ））を含む。たとえば、インタフェースカード２４は、パラメトリック測定ユニット（ＰＭＵ）試験及びピンエレクトロニクス（ＰＥ）試験を実行するＩＣチップ３０を含む。ＩＣチップ３０は、それぞれ、ＰＭＵ試験を実行する回路を含むＰＭＵ段３２と、ＰＥ試験を実行する回路を含むＰＥ段３４とを有する。さらに、インタフェースカード２６及び２８は、それぞれ、ＰＭＵ回路およびＰＥ回路を含むＩＣチップ３６及び３８を含む。通常、ＰＭＵ試験は、ＤＵＴにＤＣ電圧信号又は電流信号を供給することにより、入出力インピーダンス、電流漏れ及び他のタイプのＤＣ性能特性のような量を決定することを含む。ＰＥ試験は、ＤＵＴ（たとえばＩＣチップ１８）にＡＣ試験信号及び波形を送出すること、及びＤＵＴの性能をさらに特徴付けるために応答を収集することを含む。たとえば、ＩＣチップ３０は、２値のベクトルを表すＡＣ試験信号を、ＤＵＴに格納するために（ＤＵＴに）送信してもよい。格納されると、試験装置１２がＤＵＴにアクセスして、正しい２値が格納されたか否かが決定される。デジタル信号は通常急峻な電圧遷移（変化）を含むため、ＩＣチップ３０のＰＥ段３４の回路は、ＰＭＵ段３２の回路に比べて比較的高速に動作する。

ＤＣ試験信号及びＡＣ試験信号と波形との両方をインタフェースカード２４からＤＵＴ１８に送るために、導電トレース４０は、ＩＣチップ３０を、インタフェースボードコネクタ４２に接続して、信号がインタフェースボード２４に且つインタフェースボード２４から送られるのを可能にする。インタフェースボードコネクタ４２はまた、インタフェースコネクタ４６に接続され、信号が試験装置１２に且つ試験装置１２から送られるのを可能にする。この例では、導体２０は、試験装置１２とＩＣチップ１８のピン２２との間で双方向に信号が伝達するためにインタフェースコネクタ４６に接続される。構成によっては、インタフェース装置を使用して、１つ又は複数の導体を試験装置１２からＤＵＴに接続してもよい。たとえば、ＤＵＴ（たとえばＩＣチップ１８）を、各ＤＵＴピンへのアクセスを容易にするために装置インタフェースボード（ＤＩＢ）上に搭載してもよい。こうした構成では、試験信号をＤＵＴの適切なピン（複数可）（たとえばピン２２）に配置するために、導体２０をＤＩＢに接続してもよい。

この例では、導電トレース４０及び導体４４のみが、それぞれ、信号を送出するとともに収集するためにＩＣチップ３０とインタフェースボード２４とを接続する。しかしながら、ＩＣチップ３０は（ＩＣチップ３６及び３８とともに）、通常、それぞれＤＵＴに信号を供給するとともにＤＵＴから（ＤＩＢを介して）信号を収集するために複数の導電トレース及び対応する導体に接続される複数のピン（たとえば、８個、１６個等）を有する。さらに、構成によっては、試験装置１２は、インタフェースカード２４、２６及び２８によって供給されるチャネルを１つ又は複数の試験中の装置にインタフェースするために２つ以上のＤＩＢに接続してもよい。

インタフェースカード２４、２６及び２８によって実行される試験を開始するとともに制御するために、試験装置１２は、試験信号を生成するとともにＤＵＴ応答を分析するための試験パラメータ（たとえば、試験信号電圧レベル、試験信号電流レベル、デジタル値等）を供給するＰＭＵ制御回路４８及びＰＥ制御回路５０を含む。試験装置１２は、コンピュータシステム１４が試験装置１２によって実行される動作を制御するのを可能にし、且つ試験装置１２とコンピュータシステム１４との間でのデータ（たとえば試験パラメータ、ＤＵＴ応答等）の伝達をも可能にする、コンピュータインタフェース５２も含む。

上述したように、ＰＭＵ試験は、通常、ＤＣ試験信号をＤＵＴに送信すること、及び応答信号を収集することを含む。たとえば、試験信号を、特定のＤＣ電流又はＤＣ電圧をＤＵＴに供給するために送出してもよい。通常、これら試験信号がＰＭＵ段３２の回路で生成される場合、所望の電流レベル及び電圧レベルは瞬時には達成されず、これら信号がそれらの事前定義されたレベルで整定するための時間が必要である。この信号整定期間のために、ＰＭＵ試験を実行するために追加の時間が必要である。これら遅延時間に、１つのＤＵＴ（又はＤＵＴ群）で実行されているＰＭＵ試験の数を乗算すると、著しい試験時間が無駄になる。この無駄な試験時間により、相応して製造効率が低減するとともに製造コストが増大する。

図３も参照すると、ＰＭＵ試験時間を短縮するために、比較的高速のＰＥ段３４を使用して、ＰＭＵ試験信号を生成することによりいくつかのＰＭＵ試験が実行される。ＰＥ段３４でＰＭＵ試験信号を生成することにより、試験時間とともに信号整定時間が低減する。さらに、ＰＥ段３４を使用して、ＰＭＵ試験信号が供給されているＤＵＴ（複数可）から応答信号が収集される。特に、ＰＥ段３４を使用して、特定の電流信号をＤＵＴに供給するＰＭＵ試験信号が生成される。ＰＭＵ試験信号を供給することに加えて、ＰＥ段３４はまた、ＤＵＴにおいて電流試験信号に応じて生成される電圧を検知する。ＰＥ段３４の高速回路（ＰＭＵ段３２に比較して）を使用することにより、ＰＭＵ試験信号は比較的迅速に生成され、試験時間が短縮される。試験時間を短縮することにより、時間が節約され、追加のＤＵＴを試験するためにその時間を使用することができ、それにより製造効率が向上する。

ＰＥ段３４でＰＭＵ試験を開始するために、ＰＥ制御回路５０は、制御信号を導体５４によって、ＰＥ段３４に含まれる電流試験信号発生器５６に送出する。通常、電流試験信号発生器５６は、ＤＵＴに送出される出力信号の電流レベルを設定する制御信号を使用する。たとえば、制御信号は、電流試験信号発生器５６に対し、（導電トレース４０並びに導体４４及び２０を介して）ＩＣチップ１８のピン２２に送るために５０ミリアンペアＤＣ電流信号を導体５８によって出力するように命令してもよい。

ＤＣ試験電流信号を送出するとともに、ＰＥ段３４はまた、ＰＭＵ試験信号を注入した後にＤＵＴから応答信号を収集する。たとえば、ＤＣ電流試験信号を供給した後、ピン２２において電圧信号を検知し、ＤＵＴに電流信号を供給した同じ導体（すなわち、導体２０及び４４並びに導電トレース４０）によってＰＥ段３４に送出してもよい。電圧信号を受け取ると、導体６０は、ＰＥ段３４に含まれる比較器段６２に信号を供給する。比較器段６２は、電圧信号を事前定義された電圧と比較することにより、ＤＵＴにおいて検知された応答信号のＤＣ電圧レベルを確定することができる。ＤＵＴにおいて検知されたＤＣ電圧信号のレベルを確定すると、比較器段６２は、それを表すデータを、導体６４によって、コンピュータシステム（たとえばコンピュータシステム１４）、別のタイプのデジタル装置（たとえば個人情報端末（ＰＤＡ）、携帯電話等）又はネットワーク（たとえばインターネット）にデータを送るコンピュータインタフェース５２に送出する。

ＰＥ段３４は、ＰＭＵ試験時間を短縮するためにＰＭＵ試験信号を供給する一方で、ＰＥ試験機能も供給する。たとえば、ＰＥ制御回路５０は、制御信号を導体６６によって、ＰＥ段３４に含まれる電圧試験信号発生器６８に送出してもよい。電圧試験信号発生器６８は、導体７０によって（導電トレース４０並びに導体４４及び２０とともに）ＤＵＴに送出されるＡＣ波形等のＰＥ試験信号を生成する。ＰＭＵ試験信号を供給することと同様に、ＤＵＴは、ＰＥ試験信号に応答して信号を生成してもよい。これら応答信号のいくつかを、ＰＥ段３４により導体２０、４４及び導電トレース４０を介して受け取ってもよい。信号を受け取る際、それらを、分析のために比較器段６２に導体６０によって送出してもよい。たとえば、電圧試験信号発生器６８から送出されるＡＣ信号に応答して、ＰＥ段３４がＡＣ信号を受け取ってもよい。比較器段６２に達すると、このＡＣ応答信号を事前定義された電圧レベルと比較することにより、信号がその電圧を上回るか又は下回るかを判定してもよい。判定されると、比較結果を表すデータを、コンピュータシステム１４等のコンピュータシステムによってさらに分析されるために、導体６４によってコンピュータインタフェース５２に送出してもよい。

図４もまた参照すると、電圧試験信号発生器６８、電流試験信号発生器５６及び比較器段６２を含む、ＰＥ段３４の例示的な回路が示されている。ＰＥ段３４は、ＰＥ試験信号をＤＵＴに供給するとともに、ＰＭＵ試験時間を短縮するためにＰＭＵ試験信号を供給する。特に、電流試験信号発生器５６を使用して、導体５８及び導電トレース４０によってＤＵＴ（たとえばＩＣチップ１８）に送出されるＰＭＵ電流試験信号が生成される。ＤＣ電流試験信号を受け取ることに応じて、ＤＵＴによって電圧応答信号が生成される。たとえば、電流試験信号をピン２２に強制的に印加することにより、ピン２２において、ＤＵＴの入力インピーダンスにより電圧信号が生成され得る。ピン２２におけるこの電圧信号は、導体２０、４４及び導電トレース４０を介してＰＥ段３４に供給される。ＤＵＴによって信号が供給される時、電流試験信号発生器５６及び電圧試験信号発生器６８は、高出力インピーダンスモードに置かれる。高出力インピーダンスモードにより、電圧信号は、導体６０によって比較器段６２に供給され、電流試験信号発生器５６及び電圧試験信号発生器６８には受け取られない。比較器段６２は、ＤＵＴからの電圧信号のレベルを確定し、この電圧レベルを識別する信号をコンピュータインタフェース５２に供給する。上述したように、ＰＥ試験に使用される回路は、たとえばデジタル試験信号をＤＵＴに供給し、ＤＵＴから対応する応答信号を収集するように比較的高速に動作する。ＰＭＵ試験のためにＰＥ段３４のこの高速回路を使用することにより、ＰＭＵ試験はより高速に実行され、試験時間は、より多くのＰＭＵ試験及びＰＥ試験等、追加の動作のために保存される。

電流試験信号を供給するために、ＰＥ制御回路５０は、導体５４によって電流試験信号発生器５６に信号を送出する。この例では、導体５４は、信号をＰＥ制御回路から増幅器７２に供給する。増幅器７２は、信号を調整し（たとえば増幅し）、それを導体７４によってダイオードブリッジ７６に送出する。ダイオードブリッジ７６によって受け取られる信号を使用して、ブリッジに含まれるダイオードがバイアスされ、発生器５６によって供給される電流信号が制御される。ダイオードブリッジ７６をバイアスすることにより、電流は、電流源７８から導体５８に流れることが可能となり、又は、導体５８から、接地端子８２に接続される第２の電流源８０に流れることが可能である。発生器５６が、電流源７８及び電流源８０を使用することによって双方向の電流の流れを供給するため、ＰＥ制御回路５０は、ダイオードブリッジ７６のバイアスを制御することによって、ＤＵＴに送出される電流信号を変調することができる。変調された電流信号を供給することにより、試験装置１２は、種々のＡＣ信号をＰＥ試験のためにＤＵＴに供給することができる。電流試験信号発生器５６はまた、電流の電流源７８から又は電流源８０への流れをそれぞれ制御する２つのスイッチ８４及び８６も有する。たとえば、スイッチ８４が閉じられている場合、電流源７８がダイオードブリッジ７６に接続され、導体５８を介して電流信号をＤＵＴに送出することができる。同様に、スイッチ８６が閉じられている場合、電流源８０がダイオードブリッジ７６に接続され、電流を導体５８に通すことができる。スイッチ８４又は８６が開いている場合、対応する電流源７８又は８０がダイオードブリッジ７６から分離される。

ＰＥ試験のためにＤＵＴに電圧試験信号を供給するために、ＰＥ制御回路５０は、試験信号（たとえばＡＣ信号、デジタル信号等）を、導体６６によって電圧試験信号発生器６８に送出する。導体６６は、その信号をドライバ（たとえば増幅器回路）に供給する。ドライバは、信号を調整し（たとえば増幅し）、電圧試験信号を抵抗９０に送出する。抵抗９０の抵抗は、インピーダンス整合のために選択される。電圧試験信号をＤＵＴに伝送するために、抵抗９０は、導電トレース４０に接続する導体７０に接続される。

ＰＭＵ試験に対してＤＣ電流信号を供給するために、一シナリオでは、ＰＥ制御回路５０は、ダイオードブリッジ７６をバイアスするために信号を増幅器７２に供給する。増幅器７２からの信号は、電流がブリッジを実質的に無変調で（ＤＣ電流信号を生成するために）通過するようにダイオードブリッジ７６をバイアスする。一例では、スイッチ８４が閉じられており、電流源７８がダイオードブリッジ７６に電流を供給する。電流が変調されていないため、実質的にＤＣ電流信号が、ＤＵＴ（たとえばＩＣチップ１８）に伝送されるために導体５８によって導電トレース４０に送出される。他の試験シナリオでは、電流源８０又は電流源７８及び８０の組合せが、ＤＵＴにＤＣ電流試験信号を供給してもよい。

信号発生器５６からＤＣ電流試験信号を受け取ると、ＤＵＴ（たとえばＩＣチップ１８のピン２２）において電圧信号が生成される。この電圧信号は、ＤＵＴから導電トレース４０に（導体２０及び４４を介して）供給される。電圧試験信号発生器６８及び電流試験信号発生器５６の出力インピーダンスが比較的大きいため、この段は分離され、電圧信号は分析されるために比較器段６２に供給される。１回の分析に対し、電圧信号は、１つの電圧レベル（すなわちＶ_ＨＩ）及びそれより低い電圧レベル（すなわちＶ_ＬＯＷ）と比較される。比較を行うことにより、比較器段６２は、導体６０における電圧信号がＶ_ＨＩより大きいか、Ｖ_ＬＯＷより小さいか、又はＶ_ＨＩとＶ_ＬＯＷとの間であるかを判定することができる。Ｖ_ＨＩ及びＶ_ＬＯＷにわずかに異なる電圧を割り当てることにより、電圧信号の値をおよそ確定することができる。たとえば、Ｖ_ＬＯＷを０．６５ボルトに設定してもよく、Ｖ_ＨＩを０．７５ボルトに設定してもよい。比較器段６２が、ＤＵＴからの電圧信号がＶ_ＨＩとＶ_ＬＯＷとの間であると確定する場合、電圧信号をおよそ特徴づけるために０．７ボルトの電圧レベルを使用してもよい。比較器段６２が、電圧信号がＶ_ＬＯＷより小さいか又はＶ_ＨＩより大きいと確定する場合、Ｖ_ＬＯＷ及びＶ_ＨＩに新たな電圧を割り当ててもよい。たとえば、検出窓幅を保持するためにＶ_ＬＯＷ及びＶ_ＨＩを同じ量だけ増加又は減少させてもよい。代替的に、Ｖ_ＬＯＷ及びＶ_ＨＩを、検出窓を広くするか又は狭くするように調整してもよい。そして、Ｖ_ＬＯＷ及びＶ_ＨＩに対するこれらの調整された電圧を電圧信号と比較することにより、信号の電圧レベルを近似することができる。構成によっては、Ｖ_ＬＯＷ及びＶ_ＨＩに対する調整及び電圧の比較は、ＤＵＴからの電圧信号を近似するために反復的に実行される。

この例では、比較器段６２は、ＤＵＴからの導体６０における電圧信号の電圧を近似するために２つの演算増幅器９２、９４を含む。演算増幅器９２には、非反転入力９６に電圧信号が供給され、反転入力９８にＶ_ＨＩが供給される。同様に、演算増幅器９４には、反転入力１００に（導体１０２により）電圧信号が供給され、非反転入力１０４にＶ_ＬＯＷが供給される。演算増幅器９２は、出力１０６において、電圧信号がＶ_ＨＩより大きいか又は小さいかを識別する信号を供給する。同様に、演算増幅器９４は、出力１０８において電圧信号がＶ_ＬＯＷより大きいか又は小さいかを識別する信号を供給する。この例では、これらの信号はともに、それぞれの導体１１０及び１１２によってコンピュータインタフェース５２に送出される。これらの信号をコンピュータインタフェース５２に供給することにより、比較器段６２によって実行される比較結果を表すデータを、試験装置１２の他の部分及びコンピュータシステム１４に供給することができる。このデータに基づき、電圧がＶ_ＬＯＷとＶ_ＨＩとの間にある場合、ＤＵＴからの電圧信号を近似することができる。信号電圧がＶ_ＨＩより大きいか又はＶ_ＬＯＷより小さい場合、コンピュータシステム１４又は試験装置１２は、Ｖ_ＬＯＷ及び／又はＶ_ＨＩに対する調整を開始し、電圧信号の別の比較を実行してもよい。しかしながら、ＰＥ段３４は、ＰＭＵ段に比較して高速に動作するため、ＰＭＵ試験をＰＥ段３４で実行することにより、試験効率が向上し、試験時間が短縮される。

図５を参照すると、実施形態によっては、半導体デバイスの試験装置１２は、１つのＤＵＴ（又は複数のＤＵＴ）の多数のピンと通信することができるインタフェースカード２６０を含む。たとえば、インタフェースカード２６０は、たとえば３２個、６４個又は１２８個のピンに試験信号を送信すること、及び対応する応答を収集することを開始してもよい。ピンに対する各通信リンクを通常、チャネルと呼び、多数のチャネルを供給することにより、試験時間が短縮される。インタフェースカードに多くのチャネルを有するとともに、試験装置１２に複数のインタフェースカードを含むことにより、チャネルの全体の数が増加し、それによりさらに試験時間が短縮される。この例では、複数のインタフェースカードが試験装置１２に実装されていることを例示するために２つのさらなるインタフェースカード２８０及び３００が図示されている。

各インタフェースカードは、特定の試験機能を実行する専用集積回路（ＩＣ）チップ（たとえば特定用途向け集積回路（ＡＳＩＣ））を含む。たとえば、インタフェースカード２６０は、ＰＭＵ試験及びＰＥ試験を実行するＩＣチップ３２０を含む。さらに、インタフェースカード２８０及び３００は、それぞれ、ＰＭＵ試験及びＰＥ試験を供給するＩＣチップ３４０及び３６０を含む。通常、ＰＭＵ試験は、ＤＵＴにＤＣ電圧信号又は電流信号を供給することにより入出力インピーダンス、電流漏れ及び他のタイプのＤＣ性能特性のような量を判定することを含む。ＰＥ試験は、ＡＣ試験信号及び波形をＤＵＴ（たとえばＩＣチップ１８）に送出すること、及びＤＵＴの性能をさらに特徴付けるために応答を収集することを含む。たとえば、ＩＣチップ３２０は、ＤＵＴに格納されるために２値のベクトルを表すＡＣ試験信号を（ＤＵＴに）送信することを開始してもよい。格納されると、試験装置１２がＤＵＴにアクセスすることにより、正しい２値が格納されたか否かが判定される。デジタル信号は通常急峻な電圧遷移を含むため、ＩＣチップ３２０のＰＥ回路は、ＩＣチップ３２０のＰＭＵ回路に比べて比較的高速で動作する。

ＤＣ試験信号とＡＣ試験信号及び波形とをともにインタフェースカード２６０からＤＵＴ１８に送るために、一対の導電トレース３８０、４００が、ＩＣチップ３２０をそれぞれの導体２００及び２４０に接続する。構成によっては、インタフェース装置を使用して、導体２００及び２４０をＤＵＴに接続してもよい。たとえば、ＤＵＴ（たとえばＩＣチップ１８）を、各ＤＵＴピンが容易にアクセス可能であるように装置インタフェースボード（ＤＩＢ）に搭載してもよい。こうした構成では、試験信号をＤＵＴの適切なピン（複数可）に配置するために、導体２００及び２４０をＤＩＢにそれぞれ接続してもよい。

この例では、２つの導体３８０、４００のみが、信号を伝送するとともに収集するためにそれぞれＩＣチップ３２０を導体２００及び２４０に接続する。しかしながら、ＩＣチップ３２０は（ＩＣチップ３４０及び３６０とともに）、通常、複数の導体によってＤＩＢにそれぞれ接続される複数のピン（たとえば、８個、１６個等）を有する。さらに、構成によっては、試験装置１２は、インタフェースカード２６０、２８０及び３００によって供給されるチャネルを１つ又は複数の試験中の装置にインタフェースするために２つ以上のＤＩＢに接続してもよい。

インタフェースカード２６０、２８０及び３００によって実行される試験を開始するとともに制御するために、試験装置１２は、試験信号を生成するとともにＤＵＴ応答を分析するための試験パラメータ（たとえば、試験信号電圧レベル、試験信号電流レベル、デジタル値等）を供給する、ＰＭＵ制御回路４２０及びＰＥ制御回路４４０を含む。試験装置１２は、コンピュータシステム１４が、試験装置１２によって実行される動作を制御することができるようにし、且つデータ（たとえば試験パラメータ、ＤＵＴ応答等）が試験装置１２とコンピュータシステム１４との間で伝達されるのをも可能にする、コンピュータインタフェース４６０も含む。

図６を参照すると、ＰＭＵ試験を実行するＰＭＵ段４８０を含む、ＩＣチップ３２０の一部が示されている。ＰＭＵ試験信号のＤＵＴ１８への送出を開始するために、ＰＭＵ制御回路４２０は、ＤＣ信号を、導電トレース５００によりドライバ回路５４０の入力５２０に送出する。ドライバ回路５４０は、信号を調整し（たとえば増幅し）、それを出力５６０に送出する。たとえば、ＰＭＵ制御回路４２０は、３ボルトＤＣ信号を入力５２０に供給してもよい。この入力信号を使用して、ドライバ回路５４０は、単位利得を適用し高インピーダンス出力５６０において３ボルトＤＣ信号を供給してもよい。ＰＭＵ試験のために３ボルトＤＣ信号をＩＣチップ１８に送出するために、導体５８０が出力５６０に接続される。導体５８０は、ＤＵＴに送出されるＰＭＵ試験信号をモニタするために使用されるセンス（検知）抵抗６００に接続される。センス抵抗６００は、試験信号がＩＣチップ３２０を出るのを可能にするインタフェースコネクタ６４０に３ボルトＤＣ試験信号を供給する導体６２０にも接続される。この例では、インタフェースコネクタ６４０は、導体２００を介してＩＣチップ１８のピン２２０にＰＭＵ試験信号を供給する導体３８０に接続される。

この例では、半導体デバイスの試験装置１２によって、３ボルトＤＣ信号がＰＭＵ試験を実行するためにピン２２０に供給される。しかしながら、ＩＣチップ１８がこの信号から電流を引き出す場合、ドライバ回路５４０とＩＣチップ１８との間に存在するインピーダンスによって電圧降下がもたらされる。たとえば、電流がピン２２０内に流れ込む場合、センス抵抗６００の前後に電圧降下がもたらされる。さらに、インタフェースコネクタ６２０及び／又は導体６２０、３８０及び２００に存在する抵抗が、この電流の流れのために電圧降下をもたらす可能性がある。これらの電圧降下のために、ピン２２０における３ボルトＤＣ信号のレベルが、ＰＭＵ制御回路４２０によってドライバ回路５４０の入力５２０に供給される試験信号に比較して低下する。たとえば、ＩＣチップ１８によって引き出される電流により、ピン２２０のＤＣ信号は、ドライバ回路５４０の入力５２０に存在する３ボルトＤＣ信号より実質的に（たとえば１ボルトだけ）低い可能性がある。

ドライバ回路５４０とＩＣチップ１８（又は別のＤＵＴ）との間にもたらされる電圧降下を補償するために、半導体デバイスの試験装置１２は、信号損失を検出しドライバ回路５４０の出力を適切に調整する回路を含む。たとえば、ピン２２０における試験信号が２ボルト信号まで低下した場合、試験装置１２は、この１ボルト信号損失を検出し、所望の３ボルト信号がＩＣチップ１８に伝送されるようにドライバ回路５４０の出力を調整する。ＤＵＴにおいてこの信号損失を検出するために、１つの従来の技法は、ＤＵＴに存在する試験信号をモニタし、ドライバ回路５４０の出力を、検出された信号損失を補償するように調整する。この例では、ＩＣチップ１８に供給されるＰＭＵ試験信号をモニタするために、導体２４０がピン２２０に接続される。ピン２２０に存在する試験信号をモニタすることにより、ドライバ回路５４０に対しその出力を調整するためにフィードバック信号を送出してもよい。特に、フィードバック信号は、導体２４０からインタフェースコネクタ６６０に接続される導体４００に送られる。インタフェースコネクタ６６０は、フィードバック信号をＩＣチップ３２０の内部回路に供給する。この例では、フィードバック信号は、最小電流が導体２４０及び４００並びにインタフェースコネクタ６６０を通るように緩衝（バッファ）増幅器７００（たとえば単位利得増幅器）の入力６８０に送られる。緩衝増幅器７００がＩＣチップ３２０に組み込まれるが、他の構成では、ＩＣチップ３２０の外部に配置されてもよい。たとえば、緩衝増幅器７００を、インタフェースカード２６０に又はＤＵＴの近くに配置してもよい。

緩衝増幅器７００は、フィードバック信号を、導体７４０を通してスイッチ７２０に送られる。スイッチ７２０は、ドライバ回路５４０にフィードバックがいずれのソースから供給されるかを制御する。通常、試験装置１２又はコンピュータシステム１４は、スイッチ７２０がいずれの位置に配置されるかを制御する。スイッチ７２０が、導体７４０と導体７６０とを接続する位置に配置される場合、ピン２２からのフィードバック信号が、ドライバ回路５４０の入力７８０に供給される。このフィードバック信号を供給することにより、ドライバ回路５４０は、フィードバック信号と、ＰＭＵ制御回路４２０によって（入力５２０に）供給される試験信号との差を決定することができる。たとえば、フィードバック信号が２ボルトＤＣ信号であり、ＰＭＵ制御回路４２０からの信号が３ボルトＤＣ信号である場合、ドライバ回路５４０は、それら信号を比較することにより、ピン２２０への伝送中に１ボルトが損失していることを決定する。この損失を補償するために、ドライバ回路５４０は、出力５６０から４ボルトＤＣ信号が供給されるようにその出力を調整してもよい。相応してじて、ドライバ回路５４０とＤＵＴとの間の損失により、ピン２２０において４ボルト信号が３ボルトＤＣ信号まで低下する。そのため、ピン２２０に存在する信号をモニタし且つドライバ回路５４０の出力を適切に調整することにより、所望の試験信号がＤＵＴに供給される。

ＤＵＴに供給されているＰＭＵ試験信号をモニタする別の従来の技法は、ＤＵＴによって引き出されている電流をモニタする、というものである。この電流の流れをモニタすることにより、ドライバ回路５４０の出力を、この引き出された電流による電圧降下を補償するように調整してもよい。このモニタ技法を供給するために、センス抵抗６００の両端に、その抵抗の両端の電圧を検出するように一対の導体８００、８２０が接続される。それにより、ピン２２０が電流を導体２００、３８０及び６２０を通して引き出す場合、センス抵抗６００の両端で電圧が検出される。導体８００及び８２０は、センス抵抗６０の前後に存在するこの電圧降下を、センス抵抗６００の前後の電圧降下を表すＤＣ信号を供給する緩衝増幅器８４に供給する。導体８６０は、緩衝増幅器８４０の出力からのＤＣ信号をスイッチ７２０に送る。スイッチ７２０が（試験装置１２又はコンピュータシステム１４により）導体８６０と導体７６０とを接続するように閉鎖されている場合、緩衝増幅器８４０からのＤＣ信号が、ドライバ回路５４０の入力７８０に供給される。導体７４０（ピン２２０から）に存在する可能性のあるＤＣ信号と同様に、導体８６０に存在するフィードバック信号は、ドライバ回路５４０によって、ＤＵＴによって引き出されている電流を補償するようにその出力を調整するために使用される。

センス抵抗６００又はＤＵＴ（たとえばピン２２０）において検出されるフィードバック信号を用いてＰＭＵ試験信号をモニタすることにより、ドライバ回路５４０は、ドライバ回路とＤＵＴとの間の信号損失に対して正確に調整することができる。しかしながら、これらのフィードバック信号のこれらの両方は、スイッチ７２０によって受け取られる前にかなりの距離にわたって送出される。たとえば、ピン２２０において検出されるＤＣ電圧信号は、インタフェースコネクタ６６０及び緩衝増幅器７００を通過するとともに、導体２４０、４００及び７４０にわたって送出される。センス抵抗６０の前後の電圧をモニタするために、フィードバックＤＣ電圧信号は、緩衝増幅器８４０を通過するとともに、導体８００、８２０及び８６０を通過する。これらの伝送距離により、適切な試験信号に対してドライバ回路５４０の出力を調整するための時間遅延がもたらされる。それに対応して、この時間遅延のために、ＰＭＵ試験を実行するための追加の時間が必要となる。さらに、より多くの装置が試験されるに従い、かなりの試験時間が無駄になる。

ドライバ回路５４０が適切なＤＣ試験信号を供給する時間を低減するために、ＰＭＵ段４８０は、ドライバ回路５４０の出力５６０において信号をモニタするフィードバック回路を含み、フィードバック信号をスイッチ７２０に供給する。出力５６０において信号をモニタすることにより、ドライバ回路５４０にフィードバック信号を供給するために必要な時間が大幅に短縮される。フィードバック信号を供給する時間を短縮することにより、ドライバ回路５４０は、ＤＵＴによって引き出される電流に対してその出力を比較的迅速に調整する。この例では、フィードバック回路は、ドライバ回路５４０の出力５６０とスイッチ７２０とに接続される導体８８０によって供給される。スイッチ７２０が閉じている（そのため導体８８０を導体７６０に接続している）場合、出力５６０に存在する信号は、ドライバ回路５４０の入力７８０に供給される。したがって、出力５６０に存在するＤＣ試験信号が、ＩＣチップ１８によって引き出される電流のために低減する（たとえば２ボルトＤＣ信号）場合、ドライバ回路５４０は、ピン２２０において所望の試験信号（たとえば３ボルトＤＣ信号）が受け取られるように出力信号を比較的迅速に調整することができる。

この例では、導体８８０はフィードバック信号を出力５６０からスイッチ７２０に供給するが、他の構成では、フィードバック回路を供給するために他の回路構成を実装してもよい。たとえば、導体によって引き出される電流を低減するように、導体８８に沿って緩衝増幅器を接続してもよい。また、導体８８０を、出力５６０から入力７８０に直接接続してもよい。スイッチ７２０を取り除くことにより、伝搬遅延がさらに低減する。しかしながら、スイッチ７２０と、センス抵抗６００の両端及び／又はピン２２０における電圧信号をモニタする回路とを含めることにより、ＤＵＴにおいて（又はその近くで）正確なフィードバック信号を検出することが可能になる。しかしながら、センス抵抗６００及びピン２２０においてＰＭＵ試験信号をモニタすることにより、ＰＭＵ試験時間全体を増大させるとともにドライバ回路５４０がドライバ回路出力を調整するために必要な時間が増大する。

図７を参照すると、各インタフェースカードにおける占有空間を低減し且つ出力段の冗長性を低減するために、ＰＥ回路及びＰＭＵ回路が同じＩＣチップに組み込まれる。さらに、ＰＥ回路とＰＭＵ回路とはともに、ＰＥ機能及びＰＭＵ機能をともに供給する各ＩＣチップの回路を縮小するように共通の出力段を共有する。例示の目的で、試験装置１２の別の実施形態は、ＤＵＴ（たとえばメモリチップ、マイクロプロセッサ、アナログ・デジタル変換器等）の試験のためにＰＥ機能及びＰＭＵ機能を供給するＩＣチップをそれぞれ搭載した一連のインタフェースカード８８５、９０５及び９２５を含む。特に、それぞれのＩＣチップ９４５、９６５及び９８５は、ＰＥ試験信号及びＰＭＵ試験信号を供給する回路を含む。ＰＥ機能及びＰＭＵ機能を同じＩＣチップ上で結合することにより、各インタフェースカードにおけるチップの数が低減し、各カード上の空間が節約される。この節約された空間を、たとえば追加の機能を実装するため、又はインタフェースカードにより多くの試験チャネルを追加するために使用してもよい。さらに、各ＩＣチップにおいてＰＥ回路とＰＭＵ回路との間で共通の出力段を共有することにより、冗長出力段及びインピーダンス整合抵抗に対して以前使用されていたチップ領域が節約される。試験装置１２は、試験信号をＤＵＴの適切なピンに向けるために、装置インタフェースボード１００５に接続される。さらに、試験装置１２は、ＰＭＵ制御回路１０２５、ＰＥ制御回路１０４５、及び試験装置１２とコンピュータシステム（たとえばコンピュータシステム１４）との間でコマンド及びデータを伝達するコンピュータインタフェース１０６５を含む。

図８も参照すると、ＰＥ試験信号とＰＭＵ試験信号とをともにＤＵＴに供給する回路を含む、ＩＣチップ９６５の一部が示されている。さらに、ＩＣチップ９６５は、ＰＥ回路とＰＭＵ回路との両方によって共有される出力段１０８５を含む。共通の出力段１０８５を共有することにより、ＩＣチップ９６５においてチップ空間が節約される。さらに、同じＩＣチップで両機能を実装することにより、インタフェースカード９０５においてボード空間が節約される。

ＰＭＵ制御回路１０２５は、ＤＣ試験信号を、増幅器１１０５を通してセレクタ１１４５の入力１１２５に送出する。セレクタ１１４５は、信号を特定の出力ポートに向ける。この例では、セレクタ１１２５は、５つの出力ポート１１６５、１１８５、１２０５、１２２５及び１２４５を含む。各出力ポートは、特定の電流レベル（たとえば５０ミリアンペア、２ミリアンペア、２００マイクロアンペア、２０マイクロアンペア、２マイクロアンペア等）のＤＣ試験信号をＤＵＴに供給するために使用される。センス抵抗１２６５、１２８５及び１３０５は、対応する出力ポートから伝搬する特定のＤＣ試験信号を検知するために抵抗値が異なる。出力ポート１２２５は、ＤＣ試験信号を送るために、導電トレース１３２５（センス抵抗を含まない）に接続される。他の構成では、他のタイプの抵抗又は抵抗網をセレクタ１１４５の出力ポート１１６５、１１８５、１２０５、１２２５及び１２４５に接続してもよい。たとえば、抵抗を導体１３２５に直列に挿入してもよい。

出力ポート１１６５、１１８５、１２０５及び１２２５からの試験信号は、抵抗１３４５を通してスイッチ１３６５に送られる。スイッチ１３６５は、試験信号の共有出力段１０８への伝達を制御する。スイッチ１３６５を、試験装置１２が制御してもよく、又はコンピュータシステム１４５等のコンピュータシステムから送出されるコマンドによって制御してもよい。通常、ＰＭＵ試験が実行される時、スイッチ１３６５は閉じている。しかしながら、ＰＭＵ信号（たとえば５０ミリアンペア）が出力ポート１２４５から供給される場合、スイッチ１３６５は開いている。さらに、ＰＥ試験を実行するために、スイッチ１３６５は開いている。スイッチ１３６５の位置を制御するために、試験装置１２は、スイッチ１３６５の開位置又は閉位置への配置を開始する電圧信号又は電流信号を生成してもよい。スイッチ１３６５を、半導体デバイス開発及び製作の分野において既知であるさまざまな技法によってＩＣチップ９６５に組み込んでもよい。たとえば、スイッチ１３６５を生成するために、１つ又は複数のトランジスタ又は他のタイプの半導体構成部品をＩＣチップ９６５に組み込んでもよい。

比較的高電流のＰＭＵ試験信号を供給するために、セレクタ１１４５はまた、試験信号を増幅するＰＥ／ＰＭＵドライバ１３８５にも接続される。特に、出力ポート１２４５は、導体１４２５によりＰＥ／ＰＭＵドライバ１３８５の入力１４０５に接続される。ＰＥ／ＰＭＵドライバ１３８５は、ＩＣチップ９６に組み込まれるＰＭＵ回路及びＰＥ回路の両方によって共有される。ドライバ１３８５を共有することにより、ＰＭＵ試験信号を、ＰＥ試験信号に対して使用されるものと同じドライバによって増幅することができる。たとえば、ＰＭＵ試験信号をドライバ１３８５によって増幅することにより、ＤＵＴに対し試験するために大きいＤＣ電流信号（たとえば５０ミリアンペア）を供給してもよい。ＰＥ試験信号とともに比較的大きい電流のＰＭＵ試験信号を生成するために同じドライバを使用することにより、冗長ドライバが不要となり、ＩＣチップ９６５におけるチップ空間が節約される。さらに、同じドライバ１３８５を使用することにより、冗長ドライバの電力要求を低減することにより電力消費もまた節約される。

ＰＥ制御回路１０４５は、導体１４６５を介してＰＥ／ＰＭＵドライバ１３８５の別の入力１４４５にＰＥ試験信号を供給する。ＰＥ／ＰＭＵドライバ１３８５の出力１４８５は、共有出力段１０８５に増幅されたＰＥ試験信号（又は高電流ＰＭＵ試験信号）を送出する。この構成では、出力段１０８５は、インピーダンス整合のための抵抗１５０５を含むが、出力段１０８５に２つ以上の抵抗を含めてもよい。たとえば、抵抗１５０５は、ＤＩＢに接続する伝送ラインに一致する５０オームの抵抗を有してもよい。

出力段１０８５がＰＥ回路及びＰＭＵ回路によって共有されるため、ＰＥ試験信号及びＰＭＵ試験信号はともに、抵抗１５０５を通過する。たとえば、より高電流のＰＭＵ試験信号及びＰＥ試験信号が、ＰＥ／ＰＭＵドライバ１３８５の出力１４８５から抵抗１５０５に送出される。同様に、より低電流のＰＭＵ試験信号が、スイッチ１３６５（閉鎖位置にある）から導体１５２５を通って抵抗１５０５まで送られる。これらより低電流のＰＭＵ試験信号は、高電流ＰＥ試験信号及び高電流ＰＭＵ試験信号（たとえば５０ミリアンペア）を送るものと同じ抵抗（抵抗１５０５）を通過する。抵抗１５０５の抵抗を考慮するために、より低電流のＰＭＵ試験信号の信号レベルを、増幅器１１０５又はＰＭＵ制御回路１０２５によって増大させてもよい。また、抵抗１５０５の抵抗を考慮するために他の技法を実装してもよい。たとえば、抵抗１２６５、１２８５、１３０５及び１３４５の抵抗を、抵抗１５０５の抵抗を考慮するように（たとえば５０オームだけ）低減してもよい。ＰＥ／ＰＭＵドライバ１３８５の共有と同様に出力段１０８５の使用を共有することにより、ＰＭＵ試験信号及びＰＥ試験信号をＤＵＴに供給するために抵抗１０５０が共通して使用され、ＩＣチップ９６５における空間が節約される。

多数の実施の形態について説明した。しかしながら、さまざまな変更が可能であることが理解されよう。したがって、他の実施の形態も特許請求の範囲に含まれる。

半導体デバイスを試験するシステムの概略図である。 図１に示すシステムに含まれる半導体デバイスの試験装置の概略図である。 図２に示す試験装置からＰＭＵ試験信号を供給するように構成されるＰＥ段の概略図である。 図３に示すＰＥ段の例示的な回路図である。 図１に示すシステムに含まれる半導体デバイスの試験装置の別の実施形態の概略図である。 ＰＭＵ試験時間を短縮するためのフィードバック回路を含むＰＭＵ段の概略図である。 ＰＥ回路及びＰＭＵ回路が同じ集積回路チップに組み込まれる半導体デバイスの試験装置の概略図である。 共通出力段を共有するＰＥ回路及びＰＭＥ回路の概略図である。

Claims (30)

1. ＰＭＵ電流試験信号を被試験半導体デバイスに供給するように構成されるＰＥ段を備え、該ＰＥ段は、被試験半導体デバイスからの応答を検知するようにも構成される、半導体デバイス試験装置。
2. 前記検知された応答は、前記被試験半導体デバイスに存在する電圧を含む、請求項１に記載の半導体デバイス試験装置。
3. 前記ＰＭＵ電流試験信号はＤＣ電流信号である、請求項１に記載の半導体デバイス試験装置。
4. 前記ＰＥ段は少なくとも１つの電流源を含む、請求項１に記載の半導体デバイス試験装置。
5. 前記ＰＥ段は、前記検知された応答を分析する比較器段を含む、請求項１に記載の半導体デバイス試験装置。
6. 前記比較器段は、前記検知された応答を比較するように構成される演算増幅器を含む、請求項５に記載の半導体デバイス試験装置。
7. 前記比較器段は、前記検知された応答を第１の電圧と比較するように構成される第１の演算増幅器を含むとともに、前記検知された応答を前記第１の電圧より低い第２の電圧と比較するように構成される第２の演算増幅器を含む、請求項５に記載の半導体デバイス試験装置。
8. 前記ＰＥ段は、前記被試験半導体デバイスの前記検知された応答を表す信号を生成するように構成される、請求項１に記載の半導体デバイス試験装置。
9. 前記ＰＥ段はダイオードブリッジを含む、請求項１に記載の半導体デバイス試験装置。
10. 前記ＰＥ段は、前記被試験半導体デバイスにＰＥ試験信号を供給するようにさらに構成される、請求項１に記載の半導体デバイス試験装置。
11. ＰＭＵ電流試験信号を被試験半導体デバイスに供給するように構成されるＰＥ電流信号発生器を備える、半導体試験装置。
12. 前記ＰＭＵ電流試験信号はＤＣ電流信号である、請求項１１に記載の半導体試験装置。
13. 前記ＰＥ電流信号発生器は、前記ＰＭＵ電流試験信号を生成するダイオードを含む、請求項１１に記載の半導体試験装置。
14. 前記ＰＥ電流信号発生器は、少なくとも１つの電流源を含む、請求項１１に記載の半導体試験装置。
15. ＰＭＵ電流試験信号に応答して被試験半導体デバイスから信号を受け取るように構成されるＰＥ比較器段を備える、半導体試験装置。
16. 前記受け取られた信号は電圧信号である、請求項１５に記載の半導体試験装置。
17. 前記ＰＥ比較器段は、前記受け取られた信号を第１の電圧と比較するように構成される演算増幅器を含む、請求項１５に記載の半導体試験装置。
18. 前記ＰＥ比較器段は、前記受け取られた信号と前記第１の電圧との前記比較結果を表す信号を供給するように構成される、請求項１５に記載の半導体試験装置。
19. 半導体デバイスを試験する方法であって、
    ＰＥ段から前記半導体デバイスにＰＭＵ電流試験信号を供給するステップと、
    前記ＰＥ段により、前記半導体デバイスにおける前記ＰＭＵ電流試験信号に対する応答を検知するステップと、
    を含む方法。
20. 前記ＰＭＵ電流試験信号に対する応答の検知は、前記半導体デバイスにおける電圧を検知することを含む、請求項１９に記載の方法。
21. 前記電圧を第１の事前定義された電圧と比較するステップをさらに含む、請求項２０に記載の方法。
22. 前記電圧を第１及び第２の事前定義された電圧と比較するステップをさらに含み、第２の電圧は第１の電圧より低い、請求項２１に記載の方法。
23. 前記検知された電圧の前記第１の事前定義された電圧に対する前記比較結果を表す信号を生成するステップをさらに含む、請求項２１に記載の方法。
24. 半導体試験装置であって、
    被試験半導体デバイスにＰＭＵ電流試験信号を供給するように構成されるＰＥ電流源と、
    前記被試験半導体デバイスから応答電圧を受け取り、該応答電圧を、第１の電圧及び第２の電圧と比較して、応答電圧を識別するように構成されるＰＥ比較器段と、
    を備える半導体試験装置。
25. 前記第１の電圧は前記第２の電圧より大きい、請求項２４に記載の半導体試験装置。
26. 前記ＰＥ電流源は高インピーダンス出力を含む、請求項２４に記載の半導体試験装置。
27. 前記ＰＥ比較器段は、前記応答電圧を前記第１の電圧と比較する増幅器を含む、請求項２４に記載の半導体試験装置。
28. 前記被試験半導体デバイスにＰＥ電圧試験信号を供給するように構成されるＰＥドライバ段をさらに備える、請求項２４に記載の半導体試験装置。
29. 前記半導体デバイスを試験するためにＤＣ試験信号を供給するように構成されるＰＭＵドライバ回路と、
    前記ＰＭＵドライバ回路の出力においてＤＣ試験信号を検知し、該ＤＣ試験信号の補償を可能にするように検知されたＤＣ試験信号を前記ＰＭＵドライバ回路の入力に供給するように構成されるフィードバック回路と、
    をさらに備える、請求項２４に記載の半導体試験装置。
30. 前記半導体デバイスを試験するためにＤＣ試験信号を生成するように構成されるＰＭＵ段と、
    前記半導体デバイスを試験するためにＡＣ試験信号を生成するように構成されるＰＥ段と、
    第１のモードにおいて、前記半導体デバイスに前記ＤＣ試験信号のバージョンを供給し、第２のモードにおいて、半導体デバイスに前記ＡＣ試験信号のバージョンを供給するように構成される、ドライバ回路と、
    をさらに備える、請求項２４に記載の半導体試験装置。

Images