JPH11174128A - 電子デバイスへの負荷電流出力回路およびｉｃテスタ - Google Patents

Abstract

(57)【要約】 【課題】ダイオードスイッチ回路を含めて負荷電流出力
回路をＩＣ化してもリーク電流を低減することができ、
高速応答ができる電子デバイスへの負荷電流出力回路お
よびＩＣテスタを提供することにある。 【解決手段】設定電圧を一方の入力に受け他方の入力に
出力側の電圧が帰還されて一方の入力電圧と他方の入力
電圧との差に応じた電圧出力を発生する比較増幅器と、
この比較増幅器の出力電圧を受け比較増幅器の前記他方
の入力に出力を帰還させるバッファアンプと、第１の端
子にこのバッファアンプからの出力電圧を受け、第２の
端子が被検査デバイスに接続されたダイオードブリッジ
からなるダイオードスイッチ回路と、バッファアンプの
入力と出力とを遮断するスイッチ回路とを備えていて、
比較増幅器とバッファアンプとダイオードスイッチ回路
とが１つのＩＣに集積化され、第２の端子における入力
インピーダンスを高抵抗に設定するときにスイッチ回路
によりバッファアンプの入力と出力とを遮断しかつダイ
オードスイッチ回路をＯＦＦ状態に設定するものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子デバイスへ
の負荷電流出力回路およびＩＣテスタに関し、詳しく
は、被検査デバイス（以下ＤＵＴ）に負荷電流を供給し
て出力波形状態の判定をするとき以外には、接続された
端子に対して高抵抗（高い入力インピーダンス）を保持
してＤＵＴの消費電力を低減でき、精度の高いテストを
することが可能な電子デバイスへの負荷電流出力回路お
よびＩＣテスタに関する。

【０００２】

【従来の技術】ＩＣテスタでは、所定の端子をあらかじ
め設定された電圧で駆動して、所定の時間後にＤＵＴの
出力端子（あるいは入出力端子，以下同じ）から出力さ
れた信号の波形について、ＨＩＧＨレベル（以下
“Ｈ”）か、ＬＯＷレベル（以下“Ｌ”）かを、所定の
タイミングで発生するストローブ信号に応じて判定回路
で判定し（以下判定モード）、期待値と比較することで
ＤＵＴの動作試験あるいは性能試験等を行う。この場合
に、特定の出力端子には、“Ｈ”、“Ｌ”の出力波形に
応じてあらかじめ決められた電流値、例えば、数ｍＡか
ら数十ｍＡの程度の負荷電流を供給して判定が行われ
る。そのためにＩＣテスタには、判定モード時にＤＵＴ
の出力端子に負荷電流を供給する負荷電流供給回路が設
けられている。この負荷電流供給回路は、通常、内部の
ダイオードスイッチ回路を介して出力端子に接続状態に
されている。

【０００３】ダイオードスイッチ回路は、一般的に、ダ
イオードブリッジで構成され、出力端子の“Ｈ”、
“Ｌ”の出力に応じて、これのダイオードをＯＮ／ＯＦ
Ｆさせて負荷電流の供給を制御する。この関係で、判定
モード以外ではダイオードスイッチ回路をＯＦＦ状態に
させておく必要がある。しかし、負荷電流を供給してい
ない状態でのＤＵＴの出力端子から負荷電流供給回路へ
リークするリーク電流がこの場合に問題になる。このリ
ーク電流は、例えば、ＣＭＯＳＩＣ（半導体集積回路）
等の低消費電力デバイスの電源電流測定などに影響を及
ぼさない程度のリーク電流として通常は数１００ｎＡ以
下であることが好ましい。そのため、ＩＣテスタにおけ
る負荷電流供給回路のダイオードスイッチ回路部分は、
ディスクリートな回路として設けざるを得ないのが現状
である。

【０００４】図５は、ＩＣテスタの負荷電流供給回路を
含む全体的な構成を示す。図５において、ＩＣテスタ７
０は、装置の制御を行うコンピュータ７１と、時間基準
となるクロック信号を発生する基準信号発生器５４、ク
ロック信号をもとに試験タイミング信号を発生するタイ
ミング発生器５３、試験タイミング信号からテストパタ
ーンを発生するパターン発生器５５、試験タイミング信
号およびテストパターン信号からテスト信号を発生する
波形フォーマッタ５１、ＤＵＴ７３に印加する試験波形
の“Ｈ”，“Ｌ”の電圧レベルを生成するリファレンス
電圧発生器５６、そのリファレンス電圧と波形フォーマ
ッタの出力パターン波形とを受けて、試験波形を持つテ
スト信号をＤＵＴ７３に印加するドライバ４２、ドライ
バ４２から出力された試験波形をＤＵＴ７３に与える伝
送線路７２、ＤＵＴ７３からの応答信号（出力信号）と
リファレンス電圧の比較を行うコンパレータ４３、コン
パレータ４３からの比較信号と期待値信号の比較を行う
比較レジスタ５２、そしてＤＵＴ７３からの出力信号を
得るときに、その端子に所定の負荷電流を供給し、ある
いは負荷電流としてシンク電流を受ける負荷電流出力回
路４１等とで構成されている。

【０００５】なお、ＩＣテスタ７０において、ＤＵＴ７
３は、パフォーマンスボードに搭載され、負荷電流出力
回路４１とドライバ４２、コンパレータ４３は、パフォ
ーマンスボードの手前に配置された基板に搭載されてい
る。通常、この部分は、ピンエレクトロニクス（ピンエ
レクトロニクス４）と呼ばれている。近年、ＩＣテスタ
では、波形フォーマッタ５１と、比較レジスタ５２と、
タイミング発生器５３と、基準信号発生器５４と、パタ
ーン発生器５５と、リファレンス電圧発生器５６と、ピ
ンエレクトロニクス４とをＤＵＴ７３のピン対応に設け
たパーピン方式が採用されている。その結果、このよう
な回路基板がそれぞれＩ／Ｏピン数×測定デバイス数だ
け用意され、複数のＤＵＴ７３に対してそれぞれの応答
信号（出力端子からの出力信号）を同時に試験してい
る。

【０００６】

【発明が解決しようとする課題】負荷電流出力回路４１
は、ＩＣ化されたものではなく、図６に示すように４つ
のダイオードＤからなるダイオードブリッジのスイッチ
回路１０と、２つの定電流源２１１，２２１およびスイ
ッチ回路２１２，２２２と、バッファアンプ３２と、差
動増幅器３９とで構成されている。スイッチ回路２１
２，２２２は、制御端子９５に加えられるインヒビット
信号ＩＮＨによりＯＮ／ＯＦＦされて、切換られれる。
ダイオードブリッジのスイッチ回路１０と定電流源２１
１，２２１の電流経路を切断したときには電流バッファ
３２と入出力端子（Ｉ／Ｏ端子）９２は、ダイオードに
より電気的に切り離れた高抵抗モード（ＤＵＴの出力端
子からみた入力インピーダンスが高い抵抗値になってい
る状態）になる。ここで、負荷電流出力回路４１は、Ｉ
Ｃテスタ７０においてＤＵＴ７３の電流負荷をする回路
として使用されるので、負荷電流出力回路４１を測定系
（出力波形判定系）から電気的に切り離す必要があると
きには前記の高抵抗モードになる。高抵抗モード時の負
荷電流出力回路４１からのリーク電流は、他のテスト動
作に影響を及ぼさないような値でなければならない。こ
のリーク電流の条件を満たすため、従来の負荷電流出力
回路では、ダイオードブリッジのスイッチ回路１０を構
成するダイオードにリーク電流が少ない特性の素子を使
用している。

【０００７】したがって、従来のＩＣテスタにあって
は、負荷電流出力回路のダイオードスイッチ回路部分を
ディスクリートな回路として設けざるを得ない。しか
も、多数のピンエレクトロニクス回路を使用する関係で
ディスクリートな回路を設けることでＩＣテスタが大型
化する問題がある。また、ダイオードスイッチ回路部分
をディスクリートな回路で構成すると、ダイオードスイ
ッチ回路（ダイオードブリッジ）とバッファアンプ間の
経路の配線長が長くなる。さらに、経路中に集積回路の
パッケージピンによるインダクタが存在するために、負
荷電流出力回路の出力端子電圧が高速に変化しても、経
路の電流追従が難しくなる問題がある。そのために、出
力信号の周波数が高くなると高速な応答ができなくな
り、精度の高い測定ができない。

【０００８】一方、ＩＣ化する場合には、低リーク電流
のダイオードとトランジスタ素子の両者を、両者の性能
を落とさず同一基板上に形成することが困難である。ま
た、両者を同一基板上に生成するためには高価な金属材
料と特殊な製造プロセスが必要になる。ＩＣ化するため
のダイオードをトランジスタで形成することもできる
が、動作が遅く、耐圧は低い。耐圧があり、動作が速い
ダイオードとして、例えば、ショットキー・ダイオード
を集積化することもできるが、タングステン等の一般に
使用される金属材料を用いるものはリークが大きい。こ
のようなダイオードを同一基板上に集積化するとダイオ
ードスイッチ回路と負荷電流供給回路との接続パスは短
くできる反面、ダイオードスイッチ回路から他の回路へ
のリーク電流が大きくなり、ＤＵＴの出力端子から流出
する電流リークによりＤＵＴ側での消費電力が増加して
測定精度が落ちる。そのため、従来の負荷電流出力回路
では、ダイオードブリッジのスイッチ回路は、集積回路
の外部に個別部品の低リークダイオードを設ける構成と
なっている。この発明の目的は、このような従来技術の
問題点を解決するものであって、ダイオードスイッチ回
路を含めて負荷電流出力回路をＩＣ化してもリーク電流
を低減することができ、高速応答ができる電子デバイス
への負荷電流出力回路およびＩＣテスタを提供すること
にある。

【０００９】

【課題を解決するための手段】このような目的を達成す
るための発明の電子デバイスへの負荷電流出力回路およ
びＩＣテスタの特徴は、設定電圧を一方の入力に受け他
方の入力に出力側の電圧が帰還されて一方の入力電圧と
他方の入力電圧との差に応じた電圧出力を発生する比較
増幅器と、この比較増幅器の出力電圧を受け比較増幅器
の前記他方の入力に出力を帰還させるバッファアンプ
と、第１の端子にこのバッファアンプからの出力電圧を
受け、第２の端子が被検査デバイスに接続されたダイオ
ードブリッジからなるダイオードスイッチ回路と、バッ
ファアンプの入力と出力とを遮断するスイッチ回路とを
備えていて、比較増幅器とバッファアンプとダイオード
スイッチ回路とが１つのＩＣに集積化され、第２の端子
における入力インピーダンスを高抵抗に設定するときに
スイッチ回路によりバッファアンプの入力と出力とを遮
断しかつダイオードスイッチ回路をＯＦＦ状態に設定す
るものである。

【００１０】さらに、この発明の具体的な構成として
は、このＩＣに同時にＩＣ化された第１、第２の定電流
源を有していて、バッファアンプがプッシュプル動作の
ボルテージフォロアであり、スイッチ回路がバッファア
ンプの最終段トランジスタをカットオフする第１のスイ
ッチ回路と初段のトランジスタをカットオフする第２の
スイッチ回路とからなり、ダイオードスイッチ回路がダ
イオードブリッジの第３の端子に第１の定電流源からの
電流を第３のスイッチ回路を介して受け、このダイオー
ドブリッジの第４の端子から流出する電流を第４のスイ
ッチを介して第２の定電流源に流すものであり、被検査
デバイスが出力信号を発生しないときあるいはテストの
ために出力信号の状態を判定するタイミングにないとき
に高抵抗に設定されて、第１および第２のスイッチ回路
により最終段トランジスタと初段のトランジスタをカッ
トオフさせるとともに第３のスイッチ回路と第４のスイ
ッチ回路とをＯＦＦにし、これによりダイオードスイッ
チ回路のＯＦＦ状態に換えてダイオードスイッチ回路が
バッファアンプと第１および第２の定電流源とから切り
離されるものである。

【００１１】

【発明の実施の形態】このように、負荷電流出力回路の
バッファアンプの入力側と出力側とを遮断するスイッチ
回路を設けて、１つのＩＣとして集積化し、高抵抗モー
ド時に、スイッチ回路を動作させてバッファアンプの入
力側と出力側を遮断して、かつ、例えば、逆バイアス等
によりブリッジのダイオードをＯＦＦにすることでダイ
オードスイッチ回路をＯＦＦ状態に設定する。このよう
にすれば、ダイオードスイッチ回路の入力端子と出力端
子とを切り離すことができるので、ＩＣ化されていても
リーク電流を低減することができる。これにより、負荷
電流を供給して出力信号の状態を測定するとき以外の高
抵抗モード時においては、リーク電流が低減してＤＵＴ
からみた消費電流を低減することができる。しかも、バ
ッファアンプとともにダイオードスイッチ回路がＩＣ化
されているので、これらの間のパスが短くなり、経路上
のインダクタ値を少なくできる。その結果、高速に応答
する負荷電流出力回路を実現でき、ＤＵＴの出力信号が
高い周波数のものになっても、負荷電流出力回路がそれ
に追従することができる。

【００１２】さらに、ダイオードスイッチ回路を含めて
ＩＣ化できることにより小形、かつ低価格な負荷電流出
力回路になり、多数のピンエレクトロニクス回路を使用
するＩＣテスタの小形化、および低価格化を実現でき
る。

【００１３】

【実施例】図１は、この発明によるＩＣテスタにおける
負荷電流出力回路を中心とするブロック図である。９２
は、負荷電流出力回路４１０が接続された入出力端子
（Ｉ／Ｏ端子）であり、ドライバ４２により所定の波形
信号が入力された後にＩ／Ｏ切換スイッチ４２ａがＯＦ
Ｆにされて入出力切換が行われ、ドライバ部４２がＩ／
Ｏ端子９２から切り離される。そして、Ｉ／Ｏ端子９２
の出力のタイミングに合わせてその手前でダイオードブ
リッジからなるダイオードスイッチ回路１に電流が流さ
れてＯＮ状態にされる。このとき、ダイオードスイッチ
回路１の入力端子Ａの電圧は、“Ｈ”と“Ｌ”の中間電
圧に設定される。その出力端子Ｂは、ＤＵＴ７３に接続
されている。なお、負荷電流出力回路４１０は、１つの
ＩＣの中に集積化された回路である。

【００１４】そこで、ＤＵＴ７３のＩ／Ｏ端子９２の出
力が“Ｈ”のときには、ダイオードブリッジの入力端子
Ａが出力端子Ｂよりも低くなる。そのため、Ｉ／Ｏ端子
９２から流出する電流がダイオードブリッジの導通した
ダイオードＤ4を通してシンクされる。その電流値（シ
ンク電流値）は、通常、数ｍＡから数十ｍＡの範囲のあ
る値を採る。同様に、Ｉ／Ｏ端子９２の出力が“Ｌ”の
ときには、ダイオードブリッジの導通したダイオードＤ
2を通してＩ／Ｏ端子９２に電流が流出する。その電流
値（ソース電流値）も数ｍＡから数１０ｍＡの範囲のあ
る値を採る。ソース電流，シンク電流の値は、ダイオー
ドスイッチ回路１のダイオードブリッジによるアナログ
スイッチをＯＮ／ＯＦＦ制御する側の端子のうちの上流
に位置するソース電流流入端子と下流に位置するシンク
電流流出端子の２つの端子にそれぞれ接続された定電流
部２１，２２において流れる電流値で決定され、通常、
プログラマブルに設定可能である。なお、ここでのダイ
オードブリッジは、通常、アナログスイッチとして使用
されるダイオードブリッジの入力側から出力側への信号
伝達以上の電圧差を入出力端子間に与えてソース電流流
入端子の電流を出力端子に流出し、あるいは、出力端子
の電流をシンク電流流出端子へとシンクさせる電流切換
動作をさせるものである。

【００１５】定電流部２１は、定電流源２１１とスイッ
チ回路２１２からなる。定電流源２１１は、Ｉ／Ｏ端子
９２へソース電流を流す電流源であり、電源電圧ライン
ＶCCに接続されている。定電流部２２は、定電流源２２
１とスイッチ回路２２２からなる。定電流源２２１は、
Ｉ／Ｏ端子９２からのシンク電流を受ける電流源であ
り、グランドＧＮＤより低い負側の電源ラインＶEEに接
続されている。ここで、Ｉ1は、定電流源２１１の電流
値であり、Ｉ2は、定電流源２２１の電流値である。Ｄ
ＵＴ７３の出力信号が“Ｌ”から“Ｈ”へと変化すると
きには、負荷電流出力回路４１は、出力信号“Ｌ”，
“Ｈ”に応じて、図２に示すように、Ｉ1からＩ2に変化
するような電流出力になる。逆の場合には、Ｉ2からＩ1
に変化するような電流出力になる。なお、図中、ＶT
は、設定電圧入力端子９１に設定される電圧である。

【００１６】Ｉ／Ｏ端子９２にこのような負荷電流が加
えられた状態において、出力波形の判定がコンパレータ
部４３１と４３２でそれぞれ行われる。コンパレータ部
４３１は、“Ｈ”側の判定を行うものであって、“Ｈ”
に対応するハイレベルの基準電圧信号ＶHが比較基準側
の端子に加えられている。コンパレータ部４３２は、
“Ｌ”側の判定を行うものであり、“Ｌ”に対応するロ
ーレベルの基準電圧信号ＶLが比較基準側の端子に加え
られている。なお、各コンパレータに与えられる判定タ
イミングを決定するストローブ信号は省略してある。

【００１７】次に、このような負荷電流を発生する負荷
電流出力回路４１０の構成について詳細に説明する。負
荷電流出力回路４１０は、ショットキー・ダイオードＤ
1，Ｄ2，Ｄ3，Ｄ4のブリッジで構成されるダイオードス
イッチ回路１と、定電流部２１および２２と、バッファ
部３とからなる。この回路は、通常、Ｉ／Ｏ端子９２に
ＤＵＴ７３を接続して使用される。バッファ部３は、設
定電圧入力端子９１の電圧ＶTをダイオードスイッチ回
路１の入力端子Ａに伝送して設定する回路である。バッ
ファ部３は、バッファアンプ３１と疑似バッファ部３６
と差動増幅器３９で構成される。

【００１８】バッファアンプ３１は、正相側（プッシュ
側）と逆相側（プル側）にそれぞれ設けられた２つのエ
ミッタフォロア３１１，３１２からなる入力段エミッタ
フォロア回路３１３と入力段エミッタフォロア回路３１
３からそれぞれの位相出力を受ける全帰還の直流結合プ
ッシュプル出力段バッファアンプ３２とからなり、全体
としてボルテージフォロアを構成する。出力段バッファ
アンプ３２は、プッシュ側のアンプ３２１とプル側のア
ンプ３２２とで構成され、これらの出力は入力段に全帰
還される。これによりバッファアンプ３１は、実質的に
電圧利得が１倍の電流バッファになっていて、ダイオー
ドスイッチ回路１の入力端子に設定電圧入力端子９１の
電圧信号ＶTと同じ電圧信号を発生し、これに応じて決
定される電流を入力端子Ａへ流出し、あるいは入力端子
Ａから電流をシンクさせる。いわゆる、入力端子Ａの電
圧をＶTに維持するためにプッシュプル動作をするバッ
ファアンプである。エミッタフォロア３１１，３１２の
トランジスタＱ11，Ｑ12のエミッタ側にそれぞれ設けら
れたスイッチ回路３１６と３１７は、それぞれバイアス
電流を遮断する回路である。また、プッシュ側のアンプ
３２１とプル側のアンプ３２２のトランジスタＱ5，Ｑ8
のベースと電源ラインＶcc，ＶEEとの間にそれぞれ設け
られたスイッチ回路３１４と３１５とは、それぞれの出
力段トランジスタＱ5，Ｑ8をカットオフさせる回路であ
る。これらスイッチ回路は、制御端子９５に入力される
インヒビット信号ＩＮＨによりＯＮ／ＯＦＦされて、バ
ッファアンプ３１の入力と出力とを切断する。その動作
については後述する。

【００１９】ここでのバッファアンプ３１は、直結結合
のＤＣ電圧の設定アンプであるので、電流吐き出し側を
正相側（プッシュ側）とし、電流シンク側を逆相側（プ
ル側）とする。正相側のエミッタフォロア３１１は、Ｐ
ＮＰ型のトランジスタＱ11を有していて、そのエミッタ
がスイッチ回路３１６を介してバイアス電流を流す定電
流源３１１ａに接続され、さらにこの定電流源３１１ａ
が電源ラインＶccに接続され、これからバイアス電流を
受ける。トランジスタＱ11のベースは、差動増幅器３９
の出力端子Ｃに接続され、コレクタは、負側の電源ライ
ンＶEEに接続され、エミッタが出力段バッファアンプ３
２の入力段トランジスタＱ6のベースに接続されて出力
が取り出される。逆相側のエミッタフォロア３１２は、
ＮＰＮ型のトランジスタＱ12を有していて、そのエミッ
タがスイッチ回路３１７を介してバイアス電流を流す定
電流源３１２ａに接続され、さらにこの定電流源３１２
ａが負側の電源ラインＶEEに接続され、これにバイアス
電流をシンクさせる。トランジスタＱ12のベースは、差
動増幅器３９の出力端子Ｃに接続され、コレクタは、電
源ラインＶccに接続され、エミッタが出力段バッファア
ンプ３２の入力段トランジスタＱ10のベースに接続され
て出力が取り出される。

【００２０】出力段バッファアンプ３２は、これの入力
段にエミッタ結合のプッシュプル接続のＮＰＮ型のトラ
ンジスタＱ6とＰＮＰ型のトランジスタＱ9とを有してい
る。そして、トランジスタＱ6のコレクタは、アクティ
ブ負荷として設けられたカレントミラー接続されたダイ
オード接続の入力側ＰＮＰ型トランジスタＱ7のコレク
タに接続され、これのエミッタが電源ラインＶccに接続
されている。出力段であるＰＮＰ型トランジスタＱ5
は、前記のカレントミラー接続の出力側トランジスタで
ある。これのエミッタが電源ラインＶccに接続され、そ
のコレクタがダイオードスイッチ回路１の入力端子Ａに
接続されている。トランジスタＱ9のコレクタは、アク
ティブ負荷として設けられたカレントミラー接続された
ダイオード接続の入力側ＮＰＮ型トランジスタＱ10のコ
レクタに接続され、これのエミッタが負側の電源ライン
ＶEEに接続されている。出力段であるＮＰＮ型トランジ
スタＱ8は、前記のカレントミラー接続の出力側トラン
ジスタであり、そのエミッタが負側の電源ラインＶEEに
接続され、そのコレクタがダイオードスイッチ回路１の
入力端子Ａに接続されている。

【００２１】出力段トランジスタＱ5，Ｑ8は、入力側の
トランジスタＱ7，Ｑ10に対してここでは、それぞれ４
倍のエミッタ面積比を持つ。したがって、トランジスタ
Ｑ6，Ｑ7，Ｑ5により形成されるプッシュ側のアンプ３
２１とトランジスタＱ9，Ｑ10，Ｑ8により形成されるプ
ル側のアンプ３２２とは、それぞれに電流増幅アンプに
なっている。これにより、出力段トランジスタＱ5，Ｑ8
のコレクタが共通に接続されたプッシュプル回路とな
り、入力端子Ａに電流出力を発生するとともに、この入
力端子Ａが入力段トランジスタＱ6、Ｑ9のエミッタ結合
端子Ｅに直結されて出力電圧が入力段側に全帰還される
バッファアンプが形成される。このとき、入力段トラン
ジスタＱ6、Ｑ9のエミッタ結合端子Ｅの電圧は、入力段
エミッタフォロア回路３１３との関係で差動増幅器３９
の出力端子Ｃに等しくなるので、入力端子Ａの電圧は、
出力端子Ｃに追従する。その結果、差動増幅器３９の入
力電圧に対して入力段エミッタフォロア回路３１３と出
力段バッファアンプ３２とによりボルテージフォロアが
構成される。

【００２２】このボルテージフォロアについて説明する
と、トランジスタＱ11のエミッタは、差動増幅器３９の
出力端子Ｃ（ベース電圧）から１ＶF（ただし、１ＶF
は、エミッタ・ベース間の順方向電圧降下）高い。トラ
ンジスタＱ11のエミッタは、トランジスタＱ6のベース
に接続され、これのベース電圧は、エミッタ結合端子Ｅ
の電圧よりも１ＶF高い。これにより出力端子Ｃとエミ
ッタ結合端子Ｅの端子が等しくなる。このエミッタ結合
端子Ｅは、出力側に結合されていて直流で全帰還され、
プッシュ側のアンプ３２１とプル側のアンプ３２２とは
電圧利得が１であり、入力段への帰還電圧は、エミッタ
フォロア３１１，３１２の出力が入力に対して１ＶF上
下にシフトする分の１ＶFだけ補正がなされている。そ
の結果として全体がボルテージフォロアになる。

【００２３】ここで、スイッチ回路３１４をＯＮにする
とトランジスタＱ5およびＱ7はカットオフ状態になり、
入力段のトランジスタＱ6との接続が切断される。同様
に、スイッチ回路３１５をＯＮにするとトランジスタＱ
8およびＱ10はカットオフ状態になり、入力段のトラン
ジスタＱ9との接続が切断される。一方、これらのスイ
ッチがＯＦＦになれば、前記したバッファアンプ３２が
バッファ動作をする。入力段エミッタフォロア回路３１
３は、スイッチ回路３１６をＯＦＦにするとトランジス
タＱ11はカットオフ状態になり、差動増幅器３９の出力
端子ＣとトランジスタＱ6との間が遮断される。また、
スイッチ回路３１７をＯＦＦにするとトランジスタＱ12
はカットオフ状態になり、差動増幅器３９の出力端子Ｃ
とトランジスタＱ9との間が遮断される。一方、これら
のスイッチがＯＮになれば、入力段エミッタフォロア回
路３１３は、エミッタフォロアとしての動作をする。な
お、スイッチ回路３１４，３１５は、インヒビット信号
ＩＮＨをインバータ３３を介して受けてＯＮになり、ス
イッチ回路３１６，３１７は、インヒビット信号ＩＮＨ
を受けてＯＦＦになる。

【００２４】さて、Ｉ／Ｏ端子９２の端子電圧、すなわ
ち、ＤＵＴ７３の端子電圧が設定電圧入力端子９１の設
定電圧ＶTより低いときには、言い換えれば、Ｉ／Ｏ端
子９２に“Ｌ”の出力信号が発生したときには、ダイオ
ードスイッチ回路１の入力端子Ａが出力端子Ｂよりも高
いので、ダイオードＤ1とＤ4がＯＦＦになり、ダイオー
ドＤ2とＤ3がＯＮになる。その結果、定電流部２１から
電流値Ｉ1がダイオードＤ2を介してＩ／Ｏ端子９２を経
由してＤＵＴ７３へ至る経路でソース電流が流れる。ま
た、出力段バッファアンプ３２のプッシュ側のアンプ３
２１（トランジスタＱ5）の出力電流がダイオードＤ3を
通して定電流部２２へと流れる。

【００２５】Ｉ／Ｏ端子９２の端子電圧が設定電圧入力
端子９１の設定電圧ＶTより高いとき、言い換えれば、
Ｉ／Ｏ端子９２に“Ｈ”の出力信号が発生したときに
は、ダイオードスイッチ回路１の入力端子Ａが出力端子
Ｂよりも低くなるので、ダイオードＤ1とＤ4がＯＮにな
り、ダイオードＤ2とＤ3とがＯＦＦになる。その結果、
ＤＵＴ７３からＩ／Ｏ端子９２を経由して電流値Ｉ2が
ダイオードＤ4を介して定電流部２２へと流れる。ま
た、定電流部２１の電流Ｉ1は、ダイオードＤ1を通して
出力段バッファアンプ３２のプル側のアンプ３２２（ト
ランジスタＱ8のシンク電流として）へと流れる。先に
説明したように、前者がソース電流であり、後者がシン
ク電流である。なお、設定電圧入力端子９１の電圧信号
ＶTは、図５のリファレンス電圧発生器５６から送出さ
れて設定される。この電圧信号ＶTは、例えば、“Ｈ”
が３Ｖで“Ｌ”が０Ｖのときには、１．５Ｖである。

【００２６】ＩＣテスタ７０が判定動作モードにないと
きには、あるいは、“Ｈ”，“Ｌ”の出力タイミングに
ないときは、インヒビット信号ＩＮＨが発生する。この
インヒビット信号ＩＮＨは、例えば、図５のタイミング
発生器５３、波形フォマッタ５１あるいはパターン発生
器９５から発生させることができる。なお、このとき、
このインヒビット信号ＩＮＨは、“Ｌ”有意の信号とす
ることができる。インヒビット信号ＩＮＨ（例えば、Ｉ
ＮＨが“Ｌ”になっているとき）は、スイッチ回路３１
４，３１５をインバータ３３を介してＯＮにし、スイッ
チ回路３１６，３１７をＯＦＦにする。これにより負荷
電流出力回路４１０は、周囲の回路から切り離されて高
抵抗モードに切換えられる。その結果、ＤＵＴ７３のＩ
／Ｏ端子９２は、バッファ部３の信号経路から電気的に
切り離される。なお、インヒビット信号ＩＮＨを受けて
いないとき（例えば、ＩＮＨが“Ｈ”になっていると
き）には、スイッチ回路３１４，３１５は、ＯＦＦにな
り、スイッチ回路３１６，３１７はＯＮになる。そし
て、前記した負荷電流出力回路４１０の動作により所定
の負荷電流がＩ／Ｏ端子９２に出力される。

【００２７】ダイオードスイッチ回路１は、前記したよ
うに、４つショットキー・ダイオードＤ1，Ｄ2，Ｄ3，
Ｄ4のブリッジで構成され、ソース電流とシンク電流と
の切換えを行い負荷電流を発生させる。これらをショッ
トキー・ダイオードで構成することにより耐圧もあり高
速な応答をする切換えスイッチ回路にすることができ
る。また、定電流源２１１、２２１は、通常は、プログ
ラマブル定電流源とするが、図ではこの関係を図示して
いない。これは、例えば、この各定電流源２１１，２２
１の電流値を、図５のコンピュータ７１からシステムバ
ス６を介して設定することで調整できる。あるいは図５
のパターン発生器５５からデータ設定することによりＤ
／Ａ変換回路を介してリアルタイムで電流値を変更する
ことも可能である。なお、このプログラマブル定電流源
の構成例としては、電流源に基準抵抗および差動増幅器
を設ける方法などがある。

【００２８】次に、バッファ部３の疑似バッファ部３６
について説明する。疑似バッファ部３６は、バッファア
ンプ３１とほぼ同一の回路特性を持たせたボルテージフ
ォロアである。これの出力電圧を差動増幅器３９の
（−）入力端子に帰還させる。差動増幅器３９は、ここ
では、比較増幅器を構成していて（＋）入力端子が設定
電圧入力端子９１に接続されている。これにより、差動
増幅器３９は（−）入力端子の電圧が（＋）入力端子に
一致するまで動作して疑似バッファ部３６の出力電圧が
設定電圧入力端子９１の電圧値ＶTに一致するようにバ
ッファアンプ３１及び疑似バッファ部３６を制御する。
疑似バッファ部３６はバッファアンプ３１とほぼ同一の
回路特性を持つので、バッファアンプ３７と疑似バッフ
ァ部３６の出力電圧は同一であり、従って、ダイオード
スイッチ回路１の入力端子Ａの電圧が設定電圧入力端子
９１の電圧ＶTになる。

【００２９】このような疑似バッファ部３６のダミー回
路を設ける理由は、バッファアンプ３１とほぼ同一の回
路特性を持った疑似バッファ部３６を設けることによっ
て、あらかじめ図１中のダイオードブリッジの入力端子
Ａに発生させる電圧を疑似バッファ部３６の出力端子で
あるＤ点の電圧として確保することができる点にある。
なお、バッファアンプ３１のスイッチ回路３１６と３１
７に対応するスイッチ回路としてスイッチ回路３１６ａ
と３１７ａを設け、スイッチ回路３１４と３１５に対応
するスイッチとしてスイッチ回路３１４ａと３１５ａを
設ける。これらのスイッチ回路は、スイッチ回路３１６
ａと３１７ａをＯＮにし、スイッチ回路３１４ａと３１
５ａをＯＦＦにしておき、疑似バッファ部３６を動作さ
せておき、帰還ループが常時動作して差分増幅器３９は
正常動作を常時するようにする。これにより、判定モー
ドに入る手前あるいはＤＵＴ７３が信号を出力する手前
のタイミングにおいて正しい電圧をあらかじめ差動増幅
器３９の出力として設定できる。その結果、出力信号の
高速切換えに対応できる。

【００３０】なお、疑似バッファ部３６に同一の回路特
性を持たせる方法の一例としては、両回路の素子配置を
相似にし、また回路を近接して素子特性をほぼ同一にす
る方法がある。

【００３１】さて、図１の負荷電流出力回路４１０の特
徴としては、ダイオードスイッチ回路１が、スイッチ回
路２１２，スイッチ回路２２２、スイッチ回路３１４，
３１５，スイッチ回路３１６，３１７とにより、定電流
部２１１および２２１とバッファ部３から電気的に切り
離せることにある。これら６個のスイッチ回路をＯＮ／
ＯＦＦすることにより高抵抗モード時にはＩ／Ｏ端子９
２へ至る電流経路は全て高抵抗になり、ＩＣ化した状態
であっても、ディスクリートでスイッチ回路を構成した
場合と同様にＩ／Ｏ端子９２からの漏れ電流が少なくな
る。さらに、ここでの回路は、バッファアンプ３１の出
力段バッファアンプ３２の入力段がエミッタ結合のプッ
シュプル接続のＮＰＮ型のトランジスタＱ6とＰＮＰ型
のトランジスタＱ9とからなる相補型とされ、さらに、
出力段においてもＰＮＰ型のトランジスタＱ5とＮＰＮ
型のトランジスタＱ8とからなる相補型されているの
で、アイドリング電流が少なくて済み、この分、リーク
電流も少なくできるので、動作時の消費電力を低減でき
る。特にＩＣテスタは、このうような回路を多数必要と
するので、これにより装置全体の消費電力を抑えること
ができる。また、消費電力を抑えることにより回路基板
の温度上昇を抑えることが可能であるので、回路基板を
より小さなパッケージに収めることができ、この回路を
多数使用するＩＣテスタの小形化が可能であり、測定精
度も向上する。

【００３２】なお、ダイオードブリッジのスイッチ回路
は、通常、アナログスイッチとして上流側を低い電圧
に、下流側を高い電圧にすれば、４つのブリッジのダイ
オードが逆バイアスになってＯＦＦになるが、この場
合、バッファ部３とダイオードスイッチ回路１の入力端
子とが接続されていると完全な逆バイアスを設定し難
い。しかし、前記のようにバッファ部３にスイッチ回路
を設けて、このバッファアンプの入力と出力との間を切
り離した状態で逆バイアスにすると、その分、確実にダ
イオードブリッジがＯＦＦ状態になり、これの入出力の
切り離しが確実にできる。しかし、この場合には、逆バ
イアスに設定する電力が必要になる関係から、また、そ
のような回路を集積化しなければならないことから、前
記よりも消費電力が多くなる欠点がある。この点、前記
のように６つのスイッチ回路を設ける回路では、ダイオ
ードブリッジ部分を他の回路から孤立させることで消費
電力の低減とともにリーク電流をいっそう低減できる利
点がある。

【００３３】ところで、負荷電流出力回路４１０は、同
一チップ上に形成している。そのためバッファ部３から
ダイオードスイッチ回路の入力端子Ａまでおよび出力端
子Ｂまでのインダクタンス成分が低減される。このイン
ダクタンス成分が大きくなると、インダクタンスに蓄え
られたエネルギにより電流変化が阻害され、電流応答速
度が遅くなる。図１の負荷電流出力回路４１０は、ダイ
オードスイッチ回路１と近接して、定電流部２１、定電
流部２２、バッファ部３を同一チップに配置し、かつ、
出力端子に近いところに配置することにより配線および
ボンディングワイヤのインダクタンスを減らし、出力端
子Ｂ点までのパスを短くすることができるので、電流応
答速度を改善することができる。

【００３４】図３の負荷電流出力回路４１１は、バッフ
ァアンプ３１から図１におけるスイッチ回路３１６およ
び３１７を省いて、プッシュ側のアンプ３２１およびプ
ル側の３２２における全帰還のラインにスイッチを挿入
してこのラインを切断することで、バッファアンプ３１
の入力側と出力側とを遮断するようにしたものである。
すなわち、この実施例では、図１の回路において、スイ
ッチ回路３１６および３１７は削除され、エミッタ結合
端子Ｅと入力端子Ａとの間にダイオードブリッジのスイ
ッチ回路３４が設けられている。このスイッチ回路３４
が制御端子９５に入力されるインヒビット信号ＩＮＨに
よりダイオードスイッチ回路１の出力側を高抵抗に設定
する時に遮断される。スイッチ回路３４は、スイッチ回
路３１４，３１５のＯＮとともにＯＦＦにされる。その
他の構成は、図１と同様である。スイッチ回路３４は、
ダイオード接続のトランジスタからなるダイオードＱ
１，Ｑ２，Ｑ３およびＱ４からなるダイオードブリッジ
のアナログスイッチ３４１と、アナログスイッチ３４１
の上流側の制御端子をスイッチ回路３４２，定電流源３
４４を介して電源ラインＶccに接続し、下流側の制御端
子をスイッチ回路３４３，定電流源３４５を介して負側
の電源ラインＶEEに接続して構成される。スイッチ回路
３４２、３４３をＯＦＦすることでＥ点からＡ点に至る
電流経路をインヒビット信号ＩＮＨに応じて切断し、バ
ッファアンプ３１の入力と出力とを遮断する。

【００３５】ここで、アナログスイッチ３４１は、スイ
ッチ３４２，３４３がＯＮにされ、この回路が接続され
て定電流源３４４，３４５によるバイアス電流が流れて
いる状態でＯＮになる。このとき、Ｅ点の電圧とＡ点の
電圧は等しく、また、Ｅ点からアナログスイッチ３４１
へ流れる電流量とアナログスイッチ３４１からＡ点へ流
れる電流量は等しい。したがって、スイッチ回路３４２
および３４３を接続すると、Ｅ点とＡ点は電気的に接続
状態になる。また、スイッチ３４２および３４３を切断
すると、アナログスイッチ３４１へはバイアス電流が流
れないためにＯＦＦになる。この場合、接続Ｅ，Ａ点間
の漏れ電流を防ぐため、アナログスイッチ３４１を構成
する整流素子には、逆方向電流の少ない素子を用いると
よい。逆方向電流の少ない整流素子の一例として、トラ
ンジスタのベースエミッタ間を接続して、コレクタとの
間のＰＮ接合を利用したダイオードを用いるとよい。な
お、このアナログスイッチ３４１は、ダイオードスイッ
チ回路１ほどの高速な動作速度が要求されないので、通
常のトランジスタで造ることができるが、その耐圧は、
高い方がよい。トランジスタのベースエミッタ間を接続
して、コレクタとの間のＰＮ接合を利用すると、ベース
・エミッタ間のダイオードよりも高い耐圧を得ることが
できるのでこれを利用したのが次に示す図４である。

【００３６】図４は、アナログスイッチ３４１の他の具
体例である。図４中にダイオード接続のトランジスタＱ
１からＱ４として示すように、ＮＰＮトランジスタのコ
レクタ端子を負極、ベース端子を陽極とし、ベース端子
とエミッタ端子を接続して形成したＰＮダイオードを利
用する。これの利点について説明すると、スイッチ回路
２１２，２２２，３４２，３４３を切断し、スイッチ３
１４および３１５を接続した高抵抗モードでは、Ａ，Ｃ
点間に電位差を生じる。図１の負荷電流出力回路４１０
では、この電位差がトランジスタＱ6とＱ11、およびＱ1
0とＱ12に印加されるので、設定電圧入力端子９１とＩ
／Ｏ端子９２間の印加電圧は、トランジスタＱ6とＱ1
1、およびＱ10とＱ12のベースエミッタ逆耐圧を超えな
いように設定する必要がある。この点、図３の負荷電流
出力回路４１１において、図４に示すアナログスイッチ
３４１を用いると、トランジスタＱ6とＱ11、およびＱ1
0とＱ12には常時バイアス電流が流れているので、端子
Ｃ点と端子Ｅ点の電位は同じである。そのため、発生す
る電位差はアナログスイッチ３４１に印加されることに
なる。このとき、図４のアナログスイッチ３４１に、耐
圧が高い整流素子を使用することにより、設定電圧入力
端子９１とＩ／Ｏ端子９２間の印加電圧を大きく採るこ
とができる。

【００３７】以上説明してきたが、実施例では、ダイオ
ードスイッチ回路のダイオードブリッジに対して上流側
の定電流源と下流側の定電流源との間にスイッチ回路を
設けてダイオードブリッジ回路を切り離しているが、こ
れは、ダイオードブリッジ回路をＯＦＦ状態にするもの
であってもよい。なお、ダイオードブリッジのダイオー
ドは高速動作が要求されないときには、トランジスタに
より形成されるダイオードであってもよいことはもちろ
んである。そうでないときには、ＰＮ接合からなる本来
のダイオードを形成してＩＣ化することが好ましい。図
４に示す具体例では耐圧が高い整流素子としてＮＰＮト
ランジスタのコレクタを負極、ベースを陽極としたもの
を用いたが、ＰＮＰトランジスタで同様に構成しても良
い。また、実施例のバッファアンプは、ボルテージフォ
ロアに限定されない。さらに、ダイオードブリッジ回路
のダイオードは、ショットキー・ダイオードに限定され
るものではない。

【００３８】

【発明の効果】以上説明してきたが、この発明にあって
は、負荷電流出力回路のバッファアンプの入力側と出力
側とを遮断するスイッチ回路を設けて、１つのＩＣとし
て集積化し、高抵抗モード時に、スイッチ回路を動作さ
せてバッファアンプの入力側と出力側を遮断して、か
つ、例えば、逆バイアス等によりブリッジのダイオード
をＯＦＦにすることでダイオードスイッチ回路をＯＦＦ
状態に設定する。このようにすれば、ダイオードスイッ
チ回路の入力端子と出力端子とを切り離すことができる
ので、ＩＣ化されていてもリーク電流を低減することが
できる。これにより、負荷電流を供給して出力信号の状
態を測定するとき以外の高抵抗モード時においては、リ
ーク電流が低減してＤＵＴからみた消費電流を低減する
ことができる。しかも、バッファアンプとともにダイオ
ードスイッチ回路がＩＣ化されているので、これらの間
のパスが短くなり、経路上のインダクタ値を少なくでき
る。その結果、高速に応答する負荷電流出力回路を実現
でき、ＤＵＴの出力信号が高い周波数のものになって
も、負荷電流出力回路がそれに追従することができる。

【図面の簡単な説明】

【図１】図１は、この発明によるＩＣテスタにおける負
荷電流出力回路を中心とするブロック図である。

【図２】図２は、負荷電流出力回路のＩ／Ｏ端子へ送出
する負荷電流の電流−電圧特性の説明図である。

【図３】図３は、カレント切換スイッチを有する負荷電
流出力回路の一実施例の回路図である。

【図４】図４は、図３の負荷電流出力回路におけるアナ
ログスイッチの具体例の説明図である。

【図５】図５は、負荷電流出力回路を備えたＩＣテスタ
の全体的な構成の説明図である。

【図６】図６は、従来の負荷電流出力回路の回路図であ
る。

【符号の説明】

１…ダイオードブリッジ、２１…定電流部、２２…定電
流部、３…バッファ部、３１…バッファアンプ、３１
１，３１２…エミッタフォロア、３２…出力段バッファ
アンプ、３６…疑似バッファ部、３１４、３１５、３１
６、３１７…スイッチ回路、３９…差動増幅器、４…ピ
ンエレクトロニクス、４１０，４１１，４１２…負荷電
流出力回路、４２…ドライバ、４３…コンパレータ、４
３１…コンパレータ部、４３２…コンパレータ部、９１
…設定電圧入力端子、９２…Ｉ／Ｏ端子、ＩＮＨ…イン
ヒビット信号。

Claims (6)

【特許請求の範囲】
1. 【請求項１】設定電圧を一方の入力に受け他方の入力に
   出力側の電圧が帰還されて前記一方の入力電圧と前記他
   方の入力電圧との差に応じた電圧出力を発生する比較増
   幅器と、この比較増幅器の出力電圧を受け前記比較増幅
   器の前記他方の入力に出力を帰還させるバッファアンプ
   と、第１の端子にこのバッファアンプからの出力電圧を
   受け、第２の端子が被検査デバイスに接続されたダイオ
   ードブリッジからなるダイオードスイッチ回路と、前記
   バッファアンプの入力と出力とを遮断するスイッチ回路
   とを備え、前記比較増幅器と前記バッファアンプと前記
   ダイオードスイッチ回路とが１つのＩＣに集積化され、
   前記第２の端子における入力インピーダンスを高抵抗に
   設定するときに前記スイッチ回路により前記入力と前記
   出力とを遮断しかつ前記ダイオードスイッチ回路をＯＦ
   Ｆ状態に設定する電子デバイスへの負荷電流出力回路。
2. 【請求項２】さらに、前記ＩＣに同時にＩＣ化された第
   １、第２の定電流源を有し、前記バッファアンプは、プ
   ッシュプル動作のボルテージフォロアであり、前記スイ
   ッチ回路は、前記バッファアンプの最終段トランジスタ
   をカットオフする第１のスイッチ回路と初段のトランジ
   スタをカットオフする第２のスイッチ回路とからなり、
   前記ダイオードスイッチ回路は、前記ダイオードブリッ
   ジの第３の端子に前記第１の定電流源からの電流を第３
   のスイッチ回路を介して受け、このダイオードブリッジ
   の第４の端子から流出する電流を第４のスイッチを介し
   て前記第２の定電流源に流すものであり、前記被検査デ
   バイスが出力信号を発生しないときあるいはテストのた
   めに出力信号の状態を判定するタイミングにないときに
   前記高抵抗に設定されて、前記第１および第２のスイッ
   チ回路により前記最終段トランジスタと前記初段のトラ
   ンジスタをカットオフさせるとともに前記第３のスイッ
   チ回路と前記第４のスイッチ回路とをＯＦＦにし、これ
   により前記ダイオードスイッチ回路のＯＦＦ状態に換え
   て前記ダイオードスイッチ回路が前記バッファアンプと
   前記第１および第２の定電流源とから切り離される請求
   項１記載の電子デバイスへの負荷電流出力回路。
3. 【請求項３】さらに、前記ＩＣに同時にＩＣ化された第
   １、第２の定電流源を有し、前記バッファアンプは、プ
   ッシュプル動作のボルテージフォロアであり、前記スイ
   ッチ回路は、前記バッファアンプの最終段トランジスタ
   をカットオフする第１のスイッチ回路と、前記出力から
   入力への帰還ラインを遮断する第５のスイッチ回路とか
   らなり、前記ダイオードスイッチ回路は、前記ダイオー
   ドブリッジの第３の端子に前記第１の定電流源からの電
   流を第３のスイッチ回路を介して受け、このダイオード
   ブリッジの第４の端子から流出する電流を第４のスイッ
   チを介して前記第２の定電流源に流すものであり、前記
   被検査デバイスが出力信号を発生しないときあるいはテ
   ストのために出力信号の状態を判定するタイミングにな
   いときに前記高抵抗に設定されて、前記第１および第５
   のスイッチ回路により前記最終段トランジスタをカット
   オフし前記帰還ラインを遮断するとともに前記第３のス
   イッチ回路と前記第４のスイッチ回路とをＯＦＦにし、
   これにより前記ダイオドスイッチ回路のＯＦＦ状態に換
   えて前記ダイオードスイッチ回路が前記バッファアンプ
   と前記第１および第２の定電流源とから切り離される請
   求項１記載の電子デバイスへの負荷電流出力回路。
4. 【請求項４】さらに、前記ダイオードブリッジを構成す
   るダイオードはショットキー・ダイオードであり、前記
   バッファアンプと等価の動作をするダミー回路が設けら
   れ前記比較増幅器の出力をこのダミー回路で受けてこの
   ダミー回路の出力を前記バッファアンプの出力に換えて
   前記他方入力に送出し、前記ダミー回路も同時に集積化
   され、前記高抵抗に設定する制御信号を受けて前記第
   １、第２、第３および第４のスイッチ回路がＯＦＦにさ
   れる請求項１記載の電子デバイスへの負荷電流出力回
   路。
5. 【請求項５】前記バッファアンプは、エミッタフォロア
   の入力段と全帰還のプッシュプル増幅器の出力段とから
   なり、前記プッシュプル増幅器は、前記入力段と出力段
   が相補型のプッシュプル回路で構成されている請求項１
   記載の電子デバイスへの負荷電流出力回路。
6. 【請求項６】設定電圧を一方の入力に受け他方の入力に
   出力側の電圧が帰還されて前記一方の入力電圧と前記他
   方の入力電圧との差に応じた電圧出力を発生する比較増
   幅器と、この比較増幅器の出力電圧を受け前記比較増幅
   器の前記他方の入力に出力を帰還させるバッファアンプ
   と、第１の端子にこのバッファアンプからの出力電圧を
   受け、第２の端子が被検査デバイスに接続されたダイオ
   ードブリッジからなるダイオードスイッチ回路と、前記
   バッファアンプの入力と出力とを遮断するスイッチ回路
   とを備え、前記比較増幅器と前記バッファアンプと前記
   ダイオードスイッチ回路とが１つのＩＣに集積化され、
   前記第２の端子における入力インピーダンスを高抵抗に
   設定するときに前記スイッチ回路により前記入力と前記
   出力とを遮断しかつ前記ダイオードスイッチ回路をＯＦ
   Ｆ状態に設定する負荷電流出力回路負荷電流出力回路を
   有するＩＣテスタ。