JPH04250373A - 半導体試験装置および半導体装置の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体装置の機能検証
、交流特性および直流特性測定等を行なうための試験装
置に関する。より特定的には、半導体装置のピン端子に
電気的接続を行ない、試験信号の半導体装置への印加、
半導体装置からの出力信号の受信、期待値との比較およ
び信号特性の測定等を行なうピンエレクトロニクスに関
する。

【０００２】

【従来の技術】半導体装置は、信頼性の観点から種々の
試験を受ける。半導体装置の試験には、各端子の電流・
電圧などの直流（ＤＣ）特性および装置の動作周波数な
らびに動作タイミングなどの交流（ＡＣ）特性を測定す
るＤＣ・ＡＣ特性試験と、半導体装置が設計どおりに機
能しているか否かを判定する機能試験（検証）がある。

【０００３】ＤＣ特性試験においては、入力、出力、入
出力伝達、全電流、消費電力などの特性が測定される。 ＡＣ特性試験においては、入力ならびに出力信号波形の
立上がりならびに立下がり時間、入出力端子間の伝搬遅
延時間、セットアップ時間、ホールド時間、最小クロッ
クパルス幅、および動作周波数などが測定される。

【０００４】機能試験は、半導体装置に規定の動作条件
を与えたときに、該装置が機能に異常を示さずに動作す
るか否かを確認するために行なう試験である。機能試験
は、通常、入力端子に試験パターンを与えたときに、出
力端子に与えられるパターンを期待値パターンと比較・
照合することにより行なわれる。

【０００５】図５は半導体装置、特に、半導体集積回路
装置の機能試験の概念図である。図５において、試験装
置は、試験パターンを発生するパターン発生器５００と
、パターン発生器５００からの試験パターンを受け、“
１”、“０”の論理信号に変換して被試験デバイス５０
２の入力端子５１０へ印加するテストパターン印加装置
５０１と、被試験デバイス５０２からの出力信号を受け
て論理信号に変換する出力パターン弁別回路５０４と、
パターン発生器５００で発生された入力試験パターンに
対応する出力パターンの期待値を記憶する期待値パター
ン記憶回路５０５と、出力パターン弁別回路５０４の出
力と期待値パターン記憶回路５０５との出力を比較する
比較回路５０６と、比較回路５０６の出力に応答して被
試験デバイス５０２が正常に動作しているか否かを判別
する良否判定回路５０７を含む。被試験デバイス５０２
の電源ピン端子には所定の電源５０３から動作電源電圧
が印加され、また被試験デバイス５０２の接地端子は接
地電位ＧＮＤに接続される。このような半導体装置の機
能試験を実現する方法は種々創案されており、またテス
トパターンの発生に関しても、最も効率的に故障検出率
の高い試験パターンを作成する方法が創案されている。

【０００６】図６は、従来の半導体装置の試験方法の一
例を示す図であり、試験パターン蓄積法を概念的に示す
図である。図６において、試験システムは、論理シミュ
レータなどから構成される試験パターン発生器５５０と
、この試験パターン発生器５５０からの入力試験パター
ンと期待出力パターンを受け、被測定デバイス５６０へ
入力試験パターンを印加し、被測定デバイス５６０から
の出力応答パターンをこの期待出力パターンと比較する
ことにより被測定デバイス５６０の良否を判定する試験
装置５５１を含む。試験装置５５１は、入力試験パター
ンを格納するメモリ５５５と、試験パターン発生器５５
０からの期待出力パターンを格納するメモリ５５６と、
被測定デバイス５６０からの出力応答パターンとメモリ
５５６の期待出力パターンとを比較する比較器５５７を
含む。

【０００７】この試験パターン蓄積法と呼ばれる試験方
法においては、入力試験パターンと期待出力パターンと
が予め試験パターン発生器５５０により作成される。こ
の予め作成された入力試験パターンおよび期待出力パタ
ーンはＬＳＩテスタなどの試験装置５５１内のメモリ５
５５および５５６に格納される。試験時において、この
メモリ５５５の入力試験パターンを被測定デバイス５６
０に印加する。被測定デバイス５６０はこの入力試験パ
ターンに従ってある動作を実行し、該動作結果を示す出
力信号を出力応答パターンとして出力する。試験装置５
５１に含まれる比較器５５７はこの被測定デバイス５６
０からの出力応答パターンをメモリ５５６に格納されて
いる期待出力パターンと比較する。この期待出力パター
ンと出力応答パターンとが一致すれば被測定デバイス５
６０は正常に動作していると判定される。不一致の場合
には、この被測定デバイス５６０には故障箇所が存在す
ると判定される。この試験パターン発生器５５０により
発生された入力試験パターンを解析することにより故障
診断（故障箇所の解析等）も行なうことができる。

【０００８】このような試験装置においては、被測定デ
バイスへ直接信号を印加しかつそこから信号を受信する
ためのピンエレクトロニクスと呼ばれるカード（基板）
が被測定半導体装置の各ピン端子に対し１対１対応でテ
ストヘッド内に実装される。このピンエレクトロニクス
は半導体装置の機能試験のみならずＤＣ・ＡＣ特性試験
においても用いられる。

【０００９】図７は半導体試験装置に組込まれている一
般的なピンエレクトロニクス回路の概略的構成を示す図
である。図７において、ピンエレクトロニクス回路２０
０は、被試験半導体装置（以下、単にＬＳＩと称す）２
０６に試験パターンに従って電圧波形を印加するドライ
バ２０１と、ＬＳＩからの出力信号を受け、その出力信
号の論理値が“１”であるか“０”であるかを判定する
コンパレータ２０２を含む。ピンエレクトロニクス２０
０はさらに、ドライバ２０１の出力をノード２０８へ接
続するスイッチング素子２０５ａと、ノード２０８とコ
ンパレータ２０２の入力とを接続するスイッチング素子
２０５ｂを含む。スイッチング素子２０５ａおよび２０
５ｂは、ともに図示しない制御回路からの制御信号によ
り、いずれか一方が導通状態となる。ピンエレクトロニ
クス回路２００のノード２０８は伝送線路２０３を介し
てＬＳＩ２０６の端子２０７へ接続される。この端子２
０７は信号出力端子および信号入力端子のいずれであっ
てもよく、また信号入力および出力をともに行なう端子
であってもよい。

【００１０】ピンエレクトロニクス回路２００はさらに
、ノード２０８にスイッチング素子２０５ｃを介して接
続される抵抗２０４を含む。ＬＳＩ２０６の出力バッフ
ァの出力抵抗と伝送線路２０３の特性インピーダンスに
ミスマッチが生じた場合、このノード２０８において信
号波形にアンダーシュートおよびオーバーシュートを伴
う反射が発生する。このような反射を抑制するために、
終端抵抗として抵抗２０４が設けられる。次に動作につ
いて説明する。

【００１１】ＬＳＩ２０６のピン端子２０７が信号入力
端子の場合、ピンエレクトロニクス回路２００に含まれ
るスイッチング素子２０５ａのみが図示しない制御回路
の出力に応答してオン状態とされ、ドライバ２０１の出
力をノード２０８へ接続する。ドライバ２０１の入力へ
は、テストパターンに従った電圧信号が与えられる。ド
ライバ２０１はこのテストパターンに応じた電圧波形を
ノード２０８および伝送線路２０３を介してＬＳＩ２０
６のピン端子２０７へ印加する。ＬＳＩ２０６は、この
ピン端子２０７へ与えられた電圧信号に従って動作する
。

【００１２】ＬＳＩ２０６のピン端子２０７が信号出力
端子の場合、ピンエレクトロニクス回路２００に含まれ
るスイッチング素子２０５ｂのみがオン状態とされる。 コンパレータ２０２は、ＬＳＩ２０６のピン端子２０７
からの出力信号を伝送線路２０３を介して受け、この出
力信号を論理“１”および“０”の信号に変換する。こ
のとき、コンパレータ２０２へは、このＬＳＩ２０６の
期待出力電圧（ＶＯＨ，ＶＯＬ）が基準値として与えら
れ、これに従ってこのＬＳＩ２０６からの出力信号の論
理の弁別を行なっている。このコンパレータ２０２によ
り発生された論理信号は出力期待値パターンと比較され
、この比較結果に従ってＬＳＩ２０６の良／不良が判定
される。

【００１３】伝送線路２０３はインピーダンスを有して
いる。またＬＳＩ２０６はその出力部に、図８に示すよ
うな出力バッファ回路を備えている。

【００１４】図８は、ＬＳＩ２０６の出力段の構成を示
す図である。図８において、ＬＳＩ２０６は、所定の機
能を実行する内部回路２５０と、この内部回路２５０か
らの出力信号をバッファ処理してピン端子２０７へ伝達
する出力バッファ回路２５１を含む。出力バッファ回路
２５１は、動作電源電位Ｖｃｃと他方電源電位Ｖｓｓと
の間に相補接続されたｐチャネルＭＯＳ（絶縁ゲート型
）トランジスタＰＴおよびｎチャネルＭＯＳトランジス
タＮＴを含む。このトランジスタＰＴおよびＮＴはオン
状態のときに存在する抵抗成分（オン抵抗）Ｒを備える
。

【００１５】この出力バッファ回路２５１の出力抵抗は
、ＬＳＩ２０６のピン端子２０７における出力インピー
ダンスとして寄与する。ＬＳＩ２０６のピン端子２０７
の出力インピーダンスと伝送線路２０３のインピーダン
スとがミスマッチングした場合、ノード２０８において
は信号の反射が生じ、この信号にオーバーシュートおよ
びアンダーシュートが発生する。また、たとえＬＳＩ２
０６のピン端子２０７の出力インピーダンスと伝送線路
２０３にインピーダンスが整合しており反射が生じない
場合においても、伝送線路２０３に浮遊容量および寄生
インダクタンスが存在するため、ノード２０８において
は信号のリンギングが発生する。このような信号の反射
およびリンギングを抑制するために、ピン端子２０７が
信号出力端子の場合、スイッチング素子２０５ｂのみな
らずスイッチング素子２０５ｃもオン状態とされ、ノー
ド２０８へ抵抗２０４が終端抵抗として接続される。 この終端抵抗２０４の機能について以下に簡単に説明す
る。

【００１６】図９は伝送線路系を終端していない状態の
接続形態を示す図である。図９において、ＬＳＩ２０６
のピン端子２０７が伝送線路２０３を介してコンパレー
タ２０２に接続される。この図９に示す接続形態におい
て、ピン端子２０７の出力インピーダンス（出力抵抗）
が伝送線路の特性インピーダンスよりも小さい場合には
、コンパレータ２０２の入力ノード２０８において信号
のアンダーシュートおよびオーバーシュートが生じる。 すなわち、コンパレータ２０２は高入力インピーダンス
を有しており、ピン端子２０７から伝送線路２０３を介
してノード２０８へ伝達された電圧信号はこのコンパレ
ータ２０２の入力端で全反射する。今、ピン端子２０７
の出力インピーダンス（出力抵抗）をＺ、伝送線路２０
３の特性インピーダンスをＺ０、ピン端子２０７へ与え
られる出力電圧をＶ、ノード２０８の電圧をＶｃとする
と、以下の関係式が得られる。

【００１７】Ｖｃ＝２・Ｚ０・Ｖ／（Ｚ＋Ｚ０）

【００
１８】ピン端子２０７の出力インピーダンスＺが伝送線
路２０３の特性インピーダンスＺ０よりも小さければ、
Ｖｃ＞Ｖとなる。すなわち、コンパレータ２０２の入力
ノード２０８における電圧信号振幅がピン端子２０７の
電圧信号の振幅よりも大きくなり、コンパレータ入力ノ
ード２０８において電圧信号のアンダーシュートおよび
オーバーシュートが生じる。このノード２０８における
アンダーシュート発生の態様を図１０に示す。

【００１９】図１０は、コンパレータ２０２の入力ノー
ド２０８においてアンダーシュートが発生した場合の信
号波形を模式的に示す図である。図１０においては、ピ
ン端子２０７からの出力信号のＨレベルは５Ｖ、Ｌレベ
ルは０Ｖの場合を示している。この電圧信号波形２０９
においてアンダーシュートが発生した場合ノイズの原因
となり、コンパレータ２０２において正確な論理信号に
変換することができなくなるという問題が生じる。また
、ＬＳＩ２０６の出力信号波形の立下がり時間および立
上がり時間などのＡＣ特性を測定する場合においてタイ
ミングエラーが生じ、正確な測定を行なうことができな
くなる。また、このＬＳＩ２０６の機能試験時において
、正確な測定をするためには、このようなリンギングが
抑制された状態において信号を測定する必要があり、高
速で機能検証を行なうことができなくなるという問題が
生じる。

【００２０】このようなノード２０８における反射によ
るオーバーシュート、アンダーシュートおよびリンギン
グを抑制する方法として抵抗終端方法が用いられる。こ
の抵抗終端方法においては、図７に示すスイッチング素
子２０５ｃがオン状態とされ、ノード２０８と電位Ｖｓ
ｓとの間に抵抗２０４が接続される。

【００２１】図１１はこの抵抗終端方法を適用した際の
ピンエレクトロニクスとＬＳＩとの接続形態を示す図で
ある。図１１において、ノード２０８と電源電位Ｖｓｓ
（通常接地電位０Ｖ）との間に抵抗２０４が接続される
。抵抗２０４の抵抗値をＲＴとする。ＬＳＩ２０６のピ
ン端子２０７には、図８に示す出力バッファ回路２５１
に含まれるトランジスタＰＴおよびＮＴのオン抵抗に起
因する出力抵抗Ｒが存在する。ここで図１１においては
、動作電源電位Ｖｃｃに接続されるｐチャネルＭＯＳト
ランジスタＰＴ（図８参照）のオン抵抗Ｒのみを示して
いる。

【００２２】図１２は抵抗終端法を用いた際のノード２
０８における電圧波形を示す図である。図１２において
は、抵抗終端を行なわない場合のノード２０８における
歪んだパルス波形２０９（図１０参照）をも併せて示し
ている。ピン端子２０７に現われる信号の論理が“１”
のとき、コンパレータ２０２が検出する電圧（ノード２
０８の電圧）は、伝送線路２０３の直流抵抗成分を無視
すると、Ｖｃｃ・ＲＴ／（Ｒ＋ＲＴ）で与えられる。こ
のように抵抗２０４を用いて伝送線路を終端することに
よりノード２０８へ与えられる電圧は分圧されることに
なり、ノード２０８におけるアンダーシュート、オーバ
ーシュートおよびリンギングの発生を抑制することがで
きる。

【００２３】図１２から明らかなように、抵抗２０４を
用いる抵抗終端方法において得られるコンパレータ２０
２の入力ノード２０８における電圧波形２１０は、この
ような終端抵抗を接続していない状態におけるノード２
０８の信号波形２０９に比べて非常にきれいな波形とな
っている。

【００２４】このような抵抗２０４を接続した場合、Ｌ
ＳＩ２０６の出力が論理“１”のとき、抵抗２０４を流
れる電流はＶｃｃ／（Ｒ＋ＲＴ）で与えられる。

【００２５】ＬＳＩ２０６が論理“０”の信号をピン端
子２０７へ出力する場合、図８に示すｎチャネルＭＯＳ
トランジスタＮＴがオン状態となり、ｐチャネルＭＯＳ
トランジスタＰＴはオフ状態となるため、図１１に示す
抵抗Ｒが電位Ｖｓｓ（０Ｖ）に接続され、ノード２０８
の電圧はＶｓｓ（０Ｖ）となり、抵抗２０４に流れる電
流も０ｍＡとなる。

【００２６】

【発明が解決しようとする課題】オーバーシュート、ア
ンダーシュートおよびリンギングの発生を抑制する方法
として用いられる従来の抵抗終端方法においては、ＬＳ
Ｉ２０６の出力論理が“１”のとき終端抵抗２０４に電
流が流れる。この電流は、ＬＳＩ２０６内部の出力バッ
ファ回路２５１（図８参照）の電源ラインから出力トラ
ンジスタを介して供給される。このため、ＬＳＩ２０６
の内部に過大な電流が流れることになり、ＬＳＩ２０６
の内部配線のエレクトロマイグレーションの問題が生じ
、ＬＳＩの信頼性を低下させる。

【００２７】また、抵抗２０４を接続することにより、
伝送線路におけるＲＣ遅延が大きくなり、ノード２０８
における信号波形の立上がりおよび立下がりの時間すな
わち時定数が大きくなり、出力信号波形がなまるという
問題が生じる。このように出力信号波形になまりが生じ
た場合、ＬＳＩ２０６を実際の動作クロック周波数で動
作させても、所定のタイミングで正確な出力信号を得る
ことができず、正確な機能試験を行なうことができない
という問題が生じる。また、同様にＤＣ・ＡＣ特性測定
においても、正確な測定ができなくなるという問題が生
じる。また、このような出力信号波形のなまりを考慮し
て、測定タイミングをずらせて機能試験を行なった場合
、高速でＬＳＩの機能試験を実行することができず、試
験時間が長くなるという問題が生じる。このような問題
はＬＳＩが高速かつ多ピン化するにつれてより大きな問
題となる。

【００２８】それゆえ、この発明の目的は従来の半導体
試験装置の有する欠点を除去し、高速かつ正確にＬＳＩ
の機能検証およびＤＣ・ＡＣ特性測定を実行することの
できる半導体試験装置を提供することである。

【００２９】

【課題を解決するための手段】この発明に係る半導体試
験装置は、被試験半導体装置からの出力信号を伝送線路
を介してその入力に受け、該出力信号の論理値を判別す
る判別手段と、基準電圧を発生する手段と、判別手段の
入力電圧と基準電圧とを比較し、該比較結果に従って伝
送線路へ電流を供給する手段とを含む。

【００３０】電流の「供給」は、伝送線路への電荷の注
入および伝送線路からの電荷の放出両方の動作を含む。

【００３１】

【作用】電流供給手段は、判別手段の入力電圧に応じて
伝送線路への電荷の供給を行なう。この電荷の供給は伝
送線路におけるオーバーシュートおよびアンダーシュー
トを補償するように行なわれる。このオーバーシュート
およびアンダーシュートの発生の可能性は電流供給手段
における基準電圧との比較により弁別される。これによ
り、伝送線路においてオーバーシュート、アンダーシュ
ートおよびリンギングの発生が抑制される。また終端抵
抗は設ける必要がないので、被試験半導体装置に過大電
流が流れることもない。

【００３２】

【発明の実施例】図１はこの発明の一実施例であるピン
エレクトロニクスの回路構成を示す図である。図１にお
いて図７に示す従来の回路成分と対応する部分には同一
の参照番号を付している。図１において、この発明に従
うピンエレクトロニクス回路１は、従来と同様のドライ
バ２０１、コンパレータ２０２および抵抗２０４に加え
て、ノード２０８の電圧に応じて電流を供給する電流供
給回路２と、電流供給回路２の電流供給動作を制御する
スイッチ制御回路４を含む。電流供給回路２の出力ノー
ドはスイッチング素子３を介してノード２０８へ接続さ
れる。伝送線路２０３には浮遊容量１５０が付随してい
る。

【００３３】電流供給回路２は、ノード２０８における
オーバーシュートの発生を防止するための第１の電流供
給回路５と、ノード２０８におけるアンダーシュートの
発生を防止するための第２の電流供給回路６と、ノード
２０８の電圧に応じて第１および第２の電流供給回路５
および６の各々の電流供給経路を切換えるダイオードブ
リッジ７を含む。

【００３４】第１の電流供給回路５は、オーバーシュー
ト抑制用の基準電圧を発生する第１の基準電圧源８と、
第１の基準電圧８をダイオードブリッジ７へ接続するた
とえばＮＰＮバイポーラトランジスタからなる高速のス
イッチング素子９と、スイッチ制御回路４からの制御信
号に応答してオン状態となり、ダイオードブリッジ７の
ノードＮ１を第１の定電流源１４へ接続するたとえばＮ
ＰＮバイポーラトランジスタからなる高速のスイッチン
グ素子１０および１１と、第１の基準電圧源８をスイッ
チ制御回路４からの制御信号に応答して第１の定電流源
１４へ接続するたとえばＮＰＮバイポーラトランジスタ
からなる高速のスイッチング素子１２を含む。第１の定
電流源１４は、ノード２０８においてオーバーシュート
が生じた場合に、このノード２０８のオーバーシュート
を抑制するようにノード２０８を介して伝送線路２０３
（浮遊容量１５０）へ電流を供給する。

【００３５】第２の電流供給回路６は、ノード２０８に
おけるアンダーシュートに対する基準電圧を発生する第
２の基準電圧源１６と、スイッチ制御回路４からの制御
信号に応答して、第２の基準電圧源１６をダイオードブ
リッジ７へ接続するたとえばＮＰＮバイポーラトランジ
スタからなる高速スイッチング素子１７と、ノード２０
８においてアンダーシュート発生時に電流を供給するた
めの第２の定電流源２１と、スイッチ制御回路４からの
制御信号に応答してオン状態となり、第２の定電流源２
１をダイオードブリッジ７へ接続するたとえばＮＰＮバ
イポーラトランジスタからなる高速スイッチング素子１
８および１９と、スイッチ制御回路４からの制御信号に
応答してオン状態となり、第２の定電流源２１と第２の
基準電圧源１６とを接続するたとえばＮＰＮバイポーラ
トランジスタからなる高速のスイッチング素子２０を含
む。

【００３６】ダイオードブリッジ７は、ノードＮ４とノ
ードＮ１との間にノードＮ４から順方向に接続されるダ
イオード１５ａと、ノードＮ２とノードＮ１との間にノ
ードＮ２から順方向に接続されるダイオード１５ｂと、
ノードＮ３とノードＮ２との間にノードＮ３から順方向
に接続されるダイオード１５ｃと、ノードＮ３とノード
Ｎ４との間にノードＮ３から順方向に接続されるダイオ
ード１５ｄを含む。ダイオードブリッジ７は、基準電圧
源８または１６が与える基準電圧とノード２０８の電圧
とに応じて定電流源２１または１４の電流経路を切換え
る。

【００３７】スイッチ制御回路４は、ＬＳＩ２０６の試
験プログラムまたは試験パターンの情報に従って各スイ
ッチ２０５ａ，２０５ｂ，２０５ｃ、１０，１１，１２
，１８，１９および２０の動作を制御する制御信号を発
生する。すなわち、試験プログラムまたは試験パターン
には、ピン端子２０７が信号出力端子となるか否か、ピ
ン端子２０７からの出力信号が論理“１”となるか“０
”となるかの期待値パターンなどの情報が含まれる。こ
のような期待値パターンに従って、ノード２０８におい
てオーバーシュートが生じる可能性があるかおよびアン
ダーシュートが生じる可能性があるかを知ることができ
る。次に動作について説明する。

【００３８】まず、各定電流源１４および２１の設定電
流値、基準電圧源８および１６の基準電圧について説明
を容易にするために具体的な値の例を挙げる。

【００３９】オーバーシュート対策として電流を供給す
る第１の電流供給回路５において、第１の定電流源１４
が供給する電流を−数１０ｍＡとし、第１の基準電圧源
８には電源電圧５Ｖで動作するＣＭＯＳ構成のＬＳＩの
場合、このＬＳＩ２０６の出力電圧よりも０．５Ｖ高い
５．５Ｖを設定する。この０．５Ｖは、ダイオードブリ
ッジ７におけるダイオードのオン抵抗による電圧降下を
考慮に入れるためである。

【００４０】アンダーシュート対策用の第２の電流供給
回路６においては、第２の定電流源２１が供給する定電
流が数１０ｍＡ、第２の基準電圧源１６が供給する基準
電圧をＬＳＩ２０６がＣＭＯＳ構成の場合にその電源電
位Ｖｓｓ（０Ｖ）よりも０．５Ｖ低い−０．５Ｖに設定
される。

【００４１】ここで、図１においては、定電流源１４、
２１および基準電圧源８、１６はハードウェア構成とさ
れており、その供給電流および基準電圧は固定されてい
るように示されている。しかしながら、半導体試験装置
においてはＤＣ特性測定などのための電圧／電流供給装
置構成が含まれており、各定電流および基準電圧は半導
体試験装置においてプログラムなどによりソフトウェア
的に設定される。これによりＬＳＩ２０６がＭＯＳ構成
の場合、ＴＴＬ構成の場合、ＥＣＬ構成の場合いずれの
場合においても適切な定電流および基準電圧を容易に設
定することができる。ＬＳＩ２０６は、ＭＯＳトランジ
スタにより構成されてもよく、バイポーラトランジスタ
で構成されてもよく、この両者を含むＢｉＣＭＯＳ構成
のいずれであってもよい。

【００４２】スイッチング素子９，１０，１１，１２，
１７，１８，１９および２０の動作制御は、ＬＳＩ２０
６の試験記述をするプログラム言語またはテストパター
ンにより行なわれる。すなわち、プログラム言語または
テストパターンにより、ＬＳＩ２０６のピン端子２０７
が出力状態であるか入力状態であるか否かを示す入出力
状態パターンおよび出力期待値パターンに従ってスイッ
チング制御回路４が必要な制御信号を発生する。

【００４３】まずＬＳＩ２０６の出力が論理“１”から
論理“０”に変化するときに発生するアンダーシュート
を伴った反射を抑制するための動作について説明する。 このとき、ＬＳＩ２０６のピン端子２０７は出力状態で
ある。ＬＳＩ２０６の試験記述をするプログラム言語ま
たはテストパターンにおいてはこのピン端子２０７が出
力状態であることを示す情報が書かれている。この情報
に従ってスイッチ制御回路４はまずスイッチング素子２
０５ｂをオン状態とし、ピン端子２０７を伝送線路２０
３およびノード２０８を介してコンパレータ２０２に接
続する。ピン端子２０７が出力状態のとき、ノード２０
８にはアンダーシュートが発生する可能性があり、伝送
線路２０３の浮遊容量１５０へ電流を供給する必要があ
る。このため、スイッチ制御回路４はピン端子２０７の
出力状態を示す情報に従ってスイッチング素子３をオン
状態とする。これにより、ダイオードブリッジ７のノー
ドＮ４がノード２０８へ接続される。

【００４４】ＬＳＩ２０６の出力信号波形が論理“１”
から論理“０”に立下がったことをテスタ（半導体試験
装置）で検証するために、ＬＳＩ２０６の出力信号期待
値が論理“０”であることを示しかつこの論理“０”の
信号とＬＳＩ２０６の出力信号の比較を示す試験パター
ンが与えられている。たとえば試験パターンにピン端子
２０７が出力状態にありかつ期待値パターンに“Ｌ”と
書かれていれば、スイッチ制御回路４は、この情報に従
って高速スイッチング素子１７、１８、１９および１２
をオン状態に設定する。このとき高速スイッチング素子
９、１０、１１および２０はオフ状態に維持される。オ
ーバーシュート対策用の第１の電流供給回路５において
高速スイッチング素子１２がオン状態とされるのは、第
１の基準電圧源８と第１の定電流源１４とを接続し、第
１の定電流源１４に電流経路を与えるためである。

【００４５】高速スイッチング素子１７がオン状態とな
ることにより第２の基準電圧源１６はダイオードブリッ
ジ７に接続される。ダイオードブリッジ７のノードＮ２
へはこの第２の基準電圧源１６が与える−０．５Ｖの基
準電圧が与えられる。第２の定電流源２１は、スイッチ
ング素子１９、１８、ダイオード１５ｃ、スイッチング
素子１７および第２の基準電圧源１６の経路で正常時に
は電流を供給する。

【００４６】今、ノード２０８の電圧が−０．５Ｖ以下
となった場合を考える。このとき、ノードＮ４の電圧は
ノードＮ２の電圧よりも低くなるため、第２の定電流源
２１からの電流はスイッチング素子１９、１８およびダ
イオード１５ｄ、スイッチング素子３を介してノード２
０８へ伝達される。このノード２０８へ第２の定電流源
２１から供給された電流は伝送線路２０３の浮遊容量１
５０を充電し、このノード２０８におけるアンダーシュ
ートの電位を上昇させる。

【００４７】ノード２０８の電圧が−０．５Ｖ以上とな
ると、ダイオード１５ｄがオフ状態となり、第２の定電
流源２１からの電流はダイオード１５ｃを介してスイッ
チング素子１７および第２の基準電圧源１６へ流れる。 この上述の動作により、ノード２０８におけるアンダー
シュートの発生を抑制することができる。

【００４８】オーバーシュート抑制に対しては、プログ
ラム言語またはテストパターン（入出力パターンおよび
期待値パターン）に従ってスイッチ制御回路４の制御の
下に、スイッチング素子９，１０，１１および２０がオ
ン状態、スイッチング素子１２，１７，１８および１９
がオフ状態に設定される。アンダーシュート抑制用の第
２の電流供給回路６において、スイッチング素子２０が
オン状態とされるのは、第２の定電流源２１と第２の基
準電圧源１６とを接続し、第２の定電流源２１の電流が
流れる経路を与えるためである。

【００４９】第１の基準電圧源８の与える基準電圧は＋
５．５Ｖに設定されている。ノード２０８の電圧が＋５
．５Ｖよりも低いとき、ダイオード１５ａはオフ状態に
あり、第１の基準電圧源８からの電流はダイオード１５
ｂ、スイッチング素子１０，１１を介して第１の定電流
源１４へ流れる。

【００５０】ノード２０８の電圧が＋５．５Ｖよりも高
くなったとき、ノードＮ４の電圧はノードＮ２の基準電
圧よりも高くなる。このとき、ダイオード１５ａがオン
状態となり、ノード２０８へは、ダイオード１５ａ、ス
イッチング素子１０および１１を介して第１の定電流源
１４から電流が供給される。すなわち、この場合、ノー
ド２０８から電流が引抜かれる。これにより、ノード２
０８のオーバーシュート電位は低下し、このノード２０
８におけるオーバーシュートの発生が抑制される。

【００５１】第１および第２の電流源１４および２１が
供給する電流値Ｉの設定値は、以下の式から求められる
。

【００５２】 Ｉ＝（Ｃ／Ｔ）・Ｖ０・（Ｒ−Ｚ０）／（Ｒ＋Ｚ０）こ
こで、Ｃは伝送線路２０３全体に付随する浮遊容量（図
１においては容量１５０で示される）、ＲはＬＳＩ２０
６の出力抵抗、Ｚ０は伝送線路２０３の特性インピーダ
ンス、Ｖ０はＬＳＩの出力電圧、Ｔは伝送線路２０３の
往復遅延時間である。

【００５３】すなわち、伝送線路２０３におけるＬＳＩ
２０６からの出力信号の往復時間中にこの伝送線路２０
３の浮遊容量Ｃが過剰にこのノード２０８における反射
により電流供給されるのを防止するように電流供給回路
５および６で電流を供給すればよい。

【００５４】具体的にこの式に数値を代入してみる。Ｃ
＝６０ｐＦ、Ｔ＝６ｎＳ、Ｚ０＝１００Ω、Ｖ０＝５Ｖ
、Ｒ＝２０Ωとすると、電流Ｉは３３ｍＡとなる。した
がって、上述の条件の場合、第１および第２の定電流源
１４および２１の供給電流をそれぞれ−３３ｍＡ、＋３
３ｍＡと設定すれば、伝送線路２０３におけるオーバー
シュート、アンダーシュートを抑制することができる。

【００５５】上述のパラメータを用いて測定した実験デ
ータを図２に示す。図２は、ＬＳＩ２０６からの出力信
号波形が論理“１”から論理“０”に遷移する場合に発
生するアンダーシュートを伴った反射に対して電流注入
を行なった際のコンパレータ２０２の検出波形（ノード
２０８における電圧波形）を示す図である。図２におい
て横軸は時間（単位ナノ秒）であり、縦軸は電圧（単位
Ｖ）を示す。

【００５６】この図２において、信号波形２２ａ〜２２
ｇそれぞれは伝送線路に対する注入電流値を０、１、５
、１０、２０、３０、３９ｍＡとしたときのノード２０
８の電圧波形を示している。図２において明らかなごと
く、注入電流値を０ｍＡから大きくするほどこの波形の
歪みが小さくされている。ここで注入電流値３０ｍＡで
リンギングの発生がほぼ抑制され、注入電流値が３９ｍ
Ａの場合に再びリンギングが少し生じ出しているのが、
このアンダーシュート用の電流供給回路６からの過剰な
電流供給に起因している。ここで、図２においては、Ｌ
ＳＩ２０６はＭＯＳ構成であり、そのＨレベルが６Ｖ、
そのＬレベルが０Ｖの場合が示されている。

【００５７】ノード２０８においてアンダーシュートが
発生した場合、コンパレータ２０２の入力端（ノード２
０８）における電圧と基準電圧源１６が与える基準電圧
との大小により、第２の定電流源２１からの電流が伝送
線路２０３へ流れるかまたは基準電圧源１６へ流れる。 この電流経路の切換えはダイオードブリッジ７により行
なわれる。

【００５８】コンパレータ２０２の入力端（ノード２０
８）の電圧が基準電圧源１６が与える基準電圧よりも低
い場合には、第２の定電流源２１に設定された電流が高
速スイッチング素子１９、１８、ダイオード１５ｄを介
して伝送線路２０３へ流れ込む。コンパレータ２０２の
入力端（ノード２０８）の電圧が基準電圧源１６が与え
る基準電圧よりも高くなれば、第２の定電流源１０、２
１の供給する電流は高速スイッチング素子１９、１８お
よびダイオード１５ｃを介して第２の基準電圧源１６へ
流れ込む。このとき、コンパレータ２０２の入力端（ノ
ード２０８）の電圧が第２の基準電圧源１６が与える基
準電圧よりも高い場合には伝送線路には電流が供給され
ない。アンダーシュートが生じている間、伝送線路２０
３の浮遊容量１５０へ電流が供給され、基準電圧源１６
の設定する基準電圧よりも高くなってくると、伝送線路
２０３への電流供給動作が停止される。この場合、電流
供給回路６の電流供給動作は伝送線路に分布する容量の
電荷を打消すように機能するだけであり、ＬＳＩ２０６
に対する影響は存在しない。

【００５９】ノード２０８においてオーバーシュートが
生じた場合においても、同様にこのオーバーシュート対
策用の電流供給回路５において同様の動作が行なわれる
。したがって、このオーバーシュート発生時においても
、伝送線路２０３の寄生容量（浮遊容量）１５０の過剰
電荷を打消す方向に電流が供給されるだけであり、ＬＳ
Ｉ２０６に対する影響は存在しない。

【００６０】なお図１においては、終端用の抵抗２０４
が設けられているが、この終端用抵抗２０４はスイッチ
ング素子２０５ｃが常時オフ状態とされるため、特に設
けなくてもよい。

【００６１】図３は、図１に示すスイッチ制御回路４の
機能的構成を示すブロック図である。図３においてスイ
ッチ制御回路４は、試験パターン発生器４１０からの試
験パターンを受け、半導体装置の端子２０７が入力状態
となるか出力状態となるかを判別する入出力判別回路４
０１と、入出力判別回路４０１からの判別結果に従って
、試験パターン発生器４１０からの試験パターンに含ま
れる出力期待値を記憶する出力期待値記憶回路４０２と
、入出力判別回路４０１および出力期待値記憶回路４０
２からの信号に応答して各スイッチを制御する信号を発
生する制御信号発生回路４０３を含む。このスイッチ制
御回路４は、入出力判別回路４０１の制御の下に、試験
パターン発生器４１０から発生された試験パターンのう
ち入力パターンを弁別してドライバ２０１へ印加する入
力パターン生成回路４１１を含んでもよい。

【００６２】試験パターン発生器４１０から発生される
試験パターンとしては種々のものが利用可能である。こ
のような試験パターンの１つに、期待値パターン（入力
パターンと出力パターンを含む）とＩ／Ｏパターン（各
期待値パターンのデータが入力であるか出力であるかを
示すパターン）とマスクパターン（期待値パターンをド
ントケア状態に設定するパターン）とからなる試験パタ
ーンがある。この場合、入出力判別回路４０１はＩ／Ｏ
パターンを見ることにより期待値パターンから出力期待
値および入力パターンを弁別する。出力期待値記憶回路
４０２はこの入出力判別回路４０１からの信号に応答し
て期待値パターンを出力期待値として格納する。入出力
判別回路４０１はまたマスクパターンをも観察し、この
期待値パターンがドントケア状態であるか否かをも判別
する。制御信号発生回路４０３はこの入出力判別回路４
０１からの判別結果および出力期待値記憶回路４０２に
格納される出力期待値に応答して、各スイッチング素子
の制御を行なうための信号を発生する。

【００６３】すなわち、入出力判別回路４０１が出力状
態を示しており、かつ出力期待値が“Ｌ”の場合、ノー
ド２０８においてはアンダーシュートが発生する可能性
がある。このとき、制御信号発生回路４０３はアンダー
シュート用の電流供給回路６を機能させるように制御信
号を発生する。また入出力判別回路４０１が出力状態を
示しており、かつ出力期待値記憶回路４０２に含まれる
出力期待値が“Ｈ”のとき、オーバーシュートが発生す
る可能性があると判断し、制御信号発生回路４０３はオ
ーバーシュート用の電流供給回路５を動作させる。

【００６４】試験パターン発生器４１０から発生される
試験パターンが、１つのデータが、ドライバ駆動をする
か否か、コンパレータの期待値、ドライバへの印加デー
タ、コンパレータのマスクおよびハイインピーダンスの
期待値を含むデータパターンとして与えられる場合、こ
のデータは複数ビットからなるが、この場合、所定のビ
ットを見ればピン端子２０７が入力状態となるか出力状
態となるか、およびコンパレータの入力にアンダーシュ
ートが発生するかまたはオーバーシュートが発生するか
を識別することができる。このような試験パターンの構
成においても、したがって制御信号発生回路４０３から
は伝送線路２０３におけるアンダーシュート、オーバー
シュートの発生を抑制するように制御信号を発生するこ
とができる。このようなテストパターンがデータ・スト
リームとして与えられる場合各データの所定ビットがそ
れぞれ入出力判別回路４０１、出力期待値記憶回路４０
２および入力パターン発生回路４１１へ伝えられる。

【００６５】図４はこの発明の他の実施例であるピンエ
レクトロニクス回路の構成を示す図である。図４におい
て、ピンエレクトロニクス回路１は、ドライバ２０１、
コンパレータ２０２に加えて、アンダーシュート抑制用
の電流供給回路１０１と、オーバーシュート抑制用の電
流供給回路１００と、半導体装置のボード実装レベルで
の試験時において半導体装置の出力にテスト用電流負荷
を与える擬似負荷を構成するダイナミックロード回路１
０２を含む。

【００６６】アンダーシュート用の電流供給回路１０１
は、スイッチング素子１０４にそのカソードが接続され
、そのアノードがノードＮ１０に接続されるダイオード
１１４ａと、そのアノードがノードＮ１０に接続され、
そのカソードがノードＮ１１に接続されるダイオード１
１４ｂと、アンダーシュート時の基準電圧を与える基準
電圧源１０７と、ノード２０８へスイッチ１０４を介し
てアンダーシュート防止用の電流を供給する定電流源１
１０を含む。ダイオード１１４ａとダイオード１１４ｂ
とはダイオードブリッジ１１４を構成する。電流供給回
路１０１はさらに、スイッチ制御回路４からの制御信号
に応答してオン状態となり、ノードＮ１０を定電流源１
１０へ接続するたとえばＮＰＮバイポーラトランジスタ
からなる高速スイッチング素子１１８と、スイッチ制御
回路４からの制御信号に応答してオン状態となりノード
Ｎ１１を定電流源１１０へ接続するたとえばＮＰＮバイ
ポーラトランジスタからなる高速スイッチング素子１１
９を含む。この基準電圧源１０７が与える基準電圧およ
び定電流源１１０が供給する定電流は図１に示す電流供
給回路６に含まれる基準電圧源１６および定電流源２１
のそれと同様である。

【００６７】オーバーシュート用の電流供給回路１００
は、そのアノードがノードＮ２１に接続され、そのカソ
ードがノードＮ２０に接続されるダイオード１１３ａと
、そのアノードがスイッチング素子１０３に接続され、
そのカソードがノードＮ２０に接続されるダイオード１
１３ｂと、オーバーシュートに対する基準電圧を与える
基準電圧源１０６と、オーバーシュート防止用の電流を
供給する定電流源１０９を含む。ダイオード１１３ａお
よびダイオード１１３ｂはダイオードブリッジ１１３を
構成する。基準電圧源１０６および定電流源１０９が与
える基準電圧および定電流はそれぞれ図１に示す基準電
圧源８および定電流源１４のそれと同様である。基準電
圧源１０６の一方電極はノードＮ２１に接続される。電
流供給回路１００はさらに、スイッチ制御回路４からの
制御信号に応答してオン状態となり、ノードＮ２１を定
電流源１０９へ接続するたとえばＮＰＮバイポーラトラ
ンジスタからなる高速スイッチング素子１１６と、スイ
ッチ制御回路４からの制御信号に応答してオン状態とな
りノードＮ２０を定電流源１０９へ接続するたとえばＮ
ＰＮバイポーラトランジスタからなる高速スイッチング
素子１１７を含む。

【００６８】ダイナミックロード回路１０２は、基準電
圧を発生する基準電圧源１０８と、ノード２０８に現わ
れる信号が論理“０”のときの負荷電流を供給する定電
流源１１１と、ノード２０８に現われる信号が論理“１
”のときに電流負荷を与える定電流源１１２と、ノード
２０８に現われる電圧に応じて電流経路を切換えるダイ
オードブリッジ１１５と、スイッチ制御回路４からの制
御信号に応答してオン状態となり、ノード２０８に現わ
れる信号電圧の論理に応じてそれぞれオン・オフ状態に
設定されるたとえばＮＰＮバイポーラトランジスタから
なる高速スイッチング素子１２０，１２１，１２２およ
び１２３を含む。

【００６９】ダイナミックロード回路１０２は、半導体
装置２０６が所定の電流駆動能力を有しているか否かを
測定するときにこの半導体装置２０６に対し電流負荷を
与える。すなわち半導体装置２０６がＣＭＯＳ構成の場
合、ボード実装レベルにおいてはこの半導体装置の出力
の相手側には負荷が設けられていない。このため、擬似
的にこのダイナミックロード回路１０２を駆動すること
により半導体装置２０６に対して電流負荷を与える。た
とえば半導体装置がＭＯＳ構成の場合、仕様値としては
、その信号が“Ｈ”のときすなわち電圧レベルが４．５
Ｖないし５Ｖのときに１ｍＡの電流駆動能力を有しかつ
その電圧信号が“Ｌ”のとき、すなわち電圧値が０ない
し０．８Ｖの範囲で４ｍＡの電流駆動能力を満たしてい
ることが必要とされる。このような電流駆動能力を測定
するためにダイナミックロード回路１０２が設けられる
。このダイナミックロード回路１０２については、電流
源１１１がたとえば４ｍＡの定電流を供給し、定電流源
１１２が−１ｍＡの定電流を供給する。基準電圧源１０
８は、このときＭＯＳレベルの中間電位２．５Ｖにたと
えば設定される。ノード２０８の電位が基準電圧源１０
８の設定する基準電圧よりも高くなったときにはダイオ
ードブリッジ１１５の機能により高速スイッチング素子
１２２を介して定電流源１１２へ電流が供給される。 ノード２０８の電圧が基準電圧源１０８の与える基準電
圧よりも低いときには、ダイオードブリッジ１１５の機
能により、高速スイッチング素子１２０を介して定電流
源１１１より電流が供給される。高速スイッチング素子
１２０とスイッチング素子１２３が同時にオン状態とな
り、スイッチング素子１２１とスイッチング素子１２２
が同時にオン状態となる。スイッチング素子１２０とス
イッチング素子１２２は相補的にオン状態となる。その
ダイナミックロード回路１０２の動作自体は本発明によ
るオーバーシュートおよびアンダーシュートの抑制動作
に対しては直接影響を及ぼさないために詳しくは説明し
ない。

【００７０】この図４に示すピンエレクトロニクス回路
の動作について電流供給回路１００および１０１の動作
のみを説明する。ノード２０８にオーバーシュートが発
生する可能性のあるとき、すなわち半導体装置２０６か
らの出力信号の期待値が“Ｈ”のとき、スイッチ制御回
路４からの制御信号Ｄ，Ｅに応答してスイッチング素子
１０３がオン状態とされ、スイッチング素子１０４はオ
フ状態とされる。これにより電流供給回路１００がノー
ド２０８へ接続される。このときまたスイッチング素子
１１７がオン状態、スイッチング素子１１６がオフ状態
に設定される。これにより、ダイオードブリッジ１１３
のノードＮ２０は定電流源１０９へ接続される。

【００７１】ノード２０８の電圧が基準電圧源１０６の
設定する基準電圧よりも高くなった場合、ダイオード１
１３ｂがオン状態となり、ダイオード１１３ａはオフ状
態となる。これに応答して、ノード２０８、スイッチン
グ素子１０３、ダイオード１１３ｂ、スイッチング１１
７および定電流源１０９の経路で電流が流れる。これに
より、ノード２０８の電位が下降する。ノード２０８の
電圧が基準電圧源１０６が与える基準電圧よりも低くな
ると、ダイオード１１３ｂがオフ状態、ダイオード１１
３ａがオン状態となり、基準電圧源１０６、ダイオード
１１３ａ、トランジスタスイッチング素子１１７および
定電流源１０９の経路で電流が流れる。

【００７２】このとき、電流供給回路１０１においては
トランジスタ１１８がオフ状態、スイッチング素子１１
９がオン状態に設定されており、定電流源１１０へは基
準電圧源１０７から電流が供給されている。

【００７３】ノード２０８にアンダーシュートが発生す
る可能性のある場合には、スイッチング素子１０３がオ
フ状態、スイッチング素子１０４がオン状態に設定され
る。また、スイッチング素子１１８がオン状態、スイッ
チング素子１１９がオフ状態とされる。電流供給回路１
００においてはスイッチング素子１１６がオン状態、ス
イッチング素子１１７がオフ状態に設定される。ノード
２０８の電圧が基準電圧源１０７が与える基準電圧より
も低くなると、ダイオード１１４ａがオン状態となり、
一方ダイオード１１４ｂがオフ状態となり、ノード２０
８へスイッチング素子１０４、ダイオード１１４ａ、ス
イッチング素子１１８を介して定電流源１１０から電流
が供給される。ノード２０８の電圧が基準電圧源１０７
が与える基準電圧よりも高くなると、ダイオード１１４
ａがオフ状態となり、基準電圧源１０７からの電流がダ
イオード１１４ｂ、スイッチング素子１１８および定電
流源１１０の経路で流れる。

【００７４】このようにそれぞれ独立にアンダーシュー
ト抑制用およびオーバーシュート抑制用の電流供給回路
を設ける構成としても、スイッチング素子は高速動作を
しており、高速でノード２０８におけるアンダーシュー
ト、およびオーバーシュートの発生を抑制することがで
きる。

【００７５】なお上記実施例においては、伝送線路２０
３の特性インピーダンスが被試験半導体装置２０６の出
力インピーダンスよりも大きいときにノード２０８にお
いて信号の反射に起因するオーバーシュートおよびアン
ダーシュートの抑制を問題としている。しかしながら、
これらの電流供給回路は、伝送線路２０３のインピーダ
ンスミスマッチングに起因して生じる反射の場合のみな
らず、この伝送線路２０３に集中定数的に分布する電気
特性（Ｌ（インダクタンス）、Ｒ（抵抗）およびＣ（キ
ャパシタンス））に起因するリンギングに対しても同様
に有効に機能し、このリンギングの発生を抑制すること
ができる。

【００７６】また被試験半導体装置２０６の構成として
は、論理回路に限定されず、記憶装置などであってもよ
く、一般に、装置の完成後試験を受けるものであればい
ずれのものであってもよい。またその構成要素としては
、ＭＯＳトランジスタに限定されず、バイポーラトラン
ジスタ、バイポーラトランジスタとＭＯＳトランジスタ
両者を含むＢｉＣＭＯＳ構成のいずれであってもよい。

【００７７】

【発明の効果】以上のようにこの発明によれば、被試験
半導体装置の出力信号の論理判定手段の入力の電圧を基
準電圧と比較し、この比較結果に応じて判別手段の入力
へ電流を供給するように構成したため、伝送線路に発生
するオーバーシュート、アンダーシュート、リンギング
の発生を確実に抑制することができる。

【００７８】また、他の伝送線路における反射およびリ
ンギングの発生を確実に抑制することができるため、ク
ロストークなどのノイズの発生を抑制することができ、
正確かつ確実に高速で半導体装置の試験を容易に行なう
ことができる。

【００７９】またこの電流供給回路が供給する電流およ
び基準電圧は、ダイナミックロード回路に含まれる定電
流源および基準電圧源と同様プログラミングでそれぞれ
電流値および電圧値を設定することができるとともに終
端抵抗を設ける必要がなく、終端抵抗等を付加するなど
のボード上でのはんだ付け作業などを行なう必要はなく
、作業工程を増加させることなく確実に半導体装置の試
験および特性測定を行なうことのできる簡易な回路構成
の半導体試験装置を得ることができる。

【００８０】また、上述のごとく、定電流源および基準
電圧源の設定はプログラムにより行なうことができるた
め、経済性に優れ、かつターンアラウンドも短くなる。 さらに、各種導体装置に適用することができるため、専
用のボードを作成する必要のないピンエレクトロニクス
回路を得ることができる。また専用のボードを作成する
必要もないため、低価格の半導体試験装置を得ることが
できる。

【図面の簡単な説明】

【図１】この発明の一実施例である半導体試験装置の構
成を示す回路図である。

【図２】図１に示す半導体試験装置を用いたときのアン
ダーシュート抑制効果を示す図である。

【図３】図１に示すスイッチ制御回路の構成を機能的に
示すブロック図である。

【図４】この発明の他の実施例である半導体試験装置の
構成を示す回路図である。

【図５】半導体装置の機能試験方法を概念的に示す図で
ある。

【図６】半導体装置の機能試験法の１つである試験パタ
ーン蓄積法を概念的に示す機能ブロック図である。

【図７】従来の半導体試験装置の構成および被試験半導
体装置との接続形態を示す図である。

【図８】被試験半導体装置の出力段の構成の一例を示す
図である。

【図９】従来の半導体試験装置における被試験半導体装
置と半導体試験装置との接続形態の一例を示す図である
。

【図１０】図９に示す接続形態の際の問題点を説明する
ための図である。

【図１１】従来の半導体試験装置における終端抵抗接続
法を用いた接続形態を示す図である。

【図１２】図１１に示す終端抵抗接続法を用いた際の半
導体試験装置のコンパレータ入力端における信号電圧波
形を示す図である。

【符号の説明】

１：半導体試験装置（ピンエレクトロニクス回路）２：
電流供給回路 ３：伝送線路に電流供給回路を接続するためのスイッチ
ング素子 ４：スイッチ制御回路 ５：オーバーシュート抑制用電流供給回路６：アンダー
シュート抑制用電流供給回路７：ダイオードブリッジ ８：オーバーシュート用基準電圧源 １４：オーバーシュート用定電流源 １６：アンダーシュート用基準電圧源 ２１：アンダーシュート用定電流源 １００：オーバーシュート抑制用電流供給回路１０１：
アンダーシュート抑制用電流供給回路１０２：擬似負荷
回路（ダイナミックロード回路）１０６：オーバーシュ
ート用基準電圧源１０７：アンダーシュート用基準電圧
源１０９：オーバーシュート用定電流源 １１０：アンダーシュート用定電流源 ２０１：ドライバ ２０２：コンパレータ ２０３：伝送線路 ２０８：コンパレータ入力ノード ２０６：半導体装置（ＬＳＩ）

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　半導体装置を試験するための装置であ
   って、前記半導体装置からの出力信号を伝送線路を介し
   てその入力に受け、該入力信号の論理値を判別する判別
   手段、基準電圧を発生する手段、および前記判別手段の
   前記入力の電圧と前記基準電圧とを比較し、該比較結果
   に従って前記伝送線路へ電流を供給する手段を備える、
   半導体装置。