JPH11174127A

JPH11174127A - 電子デバイスへの負荷電流出力回路およびｉｃテスタ

Info

Publication number: JPH11174127A
Application number: JP9356070A
Authority: JP
Inventors: Keiichi Yamamoto; 恵一山本; Yoshihiko Hayashi; 林　　良彦; Akio Osaki; 昭雄大崎
Original assignee: Hitachi Electronics Engineering Co Ltd
Current assignee: Hitachi High Tech Corp
Priority date: 1997-12-09
Filing date: 1997-12-09
Publication date: 1999-07-02
Anticipated expiration: 2017-12-09
Also published as: JP3599988B2

Abstract

(57)【要約】【課題】ダイオードスイッチ回路を含めて負荷電流出力
回路をＩＣ化してもリーク電流を低減することができ、
高速応答ができる電子デバイスへの負荷電流出力回路お
よびＩＣテスタを提供することにある。【解決手段】設定電圧を一方の入力に受け他方の入力に
出力側の電圧が帰還されて一方の入力電圧と他方の入力
電圧との差に応じた電圧出力を発生する比較増幅器と、
この比較増幅器の出力電圧を受け比較増幅器の前記他方
の入力に出力を帰還させるバッファアンプと、第１の端
子にこのバッファアンプからの出力電圧を受け、第２の
端子が被検査デバイスに接続されたダイオードブリッジ
からなるダイオードスイッチ回路と、このダイオードス
イッチ回路の第１の端子とバッファアンプの出力端子と
の間に設けられた第１のスイッチ回路とを備えていて、
比較増幅器とバッファアンプとダイオードスイッチ回路
とが１つのＩＣに集積化され、第２の端子における入力
インピーダンスを高抵抗に設定するときに第１のスイッ
チ回路をＯＦＦにしかつダイオードスイッチ回路をＯＦ
Ｆ状態に設定するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子デバイスへ
の負荷電流出力回路およびＩＣテスタに関し、詳しく
は、被検査デバイス（以下ＤＵＴ）に負荷電流を供給し
て出力波形状態の判定をするとき以外には、接続された
端子に対して高抵抗（高い入力インピーダンス）を保持
してＤＵＴの消費電力を低減でき、精度の高いテストを
することが可能な電子デバイスへの負荷電流出力回路お
よびＩＣテスタに関する。

【０００２】

【従来の技術】ＩＣテスタでは、所定の端子をあらかじ
め設定された電圧で駆動して、所定の時間後にＤＵＴの
出力端子（あるいは入出力端子，以下同じ）から出力さ
れた信号の波形について、ＨＩＧＨレベル（以下
“Ｈ”）か、ＬＯＷレベル（以下“Ｌ”）かを、所定の
タイミングで発生するストローブ信号に応じて判定回路
で判定し（以下判定モード）、期待値と比較することで
ＤＵＴの動作試験あるいは性能試験等を行う。この場合
に、特定の出力端子には、“Ｈ”、“Ｌ”の出力波形に
応じてあらかじめ決められた電流値、例えば、数ｍＡか
ら数十ｍＡの程度の負荷電流を供給して判定が行われ
る。そのためにＩＣテスタには、判定モード時にＤＵＴ
の出力端子に負荷電流を供給する負荷電流供給回路が設
けられている。この負荷電流供給回路は、通常、内部の
ダイオードスイッチ回路を介して出力端子に接続状態に
されている。

【０００３】ダイオードスイッチ回路は、一般的に、ダ
イオードブリッジで構成され、出力端子の“Ｈ”、
“Ｌ”の出力に応じて、これのダイオードをＯＮ／ＯＦ
Ｆさせて負荷電流の供給を制御する。この関係で、判定
モード以外ではダイオードスイッチ回路をＯＦＦ状態に
させておく必要がある。しかし、負荷電流を供給してい
ない状態でのＤＵＴの出力端子から負荷電流供給回路へ
リークするリーク電流がこの場合に問題になる。このリ
ーク電流は、例えば、ＣＭＯＳＩＣ（半導体集積回路）
等の低消費電力デバイスの電源電流測定などに影響を及
ぼさない程度のリーク電流として通常は数１００ｎＡ以
下であることが好ましい。そのため、ＩＣテスタにおけ
る負荷電流供給回路のダイオードスイッチ回路部分は、
ディスクリートな回路として設けざるを得ないのが現状
である。

【０００４】図５は、ＩＣテスタの負荷電流供給回路を
含む全体的な構成を示す。図５において、ＩＣテスタ７
０は、装置の制御を行うコンピュータ７１と、時間基準
となるクロック信号を発生する基準信号発生器５４、ク
ロック信号をもとに試験タイミング信号を発生するタイ
ミング発生器５３、試験タイミング信号からテストパタ
ーンを発生するパターン発生器５５、試験タイミング信
号およびテストパターン信号からテスト信号を発生する
波形フォーマッタ５１、ＤＵＴ７３に印加する試験波形
の“Ｈ”，“Ｌ”の電圧レベルを生成するリファレンス
電圧発生器５６、そのリファレンス電圧と波形フォーマ
ッタの出力パターン波形とを受けて、試験波形を持つテ
スト信号をＤＵＴ７３に印加するドライバ４２、ドライ
バ４２から出力された試験波形をＤＵＴ７３に与える伝
送線路７２、ＤＵＴ７３からの応答信号（出力信号）と
リファレンス電圧の比較を行うコンパレータ４３、コン
パレータ４３からの比較信号と期待値信号の比較を行う
比較レジスタ５２、そしてＤＵＴ７３からの出力信号を
得るときに、その端子に所定の負荷電流を供給し、ある
いは負荷電流としてシンク電流を受ける負荷電流出力回
路４１等とで構成されている。

【０００５】なお、ＩＣテスタ７０において、ＤＵＴ７
３は、パフォーマンスボードに搭載され、負荷電流出力
回路４１とドライバ４２、コンパレータ４３は、パフォ
ーマンスボードの手前に配置された基板に搭載されてい
る。通常、この部分は、ピンエレクトロニクス（ピンエ
レクトロニクス４）と呼ばれている。近年、ＩＣテスタ
では、波形フォーマッタ５１と、比較レジスタ５２と、
タイミング発生器５３と、基準信号発生器５４と、パタ
ーン発生器５５と、リファレンス電圧発生器５６と、ピ
ンエレクトロニクス４とをＤＵＴ７３のピン対応に設け
たパーピン方式が採用されている。その結果、このよう
な回路基板がそれぞれＩ／Ｏピン数×測定デバイス数だ
け用意され、複数のＤＵＴ７３に対してそれぞれの応答
信号（出力端子からの出力信号）を同時に試験してい
る。

【０００６】

【発明が解決しようとする課題】負荷電流出力回路４１
は、ＩＣ化されたものではなく、図６に示すように４つ
のダイオードＤからなるダイオードブリッジのスイッチ
回路１０と、２つの定電流源２１１，２２１およびスイ
ッチ回路２１２，２２２と、バッファアンプ３２と、差
動増幅器３９とで構成されている。スイッチ回路２１
２，２２２は、制御端子９５に加えられるインヒビット
信号ＩＮＨによりＯＮ／ＯＦＦされて、切換られれる。
ダイオードブリッジのスイッチ回路１０と定電流源２１
１，２２１の電流経路を切断したときには電流バッファ
３２と入出力端子（Ｉ／Ｏ端子）９２は、ダイオードに
より電気的に切り離れた高抵抗モード（ＤＵＴの出力端
子からみた入力インピーダンスが高い抵抗値になってい
る状態）になる。ここで、負荷電流出力回路４１は、Ｉ
Ｃテスタ７０においてＤＵＴ７３の電流負荷をする回路
として使用されるので、負荷電流出力回路４１を測定系
（出力波形判定系）から電気的に切り離す必要があると
きには前記の高抵抗モードになる。高抵抗モード時の負
荷電流出力回路４１からのリーク電流は、他のテスト動
作に影響を及ぼさないような値でなければならない。こ
のリーク電流の条件を満たすため、従来の負荷電流出力
回路では、ダイオードブリッジのスイッチ回路１０を構
成するダイオードにリーク電流が少ない特性の素子を使
用している。

【０００７】したがって、従来のＩＣテスタにあって
は、負荷電流出力回路のダイオードスイッチ回路部分を
ディスクリートな回路として設けざるを得ない。しか
も、多数のピンエレクトロニクス回路を使用する関係で
ディスクリートな回路を設けることでＩＣテスタが大型
化する問題がある。また、ダイオードスイッチ回路部分
をディスクリートな回路で構成すると、ダイオードスイ
ッチ回路（ダイオードブリッジ）とバッファアンプ間の
経路の配線長が長くなる。さらに、経路中に集積回路の
パッケージピンによるインダクタが存在するために、負
荷電流出力回路の出力端子電圧が高速に変化しても、経
路の電流追従が難しくなる問題がある。そのために、出
力信号の周波数が高くなると高速な応答ができなくな
り、精度の高い測定ができない。

【０００８】一方、ＩＣ化する場合には、低リーク電流
のダイオードとトランジスタ素子の両者を、両者の性能
を落とさず同一基板上に形成することが困難である。ま
た、両者を同一基板上に生成するためには高価な金属材
料と特殊な製造プロセスが必要になる。ＩＣ化するため
のダイオードをトランジスタで形成することもできる
が、動作が遅く、耐圧は低い。耐圧があり、動作が速い
ダイオードとして、例えば、ショットキー・ダイオード
を集積化することもできるが、タングステン等の一般に
使用される金属材料を用いるものはリークが大きい。こ
のようなダイオードを同一基板上に集積化するとダイオ
ードスイッチ回路と負荷電流供給回路との接続パスは短
くできる反面、ダイオードスイッチ回路から他の回路へ
のリーク電流が大きくなり、ＤＵＴの出力端子から流出
する電流リークによりＤＵＴ側での消費電力が増加して
測定精度が落ちる。そのため、従来の負荷電流出力回路
では、ダイオードブリッジのスイッチ回路は、集積回路
の外部に個別部品の低リークダイオードを設ける構成と
なっている。この発明の目的は、このような従来技術の
問題点を解決するものであって、ダイオードスイッチ回
路を含めて負荷電流出力回路をＩＣ化してもリーク電流
を低減することができ、高速応答ができる電子デバイス
への負荷電流出力回路およびＩＣテスタを提供すること
にある。

【０００９】

【課題を解決するための手段】このような目的を達成す
るための発明の電子デバイスへの負荷電流出力回路およ
びＩＣテスタの特徴は、設定電圧を一方の入力に受け他
方の入力に出力側の電圧が帰還されて一方の入力電圧と
他方の入力電圧との差に応じた電圧出力を発生する比較
増幅器と、この比較増幅器の出力電圧を受け比較増幅器
の前記他方の入力に出力を帰還させるバッファアンプ
と、第１の端子にこのバッファアンプからの出力電圧を
受け、第２の端子が被検査デバイスに接続されたダイオ
ードブリッジからなるダイオードスイッチ回路と、この
ダイオードスイッチ回路の第１の端子とバッファアンプ
の出力端子との間に設けられた第１のスイッチ回路とを
備えていて、比較増幅器とバッファアンプとダイオード
スイッチ回路とが１つのＩＣに集積化され、第２の端子
における入力インピーダンスを高抵抗に設定するときに
第１のスイッチ回路をＯＦＦにしかつダイオードスイッ
チ回路をＯＦＦ状態に設定するものである。

【００１０】さらに、この発明の具体的な構成として
は、このＩＣに同時にＩＣ化された第１、第２の定電流
源を有していて、バッファアンプがプッシュプル動作の
ボルテージフォロアであり、ダイオードスイッチ回路
が、ダイオードブリッジの第３の端子に第１の定電流源
からの電流を第２のスイッチ回路を介して受け、このダ
イオードブリッジの第４の端子から流出する電流を第３
のスイッチを介して第２の定電流源に流すものであり、
被検査デバイスが出力信号を発生しないときあるいはテ
ストのために出力信号の状態を判定するタイミングにな
いときに高抵抗に設定されて、第２のスイッチ回路と第
３のスイッチ回路とが第１のスイッチ回路とともにＯＦ
Ｆにされ、これによりダイオードスイッチ回路のＯＦＦ
状態に換えてダイオードスイッチ回路がバッファアンプ
と第１および第２の定電流源とから切り離されるもので
ある。

【００１１】

【発明の実施の形態】このように、負荷電流出力回路の
バッファアンプとダイオードブリッジ間にスイッチ回路
を設けて、１つのＩＣとして集積化し、高抵抗モード時
に、スイッチ回路をＯＦＦにして、かつ、例えば、逆バ
イアス等によりブリッジのダイオードをＯＦＦにするこ
とでダイオードスイッチ回路をＯＦＦ状態に設定する。
このようにすれば、ダイオードスイッチ回路の入力端子
と出力端子とを切り離すことができるので、ＩＣ化され
ていてもリーク電流を低減することができる。これによ
り、負荷電流を供給して出力信号の状態を測定するとき
以外の高抵抗モード時においては、リーク電流が低減し
てＤＵＴからみた消費電流を低減することができる。し
かも、バッファアンプとともにダイオードスイッチ回路
がＩＣ化されているので、これらの間のパスが短くな
り、経路上のインダクタ値を少なくできる。その結果、
高速に応答する負荷電流出力回路を実現でき、ＤＵＴの
出力信号が高い周波数のものになっても負荷電流出力回
路がそれに追従することができる。

【００１２】さらに、ダイオードスイッチ回路を含めて
ＩＣ化できることにより小形、かつ低価格な負荷電流出
力回路になり、多数のピンエレクトロニクス回路を使用
するＩＣテスタの小形化、および低価格化を実現でき
る。

【００１３】

【実施例】図１は、この発明によるＩＣテスタにおける
負荷電流出力回路を中心とするブロック図である。９２
は、負荷電流出力回路４１０が接続された入出力端子
（Ｉ／Ｏ端子）であり、ドライバ４２により所定の波形
信号が入力された後にＩ／Ｏ切換スイッチ４２ａがＯＦ
Ｆにされて入出力切換が行われ、ドライバ部４２がＩ／
Ｏ端子９２から切り離される。そして、Ｉ／Ｏ端子９２
の出力のタイミングに合わせてその手前でダイオードブ
リッジからなるダイオードスイッチ回路１に電流が流さ
れてＯＮ状態にされる。このとき、ダイオードスイッチ
回路１の入力端子Ａの電圧は、“Ｈ”と“Ｌ”の中間電
圧に設定される。その出力端子Ｂは、ＤＵＴ７３に接続
されている。なお、負荷電流出力回路４１０は、１つの
ＩＣの中に集積化された回路である。

【００１４】そこで、ＤＵＴ７３のＩ／Ｏ端子９２の出
力が“Ｈ”のときには、ダイオードブリッジの入力端子
Ａが出力端子Ｂよりも低くなる。そのため、Ｉ／Ｏ端子
９２から流出する電流がダイオードブリッジの導通した
ダイオードＤ4を通してシンクされる。その電流値（シ
ンク電流値）は、通常、数ｍＡから数十ｍＡの範囲のあ
る値を採る。同様に、Ｉ／Ｏ端子９２の出力が“Ｌ”の
ときには、ダイオードブリッジの導通したダイオードＤ
2を通してＩ／Ｏ端子９２に電流が流出する。その電流
値（ソース電流値）も数ｍＡから数１０ｍＡの範囲のあ
る値を採る。ソース電流，シンク電流の値は、ダイオー
ドスイッチ回路１のダイオードブリッジによるアナログ
スイッチをＯＮ／ＯＦＦ制御する側の端子のうちの上流
に位置するソース電流流入端子と下流に位置するシンク
電流流出端子の２つの端子にそれぞれ接続された定電流
部２１，２２において流れる電流値で決定され、通常、
プログラマブルに設定可能である。なお、ここでのダイ
オードブリッジは、通常、アナログスイッチとして使用
されるダイオードブリッジの入力側から出力側への信号
伝達以上の電圧差を入出力端子間に与えてソース電流流
入端子の電流を出力端子に流出し、あるいは、出力端子
の電流をシンク電流流出端子へとシンクさせる電流切換
動作をさせるものである。

【００１５】定電流部２１は、定電流源２１１とスイッ
チ回路２１２からなる。定電流源２１１は、Ｉ／Ｏ端子
９２へソース電流を流す電流源であり、電源電圧ライン
ＶCCに接続されている。定電流部２２は、定電流源２２
１とスイッチ回路２２２からなる。定電流源２２１は、
Ｉ／Ｏ端子９２からのシンク電流を受ける電流源であ
り、グランドＧＮＤより低い負電源の電圧ラインＶEEに
接続されている。ここで、Ｉ1は、定電流源２１１の電
流値であり、Ｉ2は、定電流源２２１の電流値である。
ＤＵＴ７３の出力信号が“Ｌ”から“Ｈ”へと変化する
ときには、負荷電流出力回路４１は、出力信号“Ｌ”，
“Ｈ”に応じて、図２に示すように、Ｉ1からＩ2に変化
するような電流出力になる。逆の場合には、Ｉ2からＩ1
に変化するような電流出力になる。なお、図中、ＶT
は、設定電圧入力端子９１に設定される電圧である。

【００１６】Ｉ／Ｏ端子９２にこのような負荷電流が加
えられた状態において、出力波形の判定がコンパレータ
部４３１と４３２でそれぞれ行われる。コンパレータ部
４３１は、“Ｈ”側の判定を行うものであって、“Ｈ”
に対応するハイレベルの基準電圧信号ＶHが比較基準側
の端子に加えられている。コンパレータ部４３２は、
“Ｌ”側の判定を行うものであり、“Ｌ”に対応するロ
ーレベルの基準電圧信号ＶLが比較基準側の端子に加え
られている。なお、各コンパレータに与えられる判定タ
イミングを決定するストローブ信号は省略してある。

【００１７】次に、このような負荷電流を発生する負荷
電流出力回路４１０の構成について詳細に説明する。負
荷電流出力回路４１は、ショットキー・ダイオードＤ
1，Ｄ2，Ｄ3，Ｄ4のブリッジで構成されるダイオードス
イッチ回路１と、定電流部２１および２２と、バッファ
部３とからなる。この回路は、通常、Ｉ／Ｏ端子９２に
ＤＵＴ７３を接続して使用される。バッファ部３は、設
定電圧入力端子９１の電圧ＶTをダイオードスイッチ回
路１の入力端子Ａに伝送して設定する回路である。バッ
ファ部３は、バッファアンプ３１と疑似バッファ部３６
と差動増幅器３９で構成される。

【００１８】バッファアンプ３１は、ボルテージフォロ
ア３２とこのボルテージフォロア３２の出力端子とダイ
オードスイッチ回路１の入力端子Ａとの間に接続された
スイッチ回路３３で構成される。ボルテージフォロア３
２は、電圧利得が１倍の電流バッファであり、ダイオー
ドスイッチ回路１の入力端子に設定電圧入力端子９１の
電圧信号ＶTと同じ電圧信号を発生し、これに応じて決
定される電流を入力端子Ａへ流出し、あるいは入力端子
Ａから電流をシンクさせる。いわゆる、入力端子Ａの電
圧をＶTに維持するためにプッシュプル動作をするバッ
ファアンプである。スイッチ回路３３は、制御端子９５
に入力されるインヒビット信号ＩＮＨによりＯＦＦにさ
れ、ボルテージフォロア３２とダイオードスイッチ回路
１の電流経路の接続および切断を行う。

【００１９】さて、Ｉ／Ｏ端子９２の端子電圧、すなわ
ち、ＤＵＴ７３の端子電圧が設定電圧入力端子９１の設
定電圧ＶTより低いときには、言い換えれば、Ｉ／Ｏ端
子９２に“Ｌ”の出力信号が発生したときには、ダイオ
ードスイッチ回路１の入力端子Ａが出力端子Ｂよりも高
いので、ダイオードＤ1とＤ4がＯＦＦになり、ダイオー
ドＤ2とＤ3がＯＮになる。その結果、定電流部２１から
電流値Ｉ1がダイオードＤ2を介してＩ／Ｏ端子９２を経
由してＤＵＴ７３へ至る経路でソース電流が流れる。ま
た、バッファ部３（ボルテージフォロア３２）の出力電
流がダイオードＤ3を通して定電流部２２へと流れる。

【００２０】Ｉ／Ｏ端子９２の端子電圧が設定電圧入力
端子９１の設定電圧ＶTより高いとき、言い換えれば、
Ｉ／Ｏ端子９２に“Ｈ”の出力信号が発生したときに
は、ダイオードスイッチ回路１の入力端子Ａが出力端子
Ｂよりも低くなるので、ダイオードＤ1とＤ4がＯＮにな
り、ダイオードＤ2とＤ3とがＯＦＦになる。その結果、
ＤＵＴ７３からＩ／Ｏ端子９２を経由して電流値Ｉ2が
ダイオードＤ4を介して定電流部２２へと流れる。ま
た、定電流部２１の電流Ｉ1は、ダイオードＤ1を通して
バッファ部３（ボルテージフォロア３２）へと流れる。
先に説明したように、前者がソース電流であり、後者が
シンク電流である。なお、設定電圧入力端子９１の電圧
信号ＶTは、図５のリファレンス電圧発生器５６から送
出されて設定される。この電圧信号ＶTは、例えば、
“Ｈ”が３Ｖで“Ｌ”が０Ｖのときには、１．５Ｖであ
る。

【００２１】ＩＣテスタ７０が判定動作モードにないと
きには、あるいは、“Ｈ”，“Ｌ”の出力タイミングに
ないときは、インヒビット信号ＩＮＨが発生する。この
インヒビット信号ＩＮＨは、例えば、図５のタイミング
発生器５３、波形フォマッタ５１あるいはパターン発生
器９５から発生させることができる。なお、このとき、
このインヒビット信号ＩＮＨは、“Ｌ”有意の信号とす
ることができる。インヒビット信号ＩＮＨ（例えば、Ｉ
ＮＨが“Ｌ”になっているとき）は、スイッチ回路２１
２およびスイッチ回路２２２をＯＦＦにし、さらに、ス
イッチ回路３３をＯＦＦにする。これにより負荷電流出
力回路４１０は、周囲の回路から切り離されて高抵抗モ
ードに切換えられる。その結果、ＤＵＴ７３のＩ／Ｏ端
子９２は、バッファ部３の信号経路から電気的に切り離
される。なお、インヒビット信号ＩＮＨを受けていない
とき（例えば、ＩＮＨが“Ｈ”になっているとき）に
は、スイッチ回路２１２，スイッチ回路２２２，スイッ
チ回路３３がＯＮになり、前記した負荷電流出力回路４
１０の動作により所定の負荷電流がＩ／Ｏ端子９２に出
力される。

【００２２】ダイオードスイッチ回路１は、前記したよ
うに、４つショットキー・ダイオードＤ1，Ｄ2，Ｄ3，
Ｄ4のブリッジで構成され、ソース電流とシンク電流と
の切換えを行い負荷電流を発生させる。これらをショッ
トキー・ダイオードで構成すると耐圧もあり高速な応答
をする切換えスイッチ回路にすることができる。また、
定電流源２１１、２２１は、通常は、プログラマブル定
電流源とするが、図ではこの関係を図示していない。こ
れは、例えば、この各定電流源２１１，２２１の電流値
を、図５のコンピュータ７１からシステムバス６を介し
て設定することで調整できる。あるいは図５のパターン
発生器５５からデータ設定することによりＤ／Ａ変換回
路を介してリアルタイムで電流値を変更することも可能
である。なお、このプログラマブル定電流源の構成例と
しては、電流源に基準抵抗および差動増幅器を設ける方
法などがある。

【００２３】次に、バッファ部３の疑似バッファ部３６
について説明する。疑似バッファ部３６は、バッファア
ンプ３１とほぼ同一の回路特性を持たせたボルテージフ
ォロアである。これの出力電圧を差動増幅器３９の
（−）入力端子にスイッチ回路３８を介して帰還させ
る。差動増幅器３９は、ここでは、比較増幅器を構成し
ていて（＋）入力端子が設定電圧入力端子９１に接続さ
れている。これにより、差動増幅器３９は（−）入力端
子の電圧が（＋）入力端子に一致するまで動作してボル
テージフォロアのバッファアンプ３７の出力電圧が設定
電圧入力端子９１の電圧値ＶTに一致するようにバッフ
ァアンプ３２及びバッファアンプ３７を制御する。疑似
バッファ部３６はバッファアンプ３１とほぼ同一の回路
特性を持つので、バッファアンプ３２とバッファアンプ
３７の出力電圧は同一であり、従ってダイオードスイッ
チ回路１の入力端子Ａの電圧が設定電圧入力端子９１の
電圧ＶTになる。

【００２４】このような疑似バッファ部３６のダミー回
路を設ける理由は、バッファアンプ３１とほぼ同一の回
路特性を持った疑似バッファ部３６を設けることによっ
て、スイッチ回路３３のＯＮ／ＯＦＦ動作に無関係に、
あらかじめ図１中のダイオードブリッジの入力端子Ａに
発生させる電圧を疑似バッファ部３６の出力端子である
Ｃ点の電圧として確保することができる点にある。した
がって、疑似バッファ部３６中のスイッチ回路３８を常
時接続することで帰還ループが常時動作して差分増幅器
３９は正常動作を常時することができる。そこで、判定
モードに入る手前あるいはＤＵＴ７３が信号を出力する
手前のタイミングにおいて正しい電圧をあらかじめ差動
増幅器３９の出力として設定できる。これにより出力信
号の高速切換えに対応できる。なお、スイッチ回路３８
は、スイッチ回路３３と同一特性を持たせたもので、そ
の目的はバッファアンプ３２の出力端子からＡ点までの
信号特性とバッファアンプ３７からＣ点までの信号特性
をほぼ同一にすることにある。

【００２５】また、疑似バッファ部３６を設けることに
は次のような利点もある。最近では、“Ｈ”のレベルが
ＤＵＴ（ＩＣ）の低消費電力化にともない３Ｖより低い
電圧になる傾向にある。“Ｈ”のレベルが低くなると、
図２において、“Ｌ”から“Ｈ”へと切換わる領域が原
点Ｏ側に移るので、“Ｌ”レベルでの負荷電流値が不安
定になり易い。これを防止する効果がある。なお、疑似
バッファ部３６に同一の回路特性を持たせる方法の一例
としては、両回路の素子配置を相似にし、また回路を近
接して素子特性をほぼ同一にする方法がある。

【００２６】さて、図１の負荷電流出力回路４１の特徴
としては、ダイオードスイッチ回路１が、スイッチ回路
２１２，スイッチ回路２２２、およびスイッチ回路３３
により、定電流部２１１および２２１とバッファ部３か
ら電気的に切り離せることにある。これら３つのスイッ
チ回路を切断した高抵抗モード時にはＩ／Ｏ端子９２へ
至る電流経路は全て高抵抗になり、ＩＣ化した状態であ
っても、ディスクリートでスイッチ回路を構成した場合
と同様にＩ／Ｏ端子９２からの漏れ電流が少なくなる。
なお、ダイオードブリッジのスイッチ回路は、通常、ア
ナログスイッチとして上流側を低い電圧に、下流側を高
い電圧にすれば、４つのブリッジのダイオードが逆バイ
アスになってＯＦＦになるが、この場合、バッファ部３
とダイオードスイッチ回路１の入力端子とが接続されて
いると完全な逆バイアスを設定し難い。しかし、前記の
ようにバッファ部３とダイオードスイッチ回路１の入力
端子との間にスイッチ回路３３を設けて、これらの間を
切り離した状態で逆バイアスにすると、その分、確実に
ダイオードブリッジがＯＦＦ状態になり、これの入出力
の切り離しが確実にできる。しかし、この場合には、逆
バイアスに設定する電力が必要になる関係から、また、
そのような回路を集積化しなければならないことから、
前記よりも消費電力が多くなる欠点がある。この点、前
記のように３つのスイッチ回路を設ける回路では、ダイ
オードブリッジ部分を他の回路から孤立させることで消
費電力の低減とともにリーク電流をいっそう低減できる
利点がある。

【００２７】ところで、負荷電流出力回路４１０は、同
一チップ上に形成している。そのためバッファ部３から
ダイオードスイッチ回路の入力端子Ａまでおよび出力端
子Ｂまでのインダクタンス成分が低減される。このイン
ダクタンス成分が大きくなると、インダクタンスに蓄え
られたエネルギにより電流変化が阻害され、電流応答速
度が遅くなる。図１の負荷電流出力回路４１０は、ダイ
オードスイッチ回路１と近接して、定電流部２１、定電
流部２２、バッファ部３を同一チップに配置し、かつ、
出力端子に近いところに配置することにより配線および
ボンディングワイヤのインダクタンスを減らし、出力端
子Ｂ点までのパスを短くすることができるので、電流応
答速度を改善することができる。

【００２８】さて、前記の回路では、スイッチ回路２１
２、２２２がインヒビット信号ＩＮＨによりＯＦＦされ
たときには定電流源２１１からの電流がダイオードブリ
ッジに流れなくなる。また、定電流源２２１はシンク動
作をしなくなる。このスイッチ回路２１２，２２２は、
電流経路を切り替えるカレント切換スイッチ回路で構成
することができる。これについて次に説明する。図３
は、スイッチ回路２１２およびスイッチ回路２２２をカ
レント切換スイッチ回路で構成した負荷電流出力回路４
１１の他の実施例である。スイッチ回路２１２は、共通
エミッタ側に定電流源２１１を有するトランジスタＱ
1，Ｑ2からなる電流切換回路で構成され、スイッチ回路
２２２は、共通エミッタ側に定電流源２２１を有するト
ランジスタＱ3，Ｑ4からなる電流切換回路で構成されて
いる。トランジスタＱ1とトランジスタＱ3のコレクタは
接地され、トランジスタＱ2とトランジスタＱ4のコレク
タの間にダイオードスイッチ回路１が挿入されている。
トランジスタＱ2とトランジスタＱ3のベースにはインヒ
ビット信号ＩＮＨが入力され、トランジスタＱ1とトラ
ンジスタＱ4のベースには、インヒビット信号ＩＮＨの
反転信号がインバータを介して入力されている。これに
よりインヒビット信号ＩＮＨが“Ｌ”のときにトランジ
スタＱ2とトランジスタＱ4がＯＮになり、Ｉ／Ｏ端子９
２に負荷電流が送出される。

【００２９】図４は、本発明による負荷電流出力回路
の、さらに他の実施例を示すブロック図である。図４の
負荷電流出力回路４１ｂは、図１におけるスイッチ回路
３３をＭＯＳトランジスタＱ5およびＱ6からなるトラン
スファゲートで形成した例である。その他の構成は図１
と同様である。スイッチ回路３３は、ｎＭＯＳトランジ
スタＱ5およびｐＭＯＳトランジスタＱ6から構成されて
いる。トランジスタＱ5のゲート端子にはインヒビット
信号ＩＮＨを、トランジスタＱ6のゲート端子にはイン
バータを通してインヒビット信号ＩＮＨを反転して入力
する。このことで、トランジスタＱ5およびＱ6はインヒ
ビット信号ＩＮＨが“Ｈ”のとき導通し、また“Ｌ”の
とき遮断し、スイッチ回路の機能を果たす。この回路
は、スイッチ回路をＣＭＯＳで構成したことにより電力
消費が少なくて済む。なお、ダミー回路である疑似バッ
ファ部３６のスイッチ回路３８は、前記スイッチ回路３
３と同じトランスファゲートで構成される。

【００３０】以上説明してきたが、実施例では、ダイオ
ードスイッチ回路のダイオードブリッジに対して上流側
の定電流源と下流側の定電流源との間にスイッチ回路を
設けてダイオードブリッジ回路を切り離しているが、こ
れは、ダイオードブリッジ回路をＯＦＦ状態にするもの
であってもよい。なお、ダイオードブリッジのダイオー
ドは高速動作が要求されないときには、トランジスタに
より形成されるダイオードであってもよいことはもちろ
んである。そうでないときには、ＰＮ接合からなる本来
のダイオードを形成してＩＣ化することが好ましい。ま
た、実施例のバッファアンプは、ボルテージフォロアに
限定されない。さらに、ダイオードブリッジ回路のダイ
オードは、ショットキー・ダイオードに限定されるもの
ではない。

【００３１】

【発明の効果】以上説明してきたが、この発明にあって
は、負荷電流出力回路のバッファアンプとダイオードブ
リッジ間にスイッチ回路を設けて、１つのＩＣとして集
積化し、高抵抗モード時に、スイッチ回路をＯＦＦにし
て、かつ、ダイオードスイッチ回路をＯＦＦ状態に設定
することにより、ダイオードスイッチ回路の入力端子と
出力端子とを切り離すことができるので、ＩＣ化されて
いてもリーク電流の低減を図ることができる。これによ
り、負荷電流を供給して出力信号の状態を測定するとき
以外の高抵抗モード時においては、リーク電流が低減し
てＤＵＴからみた消費電流を低減することができる。し
かも、バッファアンプとともにダイオードスイッチ回路
がＩＣ化されているので、これらの間のパスが短くな
り、経路上のインダクタ値を少なくできる。その結果、
高速に応答する負荷電流出力回路を実現でき、ＤＵＴの
出力信号が高い周波数のものになっても、負荷電流出力
回路がそれに追従することができる。

【図面の簡単な説明】

【図１】図１は、この発明によるＩＣテスタにおける負
荷電流出力回路を中心とするブロック図である。

【図２】図２は、負荷電流出力回路のＩ／Ｏ端子へ送出
する負荷電流の電流−電圧特性の説明図である。

【図３】図３は、カレント切換スイッチを有する負荷電
流出力回路の一実施例の回路図である。

【図４】図４は、負荷電流出力回路の他の一実施例の回
路図である。

【図５】図５は、負荷電流出力回路を備えたＩＣテスタ
の全体的な構成の説明図である。

【図６】図６は、従来の負荷電流出力回路の回路図であ
る。

【符号の説明】

１…ダイオードブリッジ、２１…定電流部、２２…定電
流部、３…バッファ部、３１…バッファアンプ、３２…
ボルテージフォロア、３６…疑似バッファ部、３３，３
８…スイッチ回路、３２，３７…ボルテージフォロア、
３９…差動増幅器、４…ピンエレクトロニクス、４１
０，４１１，４１２…負荷電流出力回路、４２…ドライ
バ、４３…コンパレータ、４３１…コンパレータ部、４
３２…コンパレータ部、９１…設定電圧入力端子、９２
…Ｉ／Ｏ端子、ＩＮＨ…インヒビット信号。

Claims

【特許請求の範囲】

【請求項１】設定電圧を一方の入力に受け他方の入力に
出力側の電圧が帰還されて前記一方の入力電圧と前記他
方の入力電圧との差に応じた電圧出力を発生する比較増
幅器と、この比較増幅器の出力電圧を受け前記比較増幅
器の前記他方の入力に出力を帰還させるバッファアンプ
と、第１の端子にこのバッファアンプからの出力電圧を
受け、第２の端子が被検査デバイスに接続されたダイオ
ードブリッジからなるダイオードスイッチ回路と、この
ダイオードスイッチ回路の前記第１の端子と前記バッフ
ァアンプの出力端子との間に設けられた第１のスイッチ
回路とを備え、前記比較増幅器と前記バッファアンプと
前記ダイオードスイッチ回路とが１つのＩＣに集積化さ
れ、前記第２の端子における入力インピーダンスを高抵
抗に設定するときに前記第１のスイッチ回路をＯＦＦに
しかつ前記ダイオードスイッチ回路をＯＦＦ状態に設定
する電子デバイスへの負荷電流出力回路。
【請求項２】さらに、前記ＩＣに同時にＩＣ化された第
１、第２の定電流源を有し、前記バッファアンプは、プ
ッシュプル動作のボルテージフォロアであり、前記ダイ
オードスイッチ回路は、前記ダイオードブリッジの第３
の端子に前記第１の定電流源からの電流を第２のスイッ
チ回路を介して受け、このダイオードブリッジの第４の
端子から流出する電流を第３のスイッチを介して前記第
２の定電流源に流すものであり、前記被検査デバイスが
出力信号を発生しないときあるいはテストのために出力
信号の状態を判定するタイミングにないときに前記高抵
抗に設定されて、前記第２のスイッチ回路と前記第３の
スイッチ回路とが前記第１のスイッチ回路とともにＯＦ
Ｆにされ、これにより前記ダイオードスイッチ回路のＯ
ＦＦ状態に換えて前記ダイオードスイッチ回路が前記バ
ッファアンプと前記第１および第２の定電流源とから切
り離される請求項１記載の電子デバイスへの負荷電流出
力回路。
【請求項３】さらに、前記ダイオードブリッジを構成す
るダイオードはショットキー・ダイオードであり、前記
バッファアンプと等価の動作をするダミー回路が設けら
れ前記比較増幅器の出力をこのダミー回路で受けてこの
ダミー回路の出力を前記バッファアンプの出力に換えて
前記他方入力に送出し、前記ダミー回路も同時に集積化
され、前記高抵抗に設定する制御信号を受けて前記第
１、第２および第３のスイッチ回路がＯＦＦにされる請
求項１記載の電子デバイスへの負荷電流出力回路。
【請求項４】前記第２および第３のスイッチ回路はトラ
ンジスタの電流切換回路で構成され、前記ダミー回路と
前記他方の入力との間に第４のスイッチ回路が設けら
れ、前記第１および前記第４のスイッチ回路は、ＣＭＯ
Ｓトランスミッションゲートで構成された請求項３記載
の電子デバイスへの負荷電流出力回路。
【請求項５】設定電圧を一方の入力に受け他方の入力に
出力側の電圧が帰還されて前記一方の入力電圧と前記他
方の入力電圧との差に応じた電圧出力を発生する比較増
幅器と、この比較増幅器の出力電圧を受け前記比較増幅
器の前記他方の入力に出力を帰還させるバッファアンプ
と、第１の端子にこのバッファアンプからの出力電圧を
受け、第２の端子が被検査デバイスに接続されたダイオ
ードブリッジからなるダイオードスイッチ回路と、この
ダイオードスイッチ回路の前記第１の端子と前記バッフ
ァアンプの出力端子との間に設けられた第１のスイッチ
回路とを備え、前記比較増幅器と前記バッファアンプと
前記ダイオードスイッチ回路とが１つのＩＣに集積化さ
れ、前記第２の端子における入力インピーダンスを高抵
抗に設定するときに前記第１のスイッチ回路をＯＦＦに
しかつ前記ダイオードスイッチ回路をＯＦＦ状態に設定
する負荷電流出力回路を有するＩＣテスタ。