CN112462248A - 一种测试信号输出系统及其使用方法 - Google Patents

一种测试信号输出系统及其使用方法 Download PDF

Info

Publication number
CN112462248A
CN112462248A CN202110000898.2A CN202110000898A CN112462248A CN 112462248 A CN112462248 A CN 112462248A CN 202110000898 A CN202110000898 A CN 202110000898A CN 112462248 A CN112462248 A CN 112462248A
Authority
CN
China
Prior art keywords
signal
test
fpga
management module
output system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110000898.2A
Other languages
English (en)
Inventor
曹佶
张海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Hangke Instrument Co ltd
Original Assignee
Zhejiang Hangke Instrument Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Hangke Instrument Co ltd filed Critical Zhejiang Hangke Instrument Co ltd
Priority to CN202110000898.2A priority Critical patent/CN112462248A/zh
Publication of CN112462248A publication Critical patent/CN112462248A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种测试信号输出系统及其使用方法，包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，FPGA分别与MCU、信号比较器、信号设定器和内存器信号连接，信号比较器与信号设定器信号连接，FPGA包括用于连续读取内存器输出的测试信号的接口管理模块，接口管理模块分别信号连接信号比较器、信号设定器和内存器。该方法包括步骤：步骤A：对信号输出系统进行复位检查；步骤B：使用MCU通过FPGA向内存器写入向量编译软件；步骤C：使用MCU通过FPGA向内存器输入测试代码，内存器通过向量编译软件生成连续的测试信号，FPGA内的接口管理模块连续读取测试信号；其能解决测试芯片或集成电路效率不高的问题，且调节性好。

Description

一种测试信号输出系统及其使用方法
技术领域
本发明涉及电子技术领域，尤其涉及一种测试信号输出系统及其使用方法。
背景技术
随着电子技术的发展，芯片集成电路蓬勃发展，测量芯片或集成电路的装置和系统也越来越多，这些测试装置和系统都需要测试信号输出系统或仪器。
但现在测试仪器或系统的输出的测试信号的速率不高，导致测试效率不高，也有一些提高测试效率的方法，但基本都是通过改进硬件结构或性能来实现的，其调节性不好。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种测试信号输出系统，其能解决测试芯片或集成电路效率不高的问题，且调节性好；
本发明的目的之二在于提供上述测试信号输出系统的使用方法。
本发明的目的之一采用以下技术方案实现：
一种测试信号输出系统，包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，所述FPGA分别与所述MCU、所述信号比较器、所述信号设定器和内存器信号连接，所述信号比较器与所述信号设定器信号连接，所述FPGA包括用于连续读取所述内存器输出的测试信号的接口管理模块，所述接口管理模块分别信号连接所述信号比较器、所述信号设定器和所述内存器。
优选的，所述接口管理模块包括MIG核单元、所述信号设定控制单元和信号比较控制单元，所述MIG核单元与所述内存器信号连接，而使所述MIG核单元通过IP核实现连续读取和传输所述内存器输出的测试信号，所述信号设定控制单元与所述信号设定器信号连接，所述信号比较控制单元与所述信号比较器信号连接。
优选的，所述信号比较器包括多个MAX9972，所述信号设定器包括MAX528，所述内存器为内存DDR3。
优选的，所述内存DDR3包括储存向量编译软件的第一DDR3和储存测试的参数信息的第二DDR3。
优选的，所述FPGA还包括时钟产生模块、通讯采样模块和信息管理模块，所述通讯采样模块与所述信息管理模块信号连接，所述通讯采样模块与所述接口管理模块信号连接，所述时钟产生模块分别与所述通讯采样模块、所述接口管理模块和所述信息管理模块信号连接。
优选的，所述时钟产生模块对所述接口管理模块输出的时钟频率为200M，所述时钟产生模块对所述通讯采样模块输出的时钟频率为300M。
优选的，所述FPGA的输出频率为25MHZ至100MHZ。
本发明的目的之二采用以下技术方案实现：
一种所述测试信号输出系统的使用方法，包括步骤:
步骤A：对所述测试信号输出系统进行复位检查；
步骤B：使用所述MCU通过所述FPGA向所述内存器写入向量编译软件和参数信息；
步骤C：使用所述MCU通过所述FPGA向所述内存器输入测试代码，所述内存器通过所述向量编译软件和参数信息生成连续的测试信号，所述FPGA内的接口管理模块连续读取所述测试信号，并把所述测试信号传输至所述信号比较器；
步骤D：使用所述MCU通过所述FPGA向所述信号设定器写入设定信息，所述信号比较器采集所述设定信息后，对所述设定信息与所述测试信号的参数信息进行对比校正，而生成准确的测试波形；
步骤E：通过所述测试波形去测试待测器件，并通过所述信号比较器接收测试后的反馈信号。
进一步地，所述使用方法还包括：步骤F：所述信号比较器分析反馈信号，而得出错误信息，所述FPGA存储所述错误信息。
进一步地，所述参数信息和所述设定信息均包括电压值。
相比现有技术，本发明的有益效果在于：
本测试信号输出系统设置有FPGA，该FPGA包括用于连续读取所述内存器输出的测试信号的接口管理模块，这样所述内存器内生成的测试信号就可以连续地被所述FPGA输送至所述信号比较器，而输出至被测试器件，从而提高了测试效率；另外，本测试信号输出系统的使用方法，是通过控制所述FPGA内结构的运行或运算方式而实现的，可通过软件代码进行调节，调节性好，且可实现自动化。
附图说明
图1为本发明的测试信号输出系统的功能示意图；
图2为本发明的测试信号输出系统的一种具体实施方式的功能示意图；
图3为本发明的接口管理模块的结构功能图；
图4为本发明的测试信号输出系统的使用方法的步骤示意图。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，本申请公开了一种测试信号输出系统，包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，所述FPGA分别与所述MCU、所述信号比较器、所述信号设定器和内存器信号连接，所述信号比较器与所述信号设定器信号连接，所述FPGA包括用于连续读取所述内存器输出的测试信号的接口管理模块，所述接口管理模块分别信号连接所述信号比较器、所述信号设定器和所述内存器。
在本实施方式中，所述FPGA起到控制、储存和传输信息的作用；所述MCU可以向所述FPGA输入代码指令，起到操作控制所述FPGA的作用；所述信号设定器能存储测试的设定信息，该设定信息包括设定电压；所述内存器能把所述FPGA输入的指令代码转化成连续的测试信号，该测试信号可为连续的波形信号，该测试信号包括电压参数，该电压参数能影响测试信号的峰值，一般电压越高，测试信号的峰值就越大，波形的波峰就越高。所述信号比较器能把内存器输出的测试信号的电压参数与所述信号设定器的设定信息的设定电压进行比较，如果发现不一样，以所述信号设定器的设定电压为准，所述信号比较器还能把反馈回来的反馈信号进行验证，得出错误信号，而把错误信息传输给所述FPGA进行存储；所述接口管理模块还能接收编译各种测试信息和指令。本测试信号输出系统设置有FPGA，该FPGA包括用于连续读取所述内存器输出的测试信号的接口管理模块，这样所述内存器内生成的测试信号就可以连续不间断地被所述接口管理模块输送至所述信号比较器，而快速不间断地输出至被测器件来进行测试，从而提高了测试效率。
如图2所示，在一种优选的实施方式中，所述FPGA还包括时钟产生模块、通讯采样模块和信息管理模块，所述通讯采样模块与所述信息管理模块信号连接，所述通讯采样模块与所述接口管理模块信号连接，所述时钟产生模块分别与所述通讯采样模块、所述接口管理模块和所述信息管理模块信号连接。所述信号比较器包括多个MAX9972，所述信号设定器包括MAX528，所述内存器为内存DDR3。
在上述实施方式中，各模块之间通过内部总线进行信号连接，所述时钟产生模块为各个模块产生时钟时序，其中，所述时钟产生模块对所述接口管理模块输出的时钟频率为200M，所述时钟产生模块对所述通讯采样模块输出的时钟频率为300M。所述通讯采样模块与所述MCU信号连接，所述通讯采样模块可以快速地把所述MCU发送的信息传输给所述信息管理模块，所述信息管理模块能储存测试的错误信息和系统版本信息。所述器件MAX528利于存储和调节设定信息，该设定信息包括设定电压。所述器件MAX9972可用于比较所述测试信号的电压参数与所述设定信息的设定电压，如果所述器件MAX9972发现测试信号的电压参数与所述设定信息的设定电压不同，所述器件MAX9972就会把所述测试信号的电压参数校正为所述设定信息的设定电压，而输出准确的测试波形信号，这样可防止所述测试信号的电压参数不符合待测器件的测试要求，过高的电压会造成待测器件烧毁，过低的电压又无法驱动待测器件。所述内存DDR3可被所述MCU写入向量编译软件和测试的参数信息，所述内存DDR3能通过该向量编译软件和参数信息把接收到的指令代码编译成测试波形信号（波峰可为高电平，波谷可为低电平），并把该波形信号传输给所述FPGA。多个MAX9972就可以输出多个测试波形，而同时测试多个待测器件。可以理解的，所述信号比较器和所述信号设定器均包括驱动信息传输的驱动器。
优选的，所述内存DDR3包括储存向量编译软件的第一DDR3和储存测试的参数信息的第二DDR3，这样就可以避免所述MCU给所述内存DDR3写入向量编译软件和参数信息时出错，也利于调试所述内存DDR3。
如图3所示，在一种优选的实施方式中，所述接口管理模块包括MIG核单元、所述信号设定控制单元和信号比较控制单元，所述MIG核单元与所述内存器信号连接，而使所述MIG核单元通过IP核实现连续读取和传输所述内存器输出的测试信号，所述信号设定控制单元与所述信号设定器信号连接，所述信号比较控制单元与所述信号比较器信号连接。
在上述实施方式中，所述信号设定控制单元用于控制所述信号设定器，所述信号比较控制单元用于控制所述信号比较器。所述MIG核单元可通过IP核（内核程序）实现连续读取和传输所述内存器输出的测试信号，而不需等待所述内存器输出测试信号后才去读取所述测试信息。而在本领域的一般技术中，为了节省接口管理模块的IO口或者为了减少开发难度，所述接口管理模块一般被动的等待测试信息，或者感应到所述内存器输出测试信号后才去接收测试信号，这样接收测试信号的速率明显比本申请的技术方案低。通过本实施方式的技术方案所述FPGA的输出频率可达25MHZ至100MHZ。
如图4所示，本申请还公开了一种上述测试信号输出系统的使用方法，包括步骤:
步骤A：对所述测试信号输出系统进行复位检查，以保证该测试信号输出系统初始没有错误。
步骤B：使用所述MCU通过所述FPGA向所述内存器写入向量编译软件和参数信息；
步骤C：使用所述MCU通过所述FPGA向所述内存器输入测试代码，所述内存器通过所述向量编译软件和参数信息生成连续的测试信号，所述FPGA内的接口管理模块连续读取和传输所述测试信号，并把所述测试信号传输至所述信号比较器；
步骤D：使用所述MCU通过所述FPGA向所述信号设定器写入设定信息，所述信号比较器采集所述设定信息后，对所述设定信息与所述测试信号的参数信息进行对比校正，而生成准确的测试波形；
步骤E：通过所述测试波形去测试待测器件，并通过所述信号比较器接收测试后的反馈信号。
在该使用方法中，所述参数信息和所述设定信息均包括电压值，该使用方法通过控制所述FPGA内的接口管理模块连续不间断地读取和传输所述内存器的测试信号，而实现快速地输出测试信号，可通过软件代码（IP核）调节所述接口管理模块读取测试信号的速率，调节性好，且可实现自动化。
进一步地，为了分析测试结果，所述使用方法还包括：步骤F：所述信号比较器分析反馈信号，而得出错误信息，所述FPGA存储所述错误信息。
具体地，所述FPGA中的信息管理模块存储所述错误信息，而可通过所述MCU来调取该错误信息，来分析被测器件的错误原因。所述MCU可为PC，该PC上设置有用于调用和分析错误信息的软件，而利于用户操作。
综述，本申请的测试信号输出系统及其使用方法，通过程序指令（IP核）使所述接口管理模块连续不间断的读取和传输所述内存器生成的测试信号，来提高测试速率，可调节性好，且可实现自动化。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中的描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种测试信号输出系统，其特征在于：包括FPGA、MCU、信号比较器、信号设定器和用于输出测试信号的内存器，所述FPGA分别与所述MCU、所述信号比较器、所述信号设定器和内存器信号连接，所述信号比较器与所述信号设定器信号连接，所述FPGA包括用于连续读取所述内存器输出的测试信号的接口管理模块，所述接口管理模块分别信号连接所述信号比较器、所述信号设定器和所述内存器。
2.根据权利要求1所述的测试信号输出系统，其特征在于：所述接口管理模块包括MIG核单元、信号设定控制单元和信号比较控制单元，所述MIG核单元与所述内存器信号连接，而使所述MIG核单元通过IP核实现连续读取和传输所述内存器输出的测试信号，所述信号设定控制单元与所述信号设定器信号连接，所述信号比较控制单元与所述信号比较器信号连接。
3.根据权利要求1所述的测试信号输出系统，其特征在于：所述信号比较器包括多个MAX9972，所述信号设定器包括MAX528，所述内存器为内存DDR3。
4.根据权利要求3所述的测试信号输出系统，其特征在于：所述内存DDR3包括储存向量编译软件的第一DDR3和储存测试的参数信息的第二DDR3。
5.根据权利要求1所述的测试信号输出系统，其特征在于：所述FPGA还包括时钟产生模块、通讯采样模块和信息管理模块，所述通讯采样模块与所述信息管理模块信号连接，所述通讯采样模块与所述接口管理模块信号连接，所述时钟产生模块分别与所述通讯采样模块、所述接口管理模块和所述信息管理模块信号连接。
6.根据权利要求5所述的测试信号输出系统，其特征在于：所述时钟产生模块对所述接口管理模块输出的时钟频率为200M，所述时钟产生模块对所述通讯采样模块输出的时钟频率为300M。
7.根据权利要求1所述的测试信号输出系统，其特征在于：所述FPGA的输出频率为25MHZ至100MHZ。
8.一种权利要求1-7中任一项所述的测试信号输出系统的使用方法，其特征在于，包括步骤:
步骤A：对所述测试信号输出系统进行复位检查；
步骤B：使用所述MCU通过所述FPGA向所述内存器写入向量编译软件和参数信息；
步骤C：使用所述MCU通过所述FPGA向所述内存器输入测试代码，所述内存器通过所述向量编译软件和参数信息生成连续的测试信号，所述FPGA内的接口管理模块连续读取所述测试信号，并把所述测试信号传输至所述信号比较器；
步骤D：使用所述MCU通过所述FPGA向所述信号设定器写入设定信息，所述信号比较器采集所述设定信息后，对所述设定信息与所述测试信号的参数信息进行对比校正，而生成准确的测试波形；
步骤E：通过所述测试波形去测试待测器件，并通过所述信号比较器接收测试后的反馈信号。
9.根据权利要求8所述的使用方法，其特征在于，所述使用方法还包括：步骤F：所述信号比较器分析反馈信号，而得出错误信息，所述FPGA存储所述错误信息。
10.根据权利要求9所述的使用方法，其特征在于：所述参数信息和所述设定信息均包括电压值。
CN202110000898.2A 2021-01-06 2021-01-06 一种测试信号输出系统及其使用方法 Pending CN112462248A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110000898.2A CN112462248A (zh) 2021-01-06 2021-01-06 一种测试信号输出系统及其使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110000898.2A CN112462248A (zh) 2021-01-06 2021-01-06 一种测试信号输出系统及其使用方法

Publications (1)

Publication Number Publication Date
CN112462248A true CN112462248A (zh) 2021-03-09

Family

ID=74802563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110000898.2A Pending CN112462248A (zh) 2021-01-06 2021-01-06 一种测试信号输出系统及其使用方法

Country Status (1)

Country Link
CN (1) CN112462248A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098632A (zh) * 2021-04-27 2021-07-09 浙江杭可仪器有限公司 一种通信芯片的检测方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
EP0541839A1 (en) * 1991-11-11 1993-05-19 Hewlett-Packard GmbH Apparatus for generating test signals
US5266894A (en) * 1991-01-28 1993-11-30 Mitsubishi Denki Kabushiki Kaisha Apparatus and method for testing semiconductor device
JP2001289906A (ja) * 2000-04-03 2001-10-19 Advantest Corp 被試験ｉｃの応答出力信号読取方法及びこの読取方法を用いたｉｃ試験装置
CN1384366A (zh) * 2001-04-29 2002-12-11 株式会社鼎新 基于模块的灵活的半导体测试系统
CN1459027A (zh) * 2001-03-13 2003-11-26 皇家菲利浦电子有限公司 具有改进的可靠性的集成电路测试装置
CN101932943A (zh) * 2007-12-10 2010-12-29 株式会社It&T 半导体器件测试系统
CN102183726A (zh) * 2011-03-16 2011-09-14 建荣集成电路科技(珠海)有限公司 一种基于fpga的集成电路芯片测试系统与方法
CN202693754U (zh) * 2012-07-19 2013-01-23 华南师范大学 一种用于测试模拟集成电路与器件的装置
CN103837824A (zh) * 2014-03-03 2014-06-04 中国科学院电子学研究所 数字集成电路自动测试系统
CN103943146A (zh) * 2014-03-20 2014-07-23 广东博观科技有限公司 一种快速设定目标电压的装置和方法
CN106448742A (zh) * 2015-08-07 2017-02-22 力晶科技股份有限公司 半导体装置，测试装置及测试系统
CN106707140A (zh) * 2017-01-04 2017-05-24 上海东软载波微电子有限公司 Lcd驱动芯片的测试系统及方法
CN107436379A (zh) * 2016-05-26 2017-12-05 中芯国际集成电路制造(上海)有限公司 用于测试模拟信号的系统
CN108732487A (zh) * 2018-07-26 2018-11-02 上海艾为电子技术股份有限公司 一种芯片量产测试系统和方法
CN208607323U (zh) * 2018-07-20 2019-03-15 北京悦芯科技有限公司 数字测试装置及系统
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
US5266894A (en) * 1991-01-28 1993-11-30 Mitsubishi Denki Kabushiki Kaisha Apparatus and method for testing semiconductor device
EP0541839A1 (en) * 1991-11-11 1993-05-19 Hewlett-Packard GmbH Apparatus for generating test signals
JP2001289906A (ja) * 2000-04-03 2001-10-19 Advantest Corp 被試験ｉｃの応答出力信号読取方法及びこの読取方法を用いたｉｃ試験装置
CN1459027A (zh) * 2001-03-13 2003-11-26 皇家菲利浦电子有限公司 具有改进的可靠性的集成电路测试装置
CN1384366A (zh) * 2001-04-29 2002-12-11 株式会社鼎新 基于模块的灵活的半导体测试系统
CN101932943A (zh) * 2007-12-10 2010-12-29 株式会社It&T 半导体器件测试系统
CN102183726A (zh) * 2011-03-16 2011-09-14 建荣集成电路科技(珠海)有限公司 一种基于fpga的集成电路芯片测试系统与方法
CN202693754U (zh) * 2012-07-19 2013-01-23 华南师范大学 一种用于测试模拟集成电路与器件的装置
CN103837824A (zh) * 2014-03-03 2014-06-04 中国科学院电子学研究所 数字集成电路自动测试系统
CN103943146A (zh) * 2014-03-20 2014-07-23 广东博观科技有限公司 一种快速设定目标电压的装置和方法
CN106448742A (zh) * 2015-08-07 2017-02-22 力晶科技股份有限公司 半导体装置，测试装置及测试系统
CN107436379A (zh) * 2016-05-26 2017-12-05 中芯国际集成电路制造(上海)有限公司 用于测试模拟信号的系统
CN106707140A (zh) * 2017-01-04 2017-05-24 上海东软载波微电子有限公司 Lcd驱动芯片的测试系统及方法
CN208607323U (zh) * 2018-07-20 2019-03-15 北京悦芯科技有限公司 数字测试装置及系统
CN108732487A (zh) * 2018-07-26 2018-11-02 上海艾为电子技术股份有限公司 一种芯片量产测试系统和方法
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
唐瑞等: "DDR3上的双读写通道设计与实现", 自动化仪表, vol. 39, no. 4, 30 April 2018 (2018-04-30), pages 14 - 17 *
廖永波，鞠家欣: "《电源管理芯片设计教程》", vol. 1, 31 May 2012, 冶金工业出版社, pages: 86 *
胡迎刚: "《FPGA技术基础工程实践——基于Vivado与Verilog HDL》", vol. 1, 31 October 2020, 西南交通大学出版社, pages: 15 *
虞光楣: "《电子技术基础 模拟部分》", vol. 1, 31 March 1995, 北京工业大学出版社, pages: 344 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098632A (zh) * 2021-04-27 2021-07-09 浙江杭可仪器有限公司 一种通信芯片的检测方法
CN113098632B (zh) * 2021-04-27 2022-05-27 浙江杭可仪器有限公司 一种通信芯片的检测方法

Similar Documents

Publication Publication Date Title
US6609221B1 (en) Method and apparatus for inducing bus saturation during operational testing of busses using a pattern generator
JP4112886B2 (ja) デバイスのバス・プロトコル準拠試験方法およびシステム
CN111104269B (zh) 一种基于uart接口的处理器调试方法及系统
CN111523284B (zh) 转换芯片eda仿真配置的方法、装置及应用
CN101419582B (zh) 基于sopc技术的mvb/usb适配器及其通信方法
CN204789908U (zh) 基于LabVIEW的电路板自动测试系统
CN102053898A (zh) 针对主机pcie插槽上总线接口的测试方法及其读写测试方法
CN112462248A (zh) 一种测试信号输出系统及其使用方法
CN113901754B (zh) 基于fpga的以太网macip的板级验证结构和方法
CN113687994B (zh) 一种多工位并发测试的memory烧写时间系统及其烧写方法
CN102565683B (zh) 一种测试向量的生成与验证方法
CN207181570U (zh) 一种电子测量集成系统
CN106933215B (zh) 一种基于pxi总线的遥测系统外接口通用等效器
CN104866640A (zh) 一种全fifo电路设计方法及其通用验证平台
CN116451617A (zh) 芯片仿真中基于仿真波形的信息处理方法、装置及应用
US20130058178A1 (en) System and method for testing integrated circuits by determining the solid timing window
CN115758963A (zh) 芯片eda仿真中打印信息的处理装置、方法及系统
CN101604277B (zh) I2c总线验证系统及方法
CN216209527U (zh) Gpio接口状态的测试装置
CN115328708A (zh) 串行外设接口时序的参数测试方法及测试装置
CN115391181A (zh) 一种soc芯片的验证方法
CN211857727U (zh) 模拟遥控器的测试设备
CN114610549A (zh) 一种串口闪存芯片测试系统和测试方法
CN111415508A (zh) 模拟遥控器的测试设备
CN102478871A (zh) 自供电边界扫描器及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination