JPS59202080A - 論理回路試験装置 - Google Patents
論理回路試験装置Info
- Publication number
- JPS59202080A JPS59202080A JP58076583A JP7658383A JPS59202080A JP S59202080 A JPS59202080 A JP S59202080A JP 58076583 A JP58076583 A JP 58076583A JP 7658383 A JP7658383 A JP 7658383A JP S59202080 A JPS59202080 A JP S59202080A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- turned
- test
- power supply
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
と(D 発明は、論理回路のファンクションテストとD
Cパラメータテストを切り換えて測定する論理回路試験
装置についてのものである。
Cパラメータテストを切り換えて測定する論理回路試験
装置についてのものである。
論理回路については、ファンクションテストとともにD
Cパラメータテストも行なって良否を判定する。
Cパラメータテストも行なって良否を判定する。
(b) 従来技術
このような場合に使用している従来装置のIM成図の一
例を第1図に示す。
例を第1図に示す。
第1図の1はテストパターンの電圧源を接続する端子、
2はテストパターンを接続する端子、3はDC電源を接
続する端子、4はDC検出出力を外部に取り出す端子、
5は試験される論理回路を接続する端子、7はアナログ
スイッチ、8〜10はイJ:号綻をオフオフするスイッ
チである。
2はテストパターンを接続する端子、3はDC電源を接
続する端子、4はDC検出出力を外部に取り出す端子、
5は試験される論理回路を接続する端子、7はアナログ
スイッチ、8〜10はイJ:号綻をオフオフするスイッ
チである。
第1図の従来装置でファンクンヨノテストをするときは
、次のように接続する。
、次のように接続する。
スイッチ8をオ/、スイッチ9とスイッチ10を詞フに
する。そして、端子2にテスト/(ターンを加え、テス
トパターンによりアナログスイッチ7をオフオフする。
する。そして、端子2にテスト/(ターンを加え、テス
トパターンによりアナログスイッチ7をオフオフする。
なお、第1図では図示を省略しているか、第1図のトラ
イバ6とアナログスイッチ7をもう1組配置し、第1図
のアナログスイッチ7と図示を省略したアナログスイッ
チアとを交互にオンオフする。とれにより、端子5に接
続した論理回路に試験信号か加えられる。
イバ6とアナログスイッチ7をもう1組配置し、第1図
のアナログスイッチ7と図示を省略したアナログスイッ
チアとを交互にオンオフする。とれにより、端子5に接
続した論理回路に試験信号か加えられる。
第1図の従来装置でDCパラメータテストをするときは
、次のように接続する。
、次のように接続する。
スイッチ8をオフ、スイッチ9とスイッチ10をオフに
する。
する。
特ニ、l) Cパラメータテストのときは、ファンクシ
ョンテスト用のアナログスイッチ7側からのリーク電流
を少なくする必要かあるので、スイッチ8には完全に回
路か切れるスイッチを使用する。
ョンテスト用のアナログスイッチ7側からのリーク電流
を少なくする必要かあるので、スイッチ8には完全に回
路か切れるスイッチを使用する。
(C) 従来技術の問題点
第1図のような従来装置では、ファンクションテストと
DCパラメータテストを切り換えるためにスイッチ8〜
10をオンオフする。この場合、スイッチ8〜10には
リレーなどを使用しているか、オンオフに1ms程度の
動作時間かかかる。
DCパラメータテストを切り換えるためにスイッチ8〜
10をオンオフする。この場合、スイッチ8〜10には
リレーなどを使用しているか、オンオフに1ms程度の
動作時間かかかる。
このため、多数の論理回路を高速にテストする場合には
、ff1l+定時間かかかるという問題かある。
、ff1l+定時間かかかるという問題かある。
また、スイッチ8〜10の動作は機械的接点を接断する
ので、試験装置の他の部品に比べて寿命か短いという問
題かある。
ので、試験装置の他の部品に比べて寿命か短いという問
題かある。
(d) 発明の目的
この発明は、第1図の試験装置の回1?r (?&成を
変更し、各スイッチを電子スイッチに変えて高速化を図
るとともに、DCパラメータテストのときのリーク電流
か少なくなるようにしたものである。
変更し、各スイッチを電子スイッチに変えて高速化を図
るとともに、DCパラメータテストのときのリーク電流
か少なくなるようにしたものである。
(e) 発明の実施例
まず、この発明による実施例の構成図を第2図にボす。
第2図の1〜5の各端子は第1図のものと同しである。
第2図の11と12はアナログスイッチ、13と14は
定電流電源、16は利得1の増幅器、17はグイオート
ブリッジ、15はグイオートブリノン17の出力と増幅
器1Gの入力とをスイッチ12を介してvC続する信号
線、18と19は電源接続端子、20と21はアナログ
スイッチである。
定電流電源、16は利得1の増幅器、17はグイオート
ブリッジ、15はグイオートブリノン17の出力と増幅
器1Gの入力とをスイッチ12を介してvC続する信号
線、18と19は電源接続端子、20と21はアナログ
スイッチである。
ダイメートブリッジ17と定電流電源13および定電流
電源14の組は第1図のアナログスイッチ7に相当する
。
電源14の組は第1図のアナログスイッチ7に相当する
。
次に、第2図の動作を説明する。
第21メjの実施例装置ぶでファンクン、ノブストをす
るときは、次のように接続する。
るときは、次のように接続する。
スイッチ11を2、′、スイッチ12をオフ、スイッチ
20とスイッチ21をオフにする。電源lr+と電源1
4は同時にオンオフさせる。
20とスイッチ21をオフにする。電源lr+と電源1
4は同時にオンオフさせる。
なお、第2図ても図示を省略しているが、第2図の増幅
器1G、ダイオードブリッジ17、電源13と電源14
をもう1組配置し、これらの回路を端子2からの制御信
号で交互にオンオフする。
器1G、ダイオードブリッジ17、電源13と電源14
をもう1組配置し、これらの回路を端子2からの制御信
号で交互にオンオフする。
これにより、端子5に接続した論理回路に試験信号か加
えられる。
えられる。
第2図の実施例装置でDCパラメータテストをするとき
は、次のように接続する。
は、次のように接続する。
スイッチ】1をオフ、スイッチ12をオフ、スイッチ2
0とスイッチ21をオフ、電源13と電源14をオフに
する。
0とスイッチ21をオフ、電源13と電源14をオフに
する。
このように接続すると、グイオートブリッジ17の出力
と増幅器16の入力とは、信号線15て接続されるので
同電位になる。増幅器16は利得1なのて、結局ダイオ
ードブリッジ1.7の入出力は同電位になる。電源13
と電源J4はオフなので、ダイオードブリッジ17から
端子5へのリーク電流はほとんどなくなる。
と増幅器16の入力とは、信号線15て接続されるので
同電位になる。増幅器16は利得1なのて、結局ダイオ
ードブリッジ1.7の入出力は同電位になる。電源13
と電源J4はオフなので、ダイオードブリッジ17から
端子5へのリーク電流はほとんどなくなる。
例えば、第1図の従来装置でDCパラメータテストをす
るとき、第1図のスイッチ8をオフにずると約25nA
のリーク電流か流れる。これに対し、第2図の実施例装
置のリーク電流は約3nAである。
るとき、第1図のスイッチ8をオフにずると約25nA
のリーク電流か流れる。これに対し、第2図の実施例装
置のリーク電流は約3nAである。
また、第2は1では切換スイッチにアナログスイッチを
使用しているので、動作時間は約0.1. m s程度
になり、試験装置を高速で動作させることかできる。
使用しているので、動作時間は約0.1. m s程度
になり、試験装置を高速で動作させることかできる。
<O発明の効果
との発明によれば、フッ/クンジノテストとDCパラメ
ータテストを切り換えて測定する論理回路試験装置で、
機械的スイッチを使わなくてもDCパラメータテストの
リーク電流を少なくすることかでき、1雷速に切り換え
られる゛試験装置を提供することかできる。
ータテストを切り換えて測定する論理回路試験装置で、
機械的スイッチを使わなくてもDCパラメータテストの
リーク電流を少なくすることかでき、1雷速に切り換え
られる゛試験装置を提供することかできる。
第1図は従来装置の構成図の一例を示す図、第2図はこ
の発明による実施例の構成図。 1〜5・・・・・端子、6 ・トライバ、7 ・アナ
ログスイッチ、8〜10・・・・スイッチ、11・・・
・・スイッチ、12・・・・・スイッチ、13・・・・
定電流電源、14・・・ 定電流電源、15−・・信号
線、16・・・増幅器、17・ ・・ダイオードブリッ
ジ、18・ ・・端子、19・・・・・端子、20・・
・スイッチ、21・・ スイッチ。 代理人 弁理士 小 俣 欽 司
の発明による実施例の構成図。 1〜5・・・・・端子、6 ・トライバ、7 ・アナ
ログスイッチ、8〜10・・・・スイッチ、11・・・
・・スイッチ、12・・・・・スイッチ、13・・・・
定電流電源、14・・・ 定電流電源、15−・・信号
線、16・・・増幅器、17・ ・・ダイオードブリッ
ジ、18・ ・・端子、19・・・・・端子、20・・
・スイッチ、21・・ スイッチ。 代理人 弁理士 小 俣 欽 司
Claims (1)
- 【特許請求の範囲】 1 論理回路のファンクションテストとDCパラメータ
テストを切り換えて測定する論理回路試験装置において
、 テストバター/の電圧を選択する第1のスイッチ(11
)と、 利得1の増幅器Oeと、 グイオートブリッジ07)と、 グイオートゾリノ707jに定電流を供給する第1の1
h源03および第2の電源(+41と、ダイオードブリ
ッジa7の出力と増幅器θGの入力きを接断する第2の
スイッチ021と、I) Cni源をオンオフする第3
のスイッチQσ1と、I) C4Q出出力をオンオフす
る第4のスイッチ(21)とを備え、 ファンクンコノテストのときは第1のスイッチ(II)
をオン、第2のスイッチobをオフ、第3のスイッチは
と第4のスイッチ(21)をオフ、第1の電源G3と第
2の電源(+41を同時にオンオフし、DCパラメータ
テストのときは第1のスイッチODをオフ、第2のスイ
ッチ0δをオン、第3のスイッチ+2(11と第4のス
イッチ(21)をオン、第1の電源OJと第2の電源(
141をオフにすることを特徴とする論理回路試験装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58076583A JPS59202080A (ja) | 1983-04-30 | 1983-04-30 | 論理回路試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58076583A JPS59202080A (ja) | 1983-04-30 | 1983-04-30 | 論理回路試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59202080A true JPS59202080A (ja) | 1984-11-15 |
JPH0461311B2 JPH0461311B2 (ja) | 1992-09-30 |
Family
ID=13609300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58076583A Granted JPS59202080A (ja) | 1983-04-30 | 1983-04-30 | 論理回路試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59202080A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11174128A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびicテスタ |
-
1983
- 1983-04-30 JP JP58076583A patent/JPS59202080A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11174128A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびicテスタ |
Also Published As
Publication number | Publication date |
---|---|
JPH0461311B2 (ja) | 1992-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59202080A (ja) | 論理回路試験装置 | |
US7026822B1 (en) | High voltage switching matrix for electrical safety compliance test equipment | |
JP3239864B2 (ja) | 電源/gnd端子導通試験用テストボード | |
JPH11326441A (ja) | 半導体試験装置 | |
JPH0654338B2 (ja) | 多層プリント配線基板のショート位置検出装置 | |
JP3495545B2 (ja) | 溶存酸素またはpHを測定する装置 | |
JP3461258B2 (ja) | 導電率またはpHを測定する装置 | |
JP2579883Y2 (ja) | Ic搬送装置用試験装置 | |
JP2561076Y2 (ja) | 抵抗測定装置 | |
JPH1019972A (ja) | Ic試験装置 | |
JPH0421106Y2 (ja) | ||
JP2515290Y2 (ja) | ドライバレベル可変回路 | |
JPH0524222Y2 (ja) | ||
SU1434375A1 (ru) | Устройство дл контрол контактировани | |
JPH0547876U (ja) | Icテスタに使用されるdc測定ユニットの自己診断回路 | |
JPS6125078A (ja) | プリント板検査装置 | |
RU2020498C1 (ru) | Устройство контроля контактирования интегральных схем | |
JPH0126082B2 (ja) | ||
JPH0329752Y2 (ja) | ||
JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
JPH0640118B2 (ja) | コンデンサの漏洩電流測定方法 | |
JP2001308277A (ja) | 半導体装置 | |
JPH03189575A (ja) | 半導体装置の試験方法および試験装置 | |
JPH05322979A (ja) | 試験装置 | |
JPH0426069B2 (ja) |