JPH0329752Y2 - - Google Patents

Info

Publication number
JPH0329752Y2
JPH0329752Y2 JP17919783U JP17919783U JPH0329752Y2 JP H0329752 Y2 JPH0329752 Y2 JP H0329752Y2 JP 17919783 U JP17919783 U JP 17919783U JP 17919783 U JP17919783 U JP 17919783U JP H0329752 Y2 JPH0329752 Y2 JP H0329752Y2
Authority
JP
Japan
Prior art keywords
relay
relay contact
contacts
voltage
relay contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17919783U
Other languages
English (en)
Other versions
JPS6086976U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17919783U priority Critical patent/JPS6086976U/ja
Publication of JPS6086976U publication Critical patent/JPS6086976U/ja
Application granted granted Critical
Publication of JPH0329752Y2 publication Critical patent/JPH0329752Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

【考案の詳細な説明】 〈考案の技術分野〉 この考案は例えばIC試験装置に用いられるリ
レーマトリツクスの不良個所を見付けることがで
きるリレーマトリツクス試験装置に関し、特に簡
単な構造で安価に作ることができ、然も不良個所
を確実に特定することができるリレーマトリツク
ス試験装置を提供しようとするものである。
〈考案の背景〉 IC試験装置では試験しようとするICの端子に
試験項目が変わる毎に各種の回路を切換えて接続
することが行なわれている。この切換を行なうた
めにリレーマトリツクス回路が用いられている。
リレーマトリツクス回路は複数のX線とY線を
有し、このX線とY線の間にリレー接点を接続し
て構成される。リレー接点の数は数10乃至数100
となる。このような多くの数のリレー接点が存在
するためリレー接点が不良になつたとき、つまり
励磁コイルに電流を流し、これを断続しても接点
が応動しない状態になつたとき、そのリレー接点
を特定することが大変な作業となる。
〈従来技術の1〉 第1図及び第2図により従来行なわれているリ
レーマトリツクスの試験方法を説明する。
図中1はリレーマトリツクスを示す。リレーマ
トリツクス1は複数のX線X1,X2,X3……と、
複数のY線Y1,Y2,Y3……と、これらX線とY
線に両端を接続したリレー接点K1-1,K1-2
K1-3,……K2-1,K2-2,K2-3,……及びK3-1
K3-2,K3-3,……によつて構成される。尚図で
は励磁コイルは省略して示している。
第1図の例ではX線X1,X2,X3……にコント
ロールリレーKc1,Kc2,Kc3……を接続し、コ
ントロールリレーKc1,Kc2,Kc3……を通じて
電源2からX線X1,X2,X3……に選択的に電圧
Eを与えることができるように構成すると共にY
線Y1,Y2,Y3……と共通電位点3との間に選択
的に電圧計4を接続する。図の例ではY線Y1
共通電位3との間に電圧計4を接続した場合を示
す。
コントロールリレーKc1,Kc2,Kc3……の各
常閉接点NCは共通電位点3に接続し、常開接点
NOを電源2に接続する。
このような接続構造により、例えばY線Y1
一端が接続されたリレー接点R1-1,R1-2,R1-3
を検査する場合、先ずコントロールリレーKc1
オンにし線X1に電源2の電圧Eを印加する。リ
レー接点R1-1,R1-2,R1-3が全てオフになつて
いれば電圧計4はゼロを指示している。ここでリ
レー接点K1-1をオンに制御すれば電圧計4に電
源2の電圧Eが指示される。
コントロールリレーKc1をオフに戻し、コント
ロールリレーKc2をオンに操作する。これと共に
リレーK1-2をオンに操作することにより電圧計
4に電源2の電圧Eが指示される。
リレー接点K2-1,K2-2,K2-3……を試験する
場合は電圧計4を線Y2に接続し、コントロール
リレーKc1,Kc2,Kc3とリレー接点K2-1,K2-2
K2-3……を順次オン、オフ操作して試験を行な
う。
またリレー接点K3-1,K3-2,K3-3……を試験
する場合は電圧計4を線Y3に接続し、コントロ
ールリレーKc1,Kc2,Kc3……とリレー接点
K3-1,K3-2,K3-3……をオン、オフ操作して試
験を行なう。
〈第1図の欠点〉 第1図の回路構造によるとき次のような不都合
が生じる。つまりリレー接点K1-1を試験する場
合において、コントロールリレーKc1をオンにし
たとき、他のリレー接点K1-2,K1-3が不良のた
めオンになつていたとすると、リレー接点K1-1
をオンにしても電圧計4に電源2の電圧Eが表示
されない。このためリレー接点K1-1,K1-2
K1-3……の中のどれかが溶着等によりオンの状
態になつていることが解るが、どのリレー接点が
その不良状態になつているかを特定することはで
きない。不良のリレー接点を特定するには例えば
テスタと目視にたよることとなり、その労力は大
きい。
〈従来技術の2〉 第2図の例ではX線X1,X2,X3……にそれぞ
れドライバ51,52,53……から出力を与え、
Y線Y1,Y2,Y3……に電圧比較器61,62,63
……を接続し、例えばリレー接点K1-1をオンに
しておき、ドライバ51からH論理を線X1に与え
る。このとき電圧比較器61からL論理が出力さ
れるとリレー接点K1-1は正常で、他のリレー接
点K1-2,K1-3……がオフになつていることが解
る。
リレー接点K1-2を試験するときはドライバ52
から線X2にH論理を与え、リレー接点K1-2をオ
ンに操作する。このときリレー接点K1-2が正し
くオンになつていれば電圧比較器61からL論理
が出力される。このように各ドライバ51,52
3……からH論理を出力し、試験すべきリレー
接点をオンにすることにより電圧比較器61,6
,63……からそれぞれの状態においてL論理が
出力されることにより各リレー接点が正常である
ことが解る。この第2図の方法によればドライバ
1〜53に与える論理信号と、電圧比較器61
2,63から出力される論理信号の関係は予め知
られているから、マイクロコンピユータによつて
論理信号を出力し、読込むことにより高速処理が
可能となる。
〈第2図の欠点〉 第2図の例でも例えばリレー接点K1-1がオン
のとき他のリレー接点K1-2,K1-3の中のどれか
がオンになつていると他のドライバ52,53……
がL論理を出力していることからこれら各ドライ
バ51,52,53……とTTL(トランジスタ・トラ
ンジスタロジツク)を使用しているものとすると
電圧比較器61にはL論理が入力され、電圧比較
器61はH論理を出力する。この結果K1-2,K1-3
……のどれかがオンの状態になつていることが解
るが、どのリレー接点がオンの状態になつている
かを特定することができない不都合がある。
〈考案の目的〉 この考案は不良となつているリレー接点を特定
することができるリレーマトリツクス試験装置を
提供しようとするものである。
〈考案の概要〉 この考案ではX線又はY線の何れか一方を選択
的に共通電位に接続すると共にX線又はY線の他
方に直流電圧を与え、この直流電圧を与えた線を
コンデンサを通じて電圧比較器に接続する構造と
したものである。
この構造においてリレー接点を順次オン、オフ
駆動することにより、リレー接点が正しくオン、
オフ動作するときコンデンサを介して共通電位に
立下るパルス信号を得ることができる。よつてこ
のパルス信号が出力されるか否かによりリレー接
点が正常か否かを判定する。このとき試験中でな
いリレー接点はコンデンサを介して電圧比較器に
接続されるため、他のリレー接点がオンの状態の
ままになつていてもその影響を受けることがな
い。
よつて試験中のリレー接点についてだけ良、否
を判定でき不良のリレー接点を特定することがで
きる。
〈考案の実施例〉 第3図にこの考案の一実施例を示す。第3図に
おいて第1図及び第2図と対応する部分には同一
符号を付して示す。
図中1は検査すべきリレーマトリツクスを示
す。この例ではリレー接点K1-1,K1-2……K1-o
K2-1,K2-2……K2-o,Ko-1,Ko-2,……Ko-o
3接点形リレー接点とした場合を示す。また各リ
レー接点を〇印で示す。
X及びY線はそれぞれ三本を一組として取扱う
ものとする。つまり三本のY線を共通接続し、そ
の各共通接続したものを1チヤンネル、2チヤン
ネル,……nチヤンネルと呼ぶこととする。この
各チヤンネルの接続点を極性反転形のドライバ7
,72……7oの各出力端子に接続する。各ドラ
イバ71,72……7oにはラツチ回路8から選択
的にH論理を与え、何れか一つのチヤンネルを共
通電位に接続する動作を行なう。
三本のX線を一組として各組のX線を結合回路
1,92……9oを通じて共通端子11a,11
b,11cに接続する。各結合回路91,92……
oは第4図に示すように各X線と共通端子11
a,11b,11cの間に接続した三個のコンデ
ンサ12a,12b,12cと、このコンデンサ
12a,12b,12cの各両端に直流電圧Eを
与える六個のプルアツプ抵抗器13a,13b,
13c、及び14a,14b,14cとによつて
構成することができる。
結合回路91〜9oの各他端側は共通端子11
a,11b,11cに接続し、各共通端子11
a,11b,11cは電圧比較器15a,15
b,15cの入力端子に接続する。電圧比較器1
5a,15b,15cとしては例えばフリツプフ
ロツプを用いるとができる。
電圧比較器15a,15b,15cの状態はマ
イクロコンピユータ16に取込まれる。マイクロ
コンピユータ16は周知のように中央処理装置
(以下CPUと称す)16aと、読出専用メモリ
(以下ROMと称す)16bと、読出書込可能な
メモリ(以下RAMと称す)16cとにより構成
され、電圧比較器15a,15b,15cの状態
を読込むことにより検査中のリレー接点の良、否
を判定する。この判定の結果はマトリツクス形の
表示器17に表示し、どのリレー接点が不良かを
発光素子群17aの発光位置によつて表示するよ
うに構成している。
尚マイクロコンピユータ16は各リレー接点
K1-1,K1-2,……K1-o,K2-1,K2-2,……K2-o
及びKo-1,Ko-2,……Ko-oをそれぞれ駆動する
リレーコイルに励磁電流を与える機能を持つが、
ここではその構成を省略して示している。
〈考案の動作〉 第4図を用いてこの考案の動作を説明する。例
えば第4図に示すように1チヤンネルのY線を共
通電位点に接続した状態において三個のリレー接
点K1-1を同時にオン、オフ駆動したとする。
このとき三個のリレー接点K1-1が正常にオン、
オフ動作したとすれば、各リレー接点がオンにな
つたときコンデンサ12a,12b,12cの各
一端は共通電位となる。よつてこのときコンデン
サ12a,12b,12cの全てに充電電流ia,
ib,icが流れるため各共通端子11a,11b,
11cには図示するように負極性の微分パルス
Pa,Pb,Pcが発生する。リレー接点K1-1がオフ
に戻るときは正極性の微分パルスが発生する。電
圧比較器15a,15b,15cとして負論理の
パルスを検知してその状態を反転するフリツプフ
ロツプを用いたとするとリレー接点K1-1がオン
になり、負論理の微分パルスPa,Pb,Pcが発生
した時点で全てセツト状態に反転し、その状態を
維持する。
従つて三個のリレー接点K1-1が全てオンにな
れば電圧比較器15a,15b,15cはセツト
状態に反転する。マイクロコンピユータ16は電
圧比較器15a,15b,15cがH論理を出力
していることを読込むとリレー接点K1-1は正常
と判定する。
一方三個のリレー接点K1-1の中でリレーコイ
ル(特に図示していない)に励磁電流を与えてい
るにもかかわらずオンにならないか、又はオンに
なつたままの接点が存在した場合にはその不良と
なつているリレー接点が接続されているコンデン
サ12a又は12b,12cはリレー接点が断続
しないため充放電電流が流れることがない。よつ
てその状態のとき共通端子11a又は11b又は
11cは直流電圧Eに保持され、電圧比較器15
a又は15b,15cは反転動作しない。
従つて三つのリレー接点K1-1を同時にオン、
オフ駆動したとしてもその中のどれかが不良とな
つていればその不良を電圧比較器15a,15
b,15cの状態が反転したか否かにより検出す
ることができる。
更にこの考案ではリレー接点K1-1を検査して
いる状態において例えば1チヤンネルのX線に接
続した他のリレー接点K1-2の中でオンの状態で
不良になつているリレー接点が存在したとしても
その不良のリレー接点は結合回路92を介して共
通端子11a,11b,11cに接続されている
ため不良の影響がリレー接点K1-2の検査に表わ
れない。つまりコンデンサ12a,12b,12
cを介して各共通端子11a,11b,11cに
接続されるため検査中でない他のリレー接点がオ
ンになつていてもその影響が他のリレー接点の検
査結果に表われることはない。よつて結果は各リ
レー接点K1-1だけについて得られるものであり、
この検査をリレー接点K1-2,……K1-o,K2-1
K2-2,……K2-o及びKo-1,Ko-2,……o-oについ
て行なえば不良のリレー接点を特定することがで
きる。
特に表示器17に不良となつているリレー接点
の位置を表示させることによりどのリレー接点が
不良であるかを表示することができ便利である。
尚第5図にマイクロコンピユータ16の動作順
序を説明するためのフローチヤートを示す。
〈考案の他の実施例〉 上述では三接点が同時にオン、オフ動作する場
合について説明したが、各一個のリレー接点を各
別にオン、オフ動作させることができる構造のリ
レーマトリツクスの場合には第6図に示すように
一個の電圧比較器15によつて複数のリレー接点
を検査することができる。
つまり結合回路91,92,……によつて複数の
リレー接点K1-1,K1-2,K1-3を共通接続したと
しても、これら複数のリレー接点K1-1,K1-2
K1-3を各別に時間をずらしてオン、オフ動作さ
せることにより一個の電圧比較器15で複数のリ
レー接点K1-1,K1-2,K1-3を各別に検査するこ
とができる。
〈考案の効果〉 以上説明したようにこの考案によればコンデン
サ結合により各X線を電圧比較器に接続する構造
としたことにより不良のリレー接点の影響を受け
ることなく検査中のリレー接点の状態を正確に検
査することができる。よつて各リレー接点を正確
に検査することができるから全てのリレー接点に
ついて良、不良を判定することができる。従つて
不良のリレー接点を特定することができ便利であ
る。またこの不良個所をマイクロコンピユータ1
6によつて読込むと共に表示器17に表示するこ
とができるから更に一層便利である。
【図面の簡単な説明】
第1図及び第2図は従来のリレーマトリツクス
の検査方法を説明するための接続図、第3図はこ
の考案によるリレーマトリツクス試験装置の一実
施例を示す接続図、第4図はこの考案の要部を説
明するための接続図、第5図はこの考案の動作を
説明するためのフローチヤート、第6図はこの考
案の他の実施例を示す接続図である。 1:リレーマトリツクス、K1-1,K1-2,…
…:リレー接点、71,72,……7o:Y線を共
通電位に接続する手段、12a,12b,12
c:コンデンサ、14a,14b,14c:X線
に直流電圧を与える手段。

Claims (1)

  1. 【実用新案登録請求の範囲】 A 両端がX・Y線に接続された複数のリレー接
    点と、 B X・Y線の何れか一方に共通電位を与える手
    段と、 C X・Y線の他方に直流電圧を与える手段と、 D 直流電圧が与えられたX又はY線を電圧比較
    器に接続するコンデンサと、 E 上記リレー接点をオン、オフ駆動する駆動手
    段と、 から成るリレーマトリツクス試験装置。
JP17919783U 1983-11-18 1983-11-18 リレ−マトリツクス試験装置 Granted JPS6086976U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17919783U JPS6086976U (ja) 1983-11-18 1983-11-18 リレ−マトリツクス試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17919783U JPS6086976U (ja) 1983-11-18 1983-11-18 リレ−マトリツクス試験装置

Publications (2)

Publication Number Publication Date
JPS6086976U JPS6086976U (ja) 1985-06-14
JPH0329752Y2 true JPH0329752Y2 (ja) 1991-06-25

Family

ID=30388863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17919783U Granted JPS6086976U (ja) 1983-11-18 1983-11-18 リレ−マトリツクス試験装置

Country Status (1)

Country Link
JP (1) JPS6086976U (ja)

Also Published As

Publication number Publication date
JPS6086976U (ja) 1985-06-14

Similar Documents

Publication Publication Date Title
JPH02146195A (ja) 半導体記憶装置
JPH0329752Y2 (ja)
JPH08248102A (ja) 電子回路の機能検査回路および方法
JP2010002315A (ja) 半導体試験装置とそのdc特性試験方法
GB2076165A (en) Programmable Wiring Tester
SU1622840A1 (ru) Устройство дл контрол параметров многопозиционных коммутационных элементов
JPH0421106Y2 (ja)
JP2005140555A (ja) 半導体集積回路検査装置および半導体集積回路検査方法
KR930006962B1 (ko) 반도체 시험방법
JPH11231022A (ja) 半導体装置の検査方法および検査装置
JPH04352445A (ja) Icテスタ用テストヘッド
JPH0338710Y2 (ja)
JPH0438483A (ja) 回路基板検査方法
JP2002299460A (ja) 半導体集積回路
KR890005051B1 (ko) 자기기록장치의 테스트회로
JP2527623Y2 (ja) Ic試験装置
KR970004765Y1 (ko) 인커(Inker)신호 발생장치
JP3031086B2 (ja) 半導体装置の検査装置
JP2996989B2 (ja) Icテスターのピン電流測定回路及びその基板
JPH0611492Y2 (ja) 電路瞬断瞬接試験機
JP2659043B2 (ja) 電気部品試験機のチャネル制御装置
JP2985179B2 (ja) Ram同時テスト回路
JPH0255894B2 (ja)
JPH0776781B2 (ja) 回路基板検査装置
JPS63243888A (ja) 布線検査装置