JP3031086B2 - 半導体装置の検査装置 - Google Patents
半導体装置の検査装置Info
- Publication number
- JP3031086B2 JP3031086B2 JP4302086A JP30208692A JP3031086B2 JP 3031086 B2 JP3031086 B2 JP 3031086B2 JP 4302086 A JP4302086 A JP 4302086A JP 30208692 A JP30208692 A JP 30208692A JP 3031086 B2 JP3031086 B2 JP 3031086B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- memory
- driver
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
特に多数I/O(入力/出力)ピンを持ったメモリIC
を検査するのに適した検査装置に関する。
回路図に示すように、ドライバー14とコンパレータ1
5とを内蔵している。しかして、検査対象のメモリIC
10に検査用の信号を入力するには、入力側のI/O転
換器12と出力側のI/O転換器13とをドライバー1
4側に切り換え、ドライバー14を駆動することで被検
査メモリICに書き込みデータを入力する。
は、I/O転換器12と13をコンパレータ15側に切
り換えて、メモリIC10の格納データをコンパレータ
15に入力し、基準電圧VoH以上またはVoL以下の
判定と期待値と一致するかどうかを判定し、被検査メモ
リIC10の電気的動作が正しく行われるかどうかを確
認するのである。
の検査装置では、検査装置のI/Oピンと被検査メモリ
ICのI/Oピンが1対1で対応しているため、多数の
I/Oピンを持つメモリICに対して検査装置にも同じ
数のI/Oピンが必要とされる。そのため検査装置のI
/Oピンの数によっては多数I/OピンメモリICの同
時測定個数が限られてしまうという問題点があった。
では、図3に示されていると同様な主検査装置の外部
に、多数I/Oピンを持つ被検査メモリICと適合させ
るための付加回路を配置する。この付加回路は、二つの
固定接点に対して転換動作により交互にオン・オフする
共通接点をもつ単連転換器の多数が連動動作される連動
転換器と、この連動転換器の共通接続された一方の固定
接点群に出力側が接続されたドライバーと、前記連動転
換器の他方の固定接点群のそれぞれに入力端子が接続さ
れた、入力データを基準値と比較し合格、不合格を判定
する多数の比較判定回路と、この比較判定回路の出力が
それぞれ接続された多数の入力ピンをもつ多入力AND
回路と、この多入力AND回路の出力と前記ドライバー
の入力端子がそれぞれ接続された二つの固定接点と前記
主検査装置のI/Oピンが接続された共通接点をもつI
/O転換器で構成され、被検査メモリICにデータ書き
込みの場合は前記ドライバーを通して全部のI/Oピン
同時に入力し、読み出しの場合は各I/Oピンと各比較
判定回路を通して独立に多入力AND回路の入力ピンに
入力することにより、多数I/Oピンからの同時読み出
しを可能にしている。
1は、本発明の実施例1の、従来と同様の検査装置(主
検査装置という)と、主検査装置に対して特に付加され
た付加回路、および被検査メモリICの回路図である。
図において、一点鎖線の大枠で囲まれた部分は付加回路
1であり、主検査装置11と被検査メモリIC10との
間に配置されている。付加回路1は、n連の連動転換器
S1を入力側に有し、出力側は単連I/O転換器S2を
介して主検査装置11に接続される。
Ix(I1,I2…In)は全部共通に接続されてドラ
イバー3の出力に接続され、ドライバー3の入力は単連
転換器S2に接続されている。また、連動転換器S1の
他方の固定接点群0x(O1,O2…On)は付加回路
1内に有するn個の比較判定回路Dx(D1,D2…D
n)の入力端子にそれぞれ接続されている。各比較判定
回路Dxは、入力が並列に接続され、VoH,VoLを
比較電圧とするコンパレータCOH,COLと、コンパ
レータCOH,COLの出力をそれぞれ一つの入力とす
るAND回路AG1,AG2と、両AND回路の出力を
それぞれ一つの入力とする2入力OR回路ORGと、A
ND回路AG1の他の入力端子を入力側とし、AND回
路AG2の他の入力端子を出力側として接続されたイン
バータAとを含み構成されている。しかして、このよう
なn個の比較判定回路DxのうちのD1の入力端子は転
換器S1の出力固定接点O1に、出力端子は多入力AN
D回路2の一つの入力E1に接続され、同様にして比較
判定回路D2の入力端子は転換器S1の固定接点O2
に、出力端子はAND回路2の入力E2にそれぞれ接続
されている。また、連動転換器S1のn個の共通接点は
被検査メモリICのI/OピンのI/O1,I/O2…
I/Onにそれぞれ接続されている。
IC10にデータを書き込む場合は、図3に示すような
主検査装置11のI/O転換器12,13をドライバー
14側に切り換えると共に、付加回路1の連動転換器S
1とI/O転換器S2共にドライバー3側に切り換える
ことにより、連動転換器S1の共通接点は全部ドライバ
ー3の出力に共通に接続される。よって、ドライバー3
によりメモリICの全てのI/Oピンを通して書き込み
される。つぎにデータが正しく書き込まれているかどう
かを確認するため、主検査装置のI/O転換器をコンパ
レータ15側に、また、図1の付加回路の転換器S1,
S2を比較判定回路Dx側に切り換える。かくすること
により、メモリIC10の各I/Oピンは各比較回路D
xの入力端子にそれぞれ接続される。その結果、メモリ
IC10の格納データは各比較判定回路Dxのコンパレ
ータCOH,COLに入力し、VoH以上かVoL以下
であるかどうかを判定し、判定したデータを期待値Tと
一致しているかどうかAND回路AG1,AG2とOR
回路ORGで検出し、ORGの出力Eが“1”のときは
合格、“0”のときは不合格と判定する。かくして、O
RGの出Eの全てが“1”であれば多入力AND回路2
の出力は当然“1”となり、この出力が主検査装置に入
力され、最終的なデータの判定を行う。
しては、簡単のため共通接点が移動する機械的スイッチ
で示しているが、実際には接点移動と比べて動作速度が
極めて速いトランジスタスイッチング回路などの電子的
スイッチ回路が用いられる。
図において、本例では図1の例に対して、コンパレータ
COHとCOLに対するストローブ信号入力端子STを
設け、データを測定したいタイミングのときだけ取り込
める構成にし、さらに、多入力AND回路2の出力にラ
ッチ回路4を設けることで必要なタイミングのときのデ
ータのみを保持させて、一層正確なデータ判定を可能と
している。
だけで半導体装置の検査ができる機能を有する主検査装
置の外部にさらに付加回路を配置することにより、多数
I/OピンのメモリICに対しても、I/Oピンの数に
制限されることなく同時検査が可能になるという効果が
得られる。
路図である。
路図である。
Cを示す回路図である。
Claims (2)
- 【請求項1】 被検査メモリICのI/Oピンに検査用
の信号を入力するためのドライバーと、前記I/Oピン
を介して出力される前記メモリICに書き込まれたデー
タを判定するためのコンパレータとを有する主検査装置
と、この主検査装置の外部に配置された付加回路を有す
る半導体装置の検査装置において、前記付加回路は、二
つの固定接点に対して転換動作により交互にオン・オフ
を行う共通接点をもつ単連転換器の多数が連動動作され
る連動転換器と、この連動転換器の共通接続された一方
の固定接点群に出力側が接続されたドライバーと、前記
転換器の他方の固定接点群のそれぞれに入力端子が接続
された、入力データを基準値および期待値と比較し合格
または不合格を判定する多数の比較判定回路と、この比
較判定回路の出力がそれぞれ接続された多数の入力ピン
を有する多入力AND回路と、このAND回路の出力と
前記ドライバーの入力端子がそれぞれ接続された二つの
固定接点および主検査装置の入出力端子が接続された共
通接点を持つI/O転換器とから形成され、半導体装置
検査の際は、前記付加回路の連動転換器の多数の共通接
点が被検査メモリICの個々のI/Oピンのそれぞれに
接続されることを特徴とする半導体装置の検査装置。 - 【請求項2】 上記付加回路の比較判定回路の比較タイ
ミングが任意のタイミングで行なえるようにされている
ことを特徴とする請求項1の半導体装置の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4302086A JP3031086B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4302086A JP3031086B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06148277A JPH06148277A (ja) | 1994-05-27 |
JP3031086B2 true JP3031086B2 (ja) | 2000-04-10 |
Family
ID=17904760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4302086A Expired - Fee Related JP3031086B2 (ja) | 1992-11-12 | 1992-11-12 | 半導体装置の検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3031086B2 (ja) |
-
1992
- 1992-11-12 JP JP4302086A patent/JP3031086B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06148277A (ja) | 1994-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5498978A (en) | Field programmable gate array | |
US6784685B2 (en) | Testing vias and contacts in an integrated circuit | |
KR900004886B1 (ko) | 메모리 테스트회로 | |
KR940004207B1 (ko) | 검사회로를 갖는 반도체 집적회로 장치 | |
US4743842A (en) | Tri-state circuit tester | |
JP3031086B2 (ja) | 半導体装置の検査装置 | |
US5225774A (en) | Semiconductor integrated circuit | |
US5563830A (en) | Semiconductor memory device with data bus having plurality of I/O pins and with circuitry having latching and multiplexing function | |
DE69030209D1 (de) | Durch Ereigniss befähigte Prüfarchitektur für integrierte Schaltungen | |
JP3164316B2 (ja) | Ic試験装置 | |
JP2864880B2 (ja) | 半導体メモリic試験装置 | |
KR100505613B1 (ko) | 반도체 메모리 장치의 번인 테스트용 인쇄회로기판 | |
JPH04128666A (ja) | 半導体集積回路 | |
KR930006962B1 (ko) | 반도체 시험방법 | |
JP3156870B2 (ja) | 半導体集積回路装置及びその電気的特性試験方法 | |
JPH0421106Y2 (ja) | ||
JP2715221B2 (ja) | 半導体メモリ試験回路 | |
JPH0714392U (ja) | 集積回路 | |
JPH1012826A (ja) | 半導体装置およびそのテスト方法 | |
JPH112660A (ja) | 半導体集積回路装置及びそのテスト方法 | |
JP2654604B2 (ja) | 論理回路 | |
JP2000124273A (ja) | 半導体集積回路及びその電気的特性検査方法 | |
JP2826389B2 (ja) | 半導体メモリ装置 | |
JP2723676B2 (ja) | 半導体集積回路 | |
JPH02290573A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000111 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |