JPH11231022A - 半導体装置の検査方法および検査装置 - Google Patents
半導体装置の検査方法および検査装置Info
- Publication number
- JPH11231022A JPH11231022A JP10031318A JP3131898A JPH11231022A JP H11231022 A JPH11231022 A JP H11231022A JP 10031318 A JP10031318 A JP 10031318A JP 3131898 A JP3131898 A JP 3131898A JP H11231022 A JPH11231022 A JP H11231022A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- tester
- power supply
- semiconductor
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】テスターのドライバー数を増加することなく、
同時に検査できる半導体デバイス数を増加する半導体装
置の検査方法および検査装置を提供する。 【解決手段】テスター１のドライバー３ａ、３ｂの端子
とプローブカード２内の半導体デバイス４ａ〜４ｄの信
号端子とを接続して半導体デバイス４ａ〜４ｄの検査を
行なう半導体装置の検査方法であって、テスター１の１
つのドライバー３ａ、３ｂの端子とプローブカード２内
に設けた分岐点５ａ、５ｂとを接続し、この分岐点５
ａ、５ｂと複数の半導体デバイス４ａ〜４ｄの信号入力
端子とを接続し、１つのドライバー３ａ、３ｂで複数の
半導体デバイス４ａ〜４ｄを同時に検査する。
同時に検査できる半導体デバイス数を増加する半導体装
置の検査方法および検査装置を提供する。 【解決手段】テスター１のドライバー３ａ、３ｂの端子
とプローブカード２内の半導体デバイス４ａ〜４ｄの信
号端子とを接続して半導体デバイス４ａ〜４ｄの検査を
行なう半導体装置の検査方法であって、テスター１の１
つのドライバー３ａ、３ｂの端子とプローブカード２内
に設けた分岐点５ａ、５ｂとを接続し、この分岐点５
ａ、５ｂと複数の半導体デバイス４ａ〜４ｄの信号入力
端子とを接続し、１つのドライバー３ａ、３ｂで複数の
半導体デバイス４ａ〜４ｄを同時に検査する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の検
査方法および検査装置に関し、特に同時検査個数を増大
した半導体装置の検査方法および検査装置に関するもの
である。
査方法および検査装置に関し、特に同時検査個数を増大
した半導体装置の検査方法および検査装置に関するもの
である。
【０００２】
【従来の技術】半導体デバイスの検査においては、検査
時間を短縮することが重大な課題であり、これを解決す
るために同時検査個数を増加させる方法が採用されてき
た。図８は従来の半導体検査装置の一例で、２つのＤＵ
Ｔ（Device Under Test :被測定デバイス）を同時に検
査可能なテスターを用いて、２つのＤＵＴを同時に検査
する例である。
時間を短縮することが重大な課題であり、これを解決す
るために同時検査個数を増加させる方法が採用されてき
た。図８は従来の半導体検査装置の一例で、２つのＤＵ
Ｔ（Device Under Test :被測定デバイス）を同時に検
査可能なテスターを用いて、２つのＤＵＴを同時に検査
する例である。
【０００３】従来例ではテスター１のドライバー３ａ、
３ｂ、電源ユニット８ａ、８ｂ、比較器１６ａ、１６ｂ
は各ＤＵＴ４ａ、４ｂ毎に独立に割り付けてある。この
場合、同時に検査するＤＵＴ４ａ、４ｂの個数に対応し
たドライバー３ａ、３ｂ、電源ユニット８ａ、８ｂ、比
較器１６ａ、１６ｂの個数が必要である。従来は同時検
査個数が少なく、検査対象ＤＵＴ４ａ、４ｂの総面積が
小さかったため、ウェーハ検査に用いるプローブカード
２と半導体デバイスのパッドとを接続するプローブの長
さが短かった。プローブが短い時は、プローブカード２
内の配線がもつインピーダンスとプローブのもつインピ
ーダンスのミスマッチが小さいため、信号波形の歪みが
問題にならなかった。
３ｂ、電源ユニット８ａ、８ｂ、比較器１６ａ、１６ｂ
は各ＤＵＴ４ａ、４ｂ毎に独立に割り付けてある。この
場合、同時に検査するＤＵＴ４ａ、４ｂの個数に対応し
たドライバー３ａ、３ｂ、電源ユニット８ａ、８ｂ、比
較器１６ａ、１６ｂの個数が必要である。従来は同時検
査個数が少なく、検査対象ＤＵＴ４ａ、４ｂの総面積が
小さかったため、ウェーハ検査に用いるプローブカード
２と半導体デバイスのパッドとを接続するプローブの長
さが短かった。プローブが短い時は、プローブカード２
内の配線がもつインピーダンスとプローブのもつインピ
ーダンスのミスマッチが小さいため、信号波形の歪みが
問題にならなかった。
【０００４】しかし、同時検査個数が増加すると、検査
対象となるＤＵＴの総面積が大きくなり、プローブ長が
大きくなり、インピーダンスのミスマッチによる信号波
形の歪みが問題となる。次にプローバー１８とテスター
１間で送受信される情報の通信手法について説明する。
実際に半導体ウェーハを検査する場合、どのＤＵＴ４
ａ、４ｂが検査対象になっているかの情報をテスター１
に送信する必要がある。そこで、各ＤＵＴ有無検出回路
１０ａ、１０ｂにより半導体デバイスが検査対象である
か否かを検出し、その情報のＤＵＴ有無信号１１ａ、１
１ｂをテスター１の検査対象ＤＵＴ管理回路１４に送信
する。そして、検査対象ＤＵＴ管理回路１４の検査開始
命令１５ａ、１５ｂによりＤＵＴ４ａ、４ｂの電源ユニ
ット８ａ、８ｂ及びドライバー３ａ、３ｂを動作させ、
検査対象ＤＵＴ４ａ、４ｂの検査を開始する。
対象となるＤＵＴの総面積が大きくなり、プローブ長が
大きくなり、インピーダンスのミスマッチによる信号波
形の歪みが問題となる。次にプローバー１８とテスター
１間で送受信される情報の通信手法について説明する。
実際に半導体ウェーハを検査する場合、どのＤＵＴ４
ａ、４ｂが検査対象になっているかの情報をテスター１
に送信する必要がある。そこで、各ＤＵＴ有無検出回路
１０ａ、１０ｂにより半導体デバイスが検査対象である
か否かを検出し、その情報のＤＵＴ有無信号１１ａ、１
１ｂをテスター１の検査対象ＤＵＴ管理回路１４に送信
する。そして、検査対象ＤＵＴ管理回路１４の検査開始
命令１５ａ、１５ｂによりＤＵＴ４ａ、４ｂの電源ユニ
ット８ａ、８ｂ及びドライバー３ａ、３ｂを動作させ、
検査対象ＤＵＴ４ａ、４ｂの検査を開始する。
【０００５】また、プローバー１８において各ＤＵＴ４
ａ、４ｂの良否の結果に応じて、良品または不良品の区
別をすることがあるので、良否検査結果情報をテスター
１からプローバー１８に送信する必要がある。そのため
に、各ＤＵＴ４ａ、４ｂに割付られた比較器１６ａ、１
６ｂの良否結果をもとに、テスター内検査結果管理回路
２０が１つのＤＵＴ４ａ、４ｂ毎に良否検査結果情報を
管理し、検査結果１７ａ、１７ｂをプローバー内検査結
果管理回路１９に送信する。
ａ、４ｂの良否の結果に応じて、良品または不良品の区
別をすることがあるので、良否検査結果情報をテスター
１からプローバー１８に送信する必要がある。そのため
に、各ＤＵＴ４ａ、４ｂに割付られた比較器１６ａ、１
６ｂの良否結果をもとに、テスター内検査結果管理回路
２０が１つのＤＵＴ４ａ、４ｂ毎に良否検査結果情報を
管理し、検査結果１７ａ、１７ｂをプローバー内検査結
果管理回路１９に送信する。
【０００６】また、従来手法では、テスター１の１つの
ＤＵＴ当たりの測定系で１つの半導体デバイスを検査し
ており、プローバー１８内で認識される検査対象ＤＵＴ
情報の良否結果の大きさと、テスター１内で認識される
検査対象ＤＵＴ情報の良否結果情報の大きさとが同じで
あるため、テスター１とプローバー１８間での情報の送
受信は問題なく行われていた。
ＤＵＴ当たりの測定系で１つの半導体デバイスを検査し
ており、プローバー１８内で認識される検査対象ＤＵＴ
情報の良否結果の大きさと、テスター１内で認識される
検査対象ＤＵＴ情報の良否結果情報の大きさとが同じで
あるため、テスター１とプローバー１８間での情報の送
受信は問題なく行われていた。
【０００７】
【発明が解決しようとする課題】従来の半導体検査装置
では、同時検査ＤＵＴ数を増加するためには、テスター
１のドライバー３ａ、３ｂや、電源ユニット８ａ、８ｂ
を同時検査ＤＵＴ数に応じた数に増加する必要があっ
た。また、前記したようにプローブ長の増大に伴う、テ
スター１から半導体デバイスへの信号波形の歪みが課題
であった。
では、同時検査ＤＵＴ数を増加するためには、テスター
１のドライバー３ａ、３ｂや、電源ユニット８ａ、８ｂ
を同時検査ＤＵＴ数に応じた数に増加する必要があっ
た。また、前記したようにプローブ長の増大に伴う、テ
スター１から半導体デバイスへの信号波形の歪みが課題
であった。
【０００８】したがって、この発明の目的は、テスター
のドライバーまたは電源ユニットの数を増加することな
く、同時検査ＤＵＴを増加でき、プローブ長が大きな場
合でも半導体デバイスへの信号波形の歪みのない半導体
装置の検査方法および検査装置を提供することである。
のドライバーまたは電源ユニットの数を増加することな
く、同時検査ＤＵＴを増加でき、プローブ長が大きな場
合でも半導体デバイスへの信号波形の歪みのない半導体
装置の検査方法および検査装置を提供することである。
【０００９】
【課題を解決するための手段】請求項１記載の半導体装
置の検査方法は、テスターのドライバー端子とプローブ
カード内の半導体デバイスの信号端子とを接続して半導
体デバイスの検査を行なう半導体装置の検査方法であっ
て、テスターの１つのドライバー端子とプローブカード
内に設けた分岐点とを接続し、この分岐点と複数の半導
体デバイスの信号入力端子とを接続し、１つのドライバ
で複数の半導体デバイスを同時に検査することを特徴と
するものである。
置の検査方法は、テスターのドライバー端子とプローブ
カード内の半導体デバイスの信号端子とを接続して半導
体デバイスの検査を行なう半導体装置の検査方法であっ
て、テスターの１つのドライバー端子とプローブカード
内に設けた分岐点とを接続し、この分岐点と複数の半導
体デバイスの信号入力端子とを接続し、１つのドライバ
で複数の半導体デバイスを同時に検査することを特徴と
するものである。
【００１０】請求項１記載の半導体装置の検査方法によ
れば、テスターのドライバーを増加することなく、同時
に検査できる半導体デバイス数を増加することができ
る。そのため、テスターの１つのＤＵＴに属するドライ
バーを用いて、複数の半導体デバイスに同時に信号を印
加するように構成でき、テスターの１つの半導体デバイ
スを検査するための測定系すなわちテスターの１つのＤ
ＵＴを用いて複数の半導体デバイスを同時に検査するこ
とができる。
れば、テスターのドライバーを増加することなく、同時
に検査できる半導体デバイス数を増加することができ
る。そのため、テスターの１つのＤＵＴに属するドライ
バーを用いて、複数の半導体デバイスに同時に信号を印
加するように構成でき、テスターの１つの半導体デバイ
スを検査するための測定系すなわちテスターの１つのＤ
ＵＴを用いて複数の半導体デバイスを同時に検査するこ
とができる。
【００１１】請求項２記載の半導体装置の検査方法は、
請求項１において、ＯＮ／ＯＦＦを制御できるスイッチ
を、分岐点と複数の半導体デバイスの信号入力端子の間
に設けたものである。請求項２記載の半導体装置の検査
方法によれば、請求項１と同様な効果のほか、スイッチ
により半導体デバイスを独立に制御することができる。
請求項１において、ＯＮ／ＯＦＦを制御できるスイッチ
を、分岐点と複数の半導体デバイスの信号入力端子の間
に設けたものである。請求項２記載の半導体装置の検査
方法によれば、請求項１と同様な効果のほか、スイッチ
により半導体デバイスを独立に制御することができる。
【００１２】請求項３記載の半導体装置の検査方法は、
テスターの電源ユニットと半導体デバイスの電源端子と
を接続して半導体デバイスの検査を行なう半導体装置の
検査方法であって、電源ユニットと複数の半導体デバイ
スの電源端子とを並列に接続して検査を行なうことを特
徴とするものである。請求項３記載の半導体装置の検査
方法によれば、テスターの電源ユニットの数を増加する
ことなく、同時に検査できる半導体デバイス数を増加す
ることができる。そのため、テスターの１つのＤＵＴに
属する電源ユニットとドライバーを用いて、複数の半導
体デバイスに同時に電源印加、信号印加をする構成に
し、テスターの１つのＤＵＴを用いて複数の半導体デバ
イスを同時に検査することができる。
テスターの電源ユニットと半導体デバイスの電源端子と
を接続して半導体デバイスの検査を行なう半導体装置の
検査方法であって、電源ユニットと複数の半導体デバイ
スの電源端子とを並列に接続して検査を行なうことを特
徴とするものである。請求項３記載の半導体装置の検査
方法によれば、テスターの電源ユニットの数を増加する
ことなく、同時に検査できる半導体デバイス数を増加す
ることができる。そのため、テスターの１つのＤＵＴに
属する電源ユニットとドライバーを用いて、複数の半導
体デバイスに同時に電源印加、信号印加をする構成に
し、テスターの１つのＤＵＴを用いて複数の半導体デバ
イスを同時に検査することができる。
【００１３】請求項４記載の半導体装置の検査方法は、
複数の半導体デバイスの検査結果が良か不良かを判別す
る良否検査結果情報をテスターからプローバーに送信す
る半導体装置の検査方法であって、テスターの１つのＤ
ＵＴに属する１組の比較器を分割して複数の半導体デバ
イスの出力端子と接続し、分割した比較器のそれぞれの
良または不良の良否検査結果を、プローバー内に設けた
各ＤＵＴの良否検査結果を管理する検査結果管理回路に
送信することを特徴とするものである。
複数の半導体デバイスの検査結果が良か不良かを判別す
る良否検査結果情報をテスターからプローバーに送信す
る半導体装置の検査方法であって、テスターの１つのＤ
ＵＴに属する１組の比較器を分割して複数の半導体デバ
イスの出力端子と接続し、分割した比較器のそれぞれの
良または不良の良否検査結果を、プローバー内に設けた
各ＤＵＴの良否検査結果を管理する検査結果管理回路に
送信することを特徴とするものである。
【００１４】請求項４記載の半導体装置の検査方法によ
れば、複数の半導体デバイスのそれぞれの検査結果を区
別することができる。請求項５記載の半導体装置の検査
装置は、テスターのドライバー端子とこれに接続される
プローブカード内の半導体デバイスの信号端子とを有し
て半導体デバイスの検査を行なう半導体装置の検査装置
であって、プローブカード内にテスターの１つのドライ
バー端子および複数の半導体デバイスの信号入力端子を
接続する分岐点を設けたものである。
れば、複数の半導体デバイスのそれぞれの検査結果を区
別することができる。請求項５記載の半導体装置の検査
装置は、テスターのドライバー端子とこれに接続される
プローブカード内の半導体デバイスの信号端子とを有し
て半導体デバイスの検査を行なう半導体装置の検査装置
であって、プローブカード内にテスターの１つのドライ
バー端子および複数の半導体デバイスの信号入力端子を
接続する分岐点を設けたものである。
【００１５】請求項５記載の半導体装置の検査装置によ
れば、請求項１と同様な効果がある。請求項６記載の半
導体装置の検査装置は、請求項５において、抵抗とコイ
ルを並列に接続したＬＲモジュールを、分岐点とテスタ
ーのドライバー端子の間に設けたものである。
れば、請求項１と同様な効果がある。請求項６記載の半
導体装置の検査装置は、請求項５において、抵抗とコイ
ルを並列に接続したＬＲモジュールを、分岐点とテスタ
ーのドライバー端子の間に設けたものである。
【００１６】請求項６記載の半導体装置の検査装置によ
れば、請求項５と同様な効果のほか、テスターの１つの
ドライバー端子と複数の半導体デバイスの同一信号入力
端子とを接続する構成の場合は波形の歪みが大きいが、
モジュールにより歪みを抑えることができる。請求項７
記載の半導体装置の検査装置は、テスターのドライバー
端子とプローブカード内の半導体デバイスの信号入力端
子とを接続して半導体デバイスの検査を行なう半導体装
置の検査装置であって、抵抗とコイルを並列に接続した
ＬＲモジュールを、ドライバー端子と信号入力端子との
間に設けたものである。
れば、請求項５と同様な効果のほか、テスターの１つの
ドライバー端子と複数の半導体デバイスの同一信号入力
端子とを接続する構成の場合は波形の歪みが大きいが、
モジュールにより歪みを抑えることができる。請求項７
記載の半導体装置の検査装置は、テスターのドライバー
端子とプローブカード内の半導体デバイスの信号入力端
子とを接続して半導体デバイスの検査を行なう半導体装
置の検査装置であって、抵抗とコイルを並列に接続した
ＬＲモジュールを、ドライバー端子と信号入力端子との
間に設けたものである。
【００１７】請求項７記載の半導体装置の検査装置によ
れば、プローブ長が大きな場合でも、歪みのない波形を
テスターのドライバーから半導体デバイスの信号入力端
子に伝送することができる。請求項８記載の半導体装置
の検査装置は、テスターの電源ユニットと半導体デバイ
スの電源端子とを接続して半導体デバイスの検査を行な
う半導体装置の検査装置であって、電源ユニットと複数
の半導体デバイスの電源端子とを並列に接続し、ＯＮ／
ＯＦＦを制御できるスイッチを、電源ユニットと、複数
の半導体デバイスの電源端子との間に設けたものであ
る。
れば、プローブ長が大きな場合でも、歪みのない波形を
テスターのドライバーから半導体デバイスの信号入力端
子に伝送することができる。請求項８記載の半導体装置
の検査装置は、テスターの電源ユニットと半導体デバイ
スの電源端子とを接続して半導体デバイスの検査を行な
う半導体装置の検査装置であって、電源ユニットと複数
の半導体デバイスの電源端子とを並列に接続し、ＯＮ／
ＯＦＦを制御できるスイッチを、電源ユニットと、複数
の半導体デバイスの電源端子との間に設けたものであ
る。
【００１８】請求項８記載の半導体装置の検査装置によ
れば、請求項３と同様な効果のほか、テスターから電源
印加を独立に制御する。請求項９記載の半導体装置の検
査装置は、プローバー内に設けられて複数の半導体デバ
イスが検査対象であるか否かを検出する複数のＤＵＴ有
無検出回路と、この複数のＤＵＴ有無検出回路の出力を
入力する論理和回路と、テスター内に設けられ論理和回
路の出力を入力して半導体デバイスが検査対象であるか
否かを管理する検査対象ＤＵＴ管理回路とを備えたもの
である。
れば、請求項３と同様な効果のほか、テスターから電源
印加を独立に制御する。請求項９記載の半導体装置の検
査装置は、プローバー内に設けられて複数の半導体デバ
イスが検査対象であるか否かを検出する複数のＤＵＴ有
無検出回路と、この複数のＤＵＴ有無検出回路の出力を
入力する論理和回路と、テスター内に設けられ論理和回
路の出力を入力して半導体デバイスが検査対象であるか
否かを管理する検査対象ＤＵＴ管理回路とを備えたもの
である。
【００１９】請求項９記載の半導体装置の検査装置によ
れば、複数の半導体デバイスのいずれかが検査対象であ
れば、検査対象ＤＵＴ管理回路によりテスタはその半導
体デバイスの検査を行なうことができる。すなわち、テ
スタの１つのＤＵＴにて複数の半導体デバイスを測定す
る構成になっており、この複数の半導体デバイスの内少
なくとも１つの半導体デバイスが測定対象であれば、こ
れに対応するテスタのＤＵＴは測定を実施するので論理
和回路を設けている。
れば、複数の半導体デバイスのいずれかが検査対象であ
れば、検査対象ＤＵＴ管理回路によりテスタはその半導
体デバイスの検査を行なうことができる。すなわち、テ
スタの１つのＤＵＴにて複数の半導体デバイスを測定す
る構成になっており、この複数の半導体デバイスの内少
なくとも１つの半導体デバイスが測定対象であれば、こ
れに対応するテスタのＤＵＴは測定を実施するので論理
和回路を設けている。
【００２０】
【発明の実施の形態】図１は、この発明の第１の実施の
形態における半導体検査装置を示す。図１は、２つのＤ
ＵＴを同時に検査できるテスター１を用いて、４つのＤ
ＵＴ４ａ〜４ｄを同時に検査する例である。ここで、テ
スター１のＤＵＴの数と検査対象となる半導体デバイス
数が異なるので、両者を区別するために、テスター１の
ＤＵＴに対してＴＤＵＴ、プローバーのＤＵＴに対して
ＤＵＴと記述する。すなわちＴＤＵＴは従来方式で１つ
の半導体デバイスを測定するためのテスターの測定系１
組を指すもので、ＴＤＵＴ１はドライバ３ａ、電源ユニ
ット８ａおよび比較器１６ａをまとめて指し、ＴＤＵＴ
２はドライバ３ｂ、電源ユニット８ｂおよび比較器１６
ｂをまとめて指す。
形態における半導体検査装置を示す。図１は、２つのＤ
ＵＴを同時に検査できるテスター１を用いて、４つのＤ
ＵＴ４ａ〜４ｄを同時に検査する例である。ここで、テ
スター１のＤＵＴの数と検査対象となる半導体デバイス
数が異なるので、両者を区別するために、テスター１の
ＤＵＴに対してＴＤＵＴ、プローバーのＤＵＴに対して
ＤＵＴと記述する。すなわちＴＤＵＴは従来方式で１つ
の半導体デバイスを測定するためのテスターの測定系１
組を指すもので、ＴＤＵＴ１はドライバ３ａ、電源ユニ
ット８ａおよび比較器１６ａをまとめて指し、ＴＤＵＴ
２はドライバ３ｂ、電源ユニット８ｂおよび比較器１６
ｂをまとめて指す。
【００２１】テスター１のＴＤＵＴ１用の１つのドライ
バー３ａからの信号線をプローブカード２上のＴＤＵＴ
１ドライバー配線分岐点５ａで分岐させ、ＤＵＴ１（４
ａ）及びＤＵＴ２（４ｂ）の同一の信号入力端子に接続
してある。テスター１のＴＤＵＴ２用のドライバー３ｂ
とＤＵＴ３（４ｃ）及びＤＵＴ４（４ｄ）とを、同様に
ＴＤＵＴ１ドライバー配線分岐点５ｂを介して接続す
る。
バー３ａからの信号線をプローブカード２上のＴＤＵＴ
１ドライバー配線分岐点５ａで分岐させ、ＤＵＴ１（４
ａ）及びＤＵＴ２（４ｂ）の同一の信号入力端子に接続
してある。テスター１のＴＤＵＴ２用のドライバー３ｂ
とＤＵＴ３（４ｃ）及びＤＵＴ４（４ｄ）とを、同様に
ＴＤＵＴ１ドライバー配線分岐点５ｂを介して接続す
る。
【００２２】すなわち半導体装置の検査方法は、テスタ
ー１の１つのドライバー端子とプローブカード２内に設
けた分岐点５ａ、５ｂとを接続し、この分岐点５ａ、５
ｂと複数の半導体デバイスであるＤＵＴ４ａ〜４ｄの信
号入力端子とを接続している。これにより、テスター１
の２つのＴＤＵＴ分のドライバー３ａ、３ｂを用いて、
４つのＤＵＴ４ａ〜４ｄに対して同時に信号印加をする
ことができる。
ー１の１つのドライバー端子とプローブカード２内に設
けた分岐点５ａ、５ｂとを接続し、この分岐点５ａ、５
ｂと複数の半導体デバイスであるＤＵＴ４ａ〜４ｄの信
号入力端子とを接続している。これにより、テスター１
の２つのＴＤＵＴ分のドライバー３ａ、３ｂを用いて、
４つのＤＵＴ４ａ〜４ｄに対して同時に信号印加をする
ことができる。
【００２３】なお、その他の構成は後述する図７に示す
構成やあるいは従来のやり方により実現できる。この実
施の形態によれば、テスター１のドライバー３ａ、３ｂ
を増加することなく、同時に検査できる半導体デバイス
数を増加することができる。そのため、テスター１の１
つのＤＵＴに属するドライバーを用いて、複数の半導体
デバイスに同時に信号を印加するように構成でき、テス
ターの１つの半導体デバイスを検査するための測定系す
なわちテスターの１つのＤＵＴを用いて複数の半導体デ
バイスを同時に検査することができる。
構成やあるいは従来のやり方により実現できる。この実
施の形態によれば、テスター１のドライバー３ａ、３ｂ
を増加することなく、同時に検査できる半導体デバイス
数を増加することができる。そのため、テスター１の１
つのＤＵＴに属するドライバーを用いて、複数の半導体
デバイスに同時に信号を印加するように構成でき、テス
ターの１つの半導体デバイスを検査するための測定系す
なわちテスターの１つのＤＵＴを用いて複数の半導体デ
バイスを同時に検査することができる。
【００２４】図２は、この発明の第２の実施の形態にお
ける半導体検査装置を示す。図２も、２つのＤＵＴを同
時に検査できるテスター１を用い、かつ第１の実施の形
態と同様な構成を用いて、４つのＤＵＴ４ａ〜４ｄを同
時に検査する例である。第１の実施の形態における半導
体検査装置では、１つのドライバーで２つのＴＤＵＴに
対して信号印加を行うことになり、１つのＤＵＴ毎に信
号印加のＯＮ／ＯＦＦを制御することができない。
ける半導体検査装置を示す。図２も、２つのＤＵＴを同
時に検査できるテスター１を用い、かつ第１の実施の形
態と同様な構成を用いて、４つのＤＵＴ４ａ〜４ｄを同
時に検査する例である。第１の実施の形態における半導
体検査装置では、１つのドライバーで２つのＴＤＵＴに
対して信号印加を行うことになり、１つのＤＵＴ毎に信
号印加のＯＮ／ＯＦＦを制御することができない。
【００２５】そこで、第１の実施の形態において、第２
の実施の形態のように分岐点５ａ、５ｂと半導体デバイ
スのＤＵＴ４ａ〜４ｄの信号入力端子間に、独立にＯＮ
／ＯＦＦを制御できるスイッチとしてリレー６ａ〜６ｄ
を直列に挿入し、このリレー６ａ〜６ｄをＤＵＴ用リレ
ー制御信号７ａ〜７ｄにより制御することにより、１つ
のＤＵＴ毎に信号印加を制御することができる。
の実施の形態のように分岐点５ａ、５ｂと半導体デバイ
スのＤＵＴ４ａ〜４ｄの信号入力端子間に、独立にＯＮ
／ＯＦＦを制御できるスイッチとしてリレー６ａ〜６ｄ
を直列に挿入し、このリレー６ａ〜６ｄをＤＵＴ用リレ
ー制御信号７ａ〜７ｄにより制御することにより、１つ
のＤＵＴ毎に信号印加を制御することができる。
【００２６】なお、その他の構成は後述する図７に示す
構成やあるいは従来のやり方により実現できる。図３
は、この発明の第３の実施の形態における半導体検査装
置を示す。同時検査個数を増加すると、プローブカード
３を大型化しなければならず、プローブカード３と半導
体デバイスのパッドとを接続するプローブの長さが大き
くなる。プローブが長くなることにより、プローブのも
つインピーダンスが大きくなり、プローブカード３上の
配線がもつインピーダンスとミスマッチが生じる。これ
は、テスターのドライバーからの信号の立ち上がり時に
オーバーシュートを生じ、立ち下がり時にアンダーシュ
ートを生じ、半導体デバイスに信号端子に歪んだ波形が
印加され、正確な検査が出来ないことになる。
構成やあるいは従来のやり方により実現できる。図３
は、この発明の第３の実施の形態における半導体検査装
置を示す。同時検査個数を増加すると、プローブカード
３を大型化しなければならず、プローブカード３と半導
体デバイスのパッドとを接続するプローブの長さが大き
くなる。プローブが長くなることにより、プローブのも
つインピーダンスが大きくなり、プローブカード３上の
配線がもつインピーダンスとミスマッチが生じる。これ
は、テスターのドライバーからの信号の立ち上がり時に
オーバーシュートを生じ、立ち下がり時にアンダーシュ
ートを生じ、半導体デバイスに信号端子に歪んだ波形が
印加され、正確な検査が出来ないことになる。
【００２７】そこで、歪みを抑制する方法として、図３
のようにプローブカード３上に最適なＬＲモジュールを
直列に挿入することで解決することができる。以下にそ
のメカニズムを説明する。抵抗Ｒの成分は、テスター１
のドライバー３ａの立ち上がり時および立ち下がり時
に、配線には電流が流れるが、抵抗Ｒを挿入することに
より抵抗Ｒの両端にて電圧降下が生じ、これにより信号
のオーバーシュートおよびアンダーシュートが抑えられ
る。また、コイルＬの成分は、コイルＬに電流が流れた
ときに発生する逆起電力により、オーバーシュートおよ
びアンダーシュートを抑制する効果がある。したがっ
て、最適な抵抗ＲとコイルＬを並列に接続したＬＲモジ
ュール９を信号配線に挿入することにより、オーバーシ
ュートおよびアンダーシュートの抑制において最大の効
果を得られ、プローブの長い場合でも歪みのない信号波
形により検査を実施することができる。
のようにプローブカード３上に最適なＬＲモジュールを
直列に挿入することで解決することができる。以下にそ
のメカニズムを説明する。抵抗Ｒの成分は、テスター１
のドライバー３ａの立ち上がり時および立ち下がり時
に、配線には電流が流れるが、抵抗Ｒを挿入することに
より抵抗Ｒの両端にて電圧降下が生じ、これにより信号
のオーバーシュートおよびアンダーシュートが抑えられ
る。また、コイルＬの成分は、コイルＬに電流が流れた
ときに発生する逆起電力により、オーバーシュートおよ
びアンダーシュートを抑制する効果がある。したがっ
て、最適な抵抗ＲとコイルＬを並列に接続したＬＲモジ
ュール９を信号配線に挿入することにより、オーバーシ
ュートおよびアンダーシュートの抑制において最大の効
果を得られ、プローブの長い場合でも歪みのない信号波
形により検査を実施することができる。
【００２８】なお、その他の構成は後述する図７に示す
構成やあるいは従来のやり方により実現できる。図４
は、この発明の第４の実施の形態における半導体検査装
置を示す。図１にようにテスター１のドライバー３ａの
ドライバ端子と半導体デバイスの信号入力端子とを接続
する場合に、プローブカード２内において、テスター１
の１つのドライバー３ａのドライバ端子に接続された配
線の途中で分岐点５ａを設け、テスター１の１つのドラ
イバー３ａの端子と複数の半導体デバイスであるＤＵＴ
４ａ、４ｂの同一の信号入力端子とを接続する構成の場
合は、分岐点５ａにおいてインピーダンスのミスマッチ
が大きくなる。
構成やあるいは従来のやり方により実現できる。図４
は、この発明の第４の実施の形態における半導体検査装
置を示す。図１にようにテスター１のドライバー３ａの
ドライバ端子と半導体デバイスの信号入力端子とを接続
する場合に、プローブカード２内において、テスター１
の１つのドライバー３ａのドライバ端子に接続された配
線の途中で分岐点５ａを設け、テスター１の１つのドラ
イバー３ａの端子と複数の半導体デバイスであるＤＵＴ
４ａ、４ｂの同一の信号入力端子とを接続する構成の場
合は、分岐点５ａにおいてインピーダンスのミスマッチ
が大きくなる。
【００２９】そこで、第１の実施の形態において、分岐
点５ａとテスター１のドライバー３ａのドライバ端子と
の間に最適なＬＲモジュール９を直列に挿入すること
で、第３の実施の形態のようにアンダーシュートおよび
オーバーシュートを抑制することができる。なお、その
他の構成は後述する図７に示す構成やあるいは従来のや
り方により実現できる。また図２に示す第２の実施の形
態にもＬＲモジュール９を前記のように接続してもよ
い。
点５ａとテスター１のドライバー３ａのドライバ端子と
の間に最適なＬＲモジュール９を直列に挿入すること
で、第３の実施の形態のようにアンダーシュートおよび
オーバーシュートを抑制することができる。なお、その
他の構成は後述する図７に示す構成やあるいは従来のや
り方により実現できる。また図２に示す第２の実施の形
態にもＬＲモジュール９を前記のように接続してもよ
い。
【００３０】図５は、この発明の第５の実施の形態にお
ける半導体検査装置を示す。テスターのＴＤＵＴ１用の
電源ユニット８ａと複数のＤＵＴ、例えばＤＵＴ１（４
ａ）及びＤＵＴ２（４ｂ）の電源端子を並列に接続す
る。テスター１のＴＤＵＴ２用の電源ユニット８ｂとＤ
ＵＴ３（４ｃ）及びＤＵＴ４（４ｄ）とを同様に接続す
ることにより、テスター１の２つのＴＤＵＴ分の電源ユ
ニット８ａ、８ｂ用いて、４つのＤＵＴ４ａ〜４ｄに対
して電源印加をすることができる。
ける半導体検査装置を示す。テスターのＴＤＵＴ１用の
電源ユニット８ａと複数のＤＵＴ、例えばＤＵＴ１（４
ａ）及びＤＵＴ２（４ｂ）の電源端子を並列に接続す
る。テスター１のＴＤＵＴ２用の電源ユニット８ｂとＤ
ＵＴ３（４ｃ）及びＤＵＴ４（４ｄ）とを同様に接続す
ることにより、テスター１の２つのＴＤＵＴ分の電源ユ
ニット８ａ、８ｂ用いて、４つのＤＵＴ４ａ〜４ｄに対
して電源印加をすることができる。
【００３１】この実施の形態によれば、テスター１の電
源ユニットの数を増加することなく、同時に検査できる
半導体デバイス数を増加することができる。そのため、
テスターの１つのＤＵＴに属する電源ユニットとドライ
バーを用いて、複数の半導体デバイスに同時に電源印
加、信号印加をする構成にし、テスターの１つのＤＵＴ
を用いて複数の半導体デバイスを同時に検査することが
できる。
源ユニットの数を増加することなく、同時に検査できる
半導体デバイス数を増加することができる。そのため、
テスターの１つのＤＵＴに属する電源ユニットとドライ
バーを用いて、複数の半導体デバイスに同時に電源印
加、信号印加をする構成にし、テスターの１つのＤＵＴ
を用いて複数の半導体デバイスを同時に検査することが
できる。
【００３２】なお、その他の構成は後述する図７に示す
構成やあるいは従来のやり方により実現できる。また、
第１の実施の形態から第４の実施の形態までのいずれか
との組合せが可能である。図６は、この発明の第６の実
施の形態における半導体検査装置を示す。第５の実施の
形態における半導体検査装置では、１つのＴＤＵＴ用の
電源ユニット８ａ、８ｂから２つのＤＵＴに対して電源
印加を行うことになり、１つのＤＵＴ毎にに電源印加の
ＯＮ／ＯＦＦを制御することが出来ない。そこで、第５
の実施の形態において電源ユニット８ａ、８ｂと各ＤＵ
Ｔ４ａ〜４ｄの電源端子間に、独立にＯＮ／ＯＦＦを制
御できるスイッチとしてリレー６ａ〜６ｄを直列に挿入
し、このリレー６ａ〜６ｄをＤＵＴ用リレー制御信号７
ａ〜７ｄにより制御することにより、１つのＤＵＴ毎に
電源印加を制御することができる。
構成やあるいは従来のやり方により実現できる。また、
第１の実施の形態から第４の実施の形態までのいずれか
との組合せが可能である。図６は、この発明の第６の実
施の形態における半導体検査装置を示す。第５の実施の
形態における半導体検査装置では、１つのＴＤＵＴ用の
電源ユニット８ａ、８ｂから２つのＤＵＴに対して電源
印加を行うことになり、１つのＤＵＴ毎にに電源印加の
ＯＮ／ＯＦＦを制御することが出来ない。そこで、第５
の実施の形態において電源ユニット８ａ、８ｂと各ＤＵ
Ｔ４ａ〜４ｄの電源端子間に、独立にＯＮ／ＯＦＦを制
御できるスイッチとしてリレー６ａ〜６ｄを直列に挿入
し、このリレー６ａ〜６ｄをＤＵＴ用リレー制御信号７
ａ〜７ｄにより制御することにより、１つのＤＵＴ毎に
電源印加を制御することができる。
【００３３】その他は第５の実施の形態の説明と同様で
ある。なお、その他の構成は後述する図７に示す構成や
あるいは従来のやり方により実現できる。また、第１の
実施の形態から第４の実施の形態までのいずれかとの組
合せが可能である。
ある。なお、その他の構成は後述する図７に示す構成や
あるいは従来のやり方により実現できる。また、第１の
実施の形態から第４の実施の形態までのいずれかとの組
合せが可能である。
【００３４】図７は、この発明の第７の実施の形態にお
ける半導体検査装置を示す。図７は２つのＴＤＵＴをも
ったテスター１を用いて、４つのＤＵＴ４ａ〜４ｄを検
査する例である。ここで、ＤＵＴ１（４ａ）とＤＵＴ２
（４ｂ）をテスター１の１つの被測定デバイスすなわち
ＴＤＵＴ１のためのドライバー３ａ、電源ユニット８ａ
および比較器１６ａを用いて検査し、同様にＤＵＴ３
（４ｃ）とＤＵＴ４（４ｄ）はテスター１の１つの被測
定デバイスすなわちＴＤＵＴ２のためのドライバー３
ｂ、電源ユニット８ｂおよび比較器１６ｂを用いて検査
する。
ける半導体検査装置を示す。図７は２つのＴＤＵＴをも
ったテスター１を用いて、４つのＤＵＴ４ａ〜４ｄを検
査する例である。ここで、ＤＵＴ１（４ａ）とＤＵＴ２
（４ｂ）をテスター１の１つの被測定デバイスすなわち
ＴＤＵＴ１のためのドライバー３ａ、電源ユニット８ａ
および比較器１６ａを用いて検査し、同様にＤＵＴ３
（４ｃ）とＤＵＴ４（４ｄ）はテスター１の１つの被測
定デバイスすなわちＴＤＵＴ２のためのドライバー３
ｂ、電源ユニット８ｂおよび比較器１６ｂを用いて検査
する。
【００３５】まず、検査対象ＤＵＴの情報をプローバー
１８からテスター１に送信する方法について説明する。
プローバー１８内の各ＤＵＴ有無検出回路１０ａ〜１０
ｄにより各ＤＵＴ４ａ〜４ｄが検査対象か否かを検出す
る。ＤＵＴ１有無検出回路１０ａとＤＵＴ２有無検出回
路１０ｂの出力をＴＤＵＴ１有無回路１３ａのＴＤＵＴ
１用論理和回路１２ａに入力し、ＤＵＴ３有無検出回路
１０ｃとＤＵＴ４有無検出回路１０ｄの出力をＴＤＵＴ
２有無回路１３ｂのＴＤＵＴ２用論理和回路１２ｂに入
力する。各ＴＤＵＴ用論理和回路１２ａ、１２ｂの出力
を回路１０ａ〜１０ｄに対応してＴＤＵＴ１有無信号１
１ａ、ＴＤＵＴ２有無信号１１ｂ、ＴＤＵＴ３有無信号
１１ｃ、ＴＤＵＴ４有無信号１１ｄとして、テスター１
内の検査対象ＤＵＴ管理回路１４に入力する。そして、
テスター１内の検査対象管理回路１４が検査対象ＴＤＵ
Ｔに対して検査開始命令１５ａ、１５ｂを出力し、ドラ
イバー３ａ、３ｂ、電源ユニット８ａ、８ｂ、比較器１
６ａ、１６ｂを動作させ検査を実施する。すなわち、Ｄ
ＵＴ１またはＤＵＴ２のいずれか一方でも検査対象であ
れば、テスター１のＴＤＵＴ１は検査を行なう。ＤＵＴ
３とＤＵＴ４に関しても、同様である。
１８からテスター１に送信する方法について説明する。
プローバー１８内の各ＤＵＴ有無検出回路１０ａ〜１０
ｄにより各ＤＵＴ４ａ〜４ｄが検査対象か否かを検出す
る。ＤＵＴ１有無検出回路１０ａとＤＵＴ２有無検出回
路１０ｂの出力をＴＤＵＴ１有無回路１３ａのＴＤＵＴ
１用論理和回路１２ａに入力し、ＤＵＴ３有無検出回路
１０ｃとＤＵＴ４有無検出回路１０ｄの出力をＴＤＵＴ
２有無回路１３ｂのＴＤＵＴ２用論理和回路１２ｂに入
力する。各ＴＤＵＴ用論理和回路１２ａ、１２ｂの出力
を回路１０ａ〜１０ｄに対応してＴＤＵＴ１有無信号１
１ａ、ＴＤＵＴ２有無信号１１ｂ、ＴＤＵＴ３有無信号
１１ｃ、ＴＤＵＴ４有無信号１１ｄとして、テスター１
内の検査対象ＤＵＴ管理回路１４に入力する。そして、
テスター１内の検査対象管理回路１４が検査対象ＴＤＵ
Ｔに対して検査開始命令１５ａ、１５ｂを出力し、ドラ
イバー３ａ、３ｂ、電源ユニット８ａ、８ｂ、比較器１
６ａ、１６ｂを動作させ検査を実施する。すなわち、Ｄ
ＵＴ１またはＤＵＴ２のいずれか一方でも検査対象であ
れば、テスター１のＴＤＵＴ１は検査を行なう。ＤＵＴ
３とＤＵＴ４に関しても、同様である。
【００３６】次に、各ＤＵＴ４ａ〜４ｄの良否結果をテ
スター１からプローバー１８に送信する方法について説
明する。従来方法では、ＴＤＵＴ１の検査結果すなわち
ＤＵＴ１とＤＵＴ２をまとめた検査結果をプローバー内
検査結果管理回路１９に送信することになり、ＤＵＴ１
とＤＵＴ２の検査結果を区別することが出来なかった。
スター１からプローバー１８に送信する方法について説
明する。従来方法では、ＴＤＵＴ１の検査結果すなわち
ＤＵＴ１とＤＵＴ２をまとめた検査結果をプローバー内
検査結果管理回路１９に送信することになり、ＤＵＴ１
とＤＵＴ２の検査結果を区別することが出来なかった。
【００３７】そこで図７のように、ＴＤＵＴ１の比較器
１６ａを２分割し、ＤＵＴ１とＤＵＴ２の出力に接続
し、分割した比較器１６ａの結果をＤＵＴ１、ＤＵＴ２
それぞれの検査結果１７ａ、１７ｂとして、プローバー
内検査結果管理回路１９に送信する。ここで、比較器１
６ａの分割について、比較器１６ａは１つの半導体デバ
イスを測定するための比較器であるが、実際は複数の比
較器からなっているので、この複数個を２分割してＤＵ
Ｔ１、ＤＵＴ２にそれそれ割り付けることを意味してい
る。したがって、ＤＵＴ１とＤＵＴ２の検査結果１７
ａ、１７ｂを区別してプローバー内検査結果管理回路１
９に送信することができる。ＴＤＵＴ２においても同様
に比較器１６ｂを分割することで、ＤＵＴ３とＤＵＴ４
の検査結果１７ｃ、１７ｄを区別してプローバー内検査
結果管理回路１９に送信する。比較器１６ｂも比較器１
６ａと同様な構成である。
１６ａを２分割し、ＤＵＴ１とＤＵＴ２の出力に接続
し、分割した比較器１６ａの結果をＤＵＴ１、ＤＵＴ２
それぞれの検査結果１７ａ、１７ｂとして、プローバー
内検査結果管理回路１９に送信する。ここで、比較器１
６ａの分割について、比較器１６ａは１つの半導体デバ
イスを測定するための比較器であるが、実際は複数の比
較器からなっているので、この複数個を２分割してＤＵ
Ｔ１、ＤＵＴ２にそれそれ割り付けることを意味してい
る。したがって、ＤＵＴ１とＤＵＴ２の検査結果１７
ａ、１７ｂを区別してプローバー内検査結果管理回路１
９に送信することができる。ＴＤＵＴ２においても同様
に比較器１６ｂを分割することで、ＤＵＴ３とＤＵＴ４
の検査結果１７ｃ、１７ｄを区別してプローバー内検査
結果管理回路１９に送信する。比較器１６ｂも比較器１
６ａと同様な構成である。
【００３８】なお、ドライバー３ａ、３ｂとＤＵＴ４ａ
〜４ｄとの接続に図４と同様な構成を採用しているが、
図１から図３のいずれかと同様な構成を採用してもよ
い。また電源ユニット８ａ、８ｂとＤＵＴ４ａ〜４ｄと
の接続に図５と同様な構成を採用しているが、図６と同
様な構成にしてもよい。
〜４ｄとの接続に図４と同様な構成を採用しているが、
図１から図３のいずれかと同様な構成を採用してもよ
い。また電源ユニット８ａ、８ｂとＤＵＴ４ａ〜４ｄと
の接続に図５と同様な構成を採用しているが、図６と同
様な構成にしてもよい。
【００３９】
【発明の効果】請求項１記載の半導体装置の検査方法に
よれば、テスターのドライバーを増加することなく、同
時に検査できる半導体デバイス数を増加することができ
る。そのため、テスターの１つのＤＵＴに属するドライ
バーを用いて、複数の半導体デバイスに同時に信号を印
加するように構成でき、テスターの１つの半導体デバイ
スを検査するための測定系すなわちテスターの１つのＤ
ＵＴを用いて複数の半導体デバイスを同時に検査するこ
とができる。
よれば、テスターのドライバーを増加することなく、同
時に検査できる半導体デバイス数を増加することができ
る。そのため、テスターの１つのＤＵＴに属するドライ
バーを用いて、複数の半導体デバイスに同時に信号を印
加するように構成でき、テスターの１つの半導体デバイ
スを検査するための測定系すなわちテスターの１つのＤ
ＵＴを用いて複数の半導体デバイスを同時に検査するこ
とができる。
【００４０】請求項２記載の半導体装置の検査方法によ
れば、請求項１と同様な効果のほか、スイッチにより半
導体デバイスを独立に制御することができる。請求項３
記載の半導体装置の検査方法によれば、テスターの電源
ユニットの数を増加することなく、同時に検査できる半
導体デバイス数を増加することができる。そのため、テ
スターの１つのＤＵＴに属する電源ユニットとドライバ
ーを用いて、複数の半導体デバイスに同時に電源印加、
信号印加をする構成にし、テスターの１つのＤＵＴを用
いて複数の半導体デバイスを同時に検査することができ
る。
れば、請求項１と同様な効果のほか、スイッチにより半
導体デバイスを独立に制御することができる。請求項３
記載の半導体装置の検査方法によれば、テスターの電源
ユニットの数を増加することなく、同時に検査できる半
導体デバイス数を増加することができる。そのため、テ
スターの１つのＤＵＴに属する電源ユニットとドライバ
ーを用いて、複数の半導体デバイスに同時に電源印加、
信号印加をする構成にし、テスターの１つのＤＵＴを用
いて複数の半導体デバイスを同時に検査することができ
る。
【００４１】請求項４記載の半導体装置の検査方法によ
れば、複数の半導体デバイスのそれぞれの検査結果を区
別することができる。請求項５記載の半導体装置の検査
装置によれば、請求項１と同様な効果がある。請求項６
記載の半導体装置の検査装置によれば、請求項５と同様
な効果のほか、テスターの１つのドライバー端子と複数
の半導体デバイスの同一信号入力端子とを接続する構成
の場合は波形の歪みが大きいが、モジュールにより歪み
を抑えることができる。
れば、複数の半導体デバイスのそれぞれの検査結果を区
別することができる。請求項５記載の半導体装置の検査
装置によれば、請求項１と同様な効果がある。請求項６
記載の半導体装置の検査装置によれば、請求項５と同様
な効果のほか、テスターの１つのドライバー端子と複数
の半導体デバイスの同一信号入力端子とを接続する構成
の場合は波形の歪みが大きいが、モジュールにより歪み
を抑えることができる。
【００４２】請求項７記載の半導体装置の検査装置によ
れば、プローブ長が大きな場合でも、歪みのない波形を
テスターのドライバーから半導体デバイスの信号入力端
子に伝送することができる。請求項８記載の半導体装置
の検査装置によれば、請求項３と同様な効果のほか、テ
スターから電源印加を独立に制御する。
れば、プローブ長が大きな場合でも、歪みのない波形を
テスターのドライバーから半導体デバイスの信号入力端
子に伝送することができる。請求項８記載の半導体装置
の検査装置によれば、請求項３と同様な効果のほか、テ
スターから電源印加を独立に制御する。
【００４３】請求項９記載の半導体装置の検査装置によ
れば、複数の半導体デバイスのいずれかが検査対象であ
れば、検査対象ＤＵＴ管理回路によりテスタはその半導
体デバイスの検査を行なうことができる。すなわち、テ
スタの１つのＤＵＴにて複数の半導体デバイスを測定す
る構成になっており、この複数の半導体デバイスの内少
なくとも１つの半導体デバイスが測定対象であれば、こ
れに対応するテスタのＤＵＴは測定を実施するので論理
和回路を設けている。
れば、複数の半導体デバイスのいずれかが検査対象であ
れば、検査対象ＤＵＴ管理回路によりテスタはその半導
体デバイスの検査を行なうことができる。すなわち、テ
スタの１つのＤＵＴにて複数の半導体デバイスを測定す
る構成になっており、この複数の半導体デバイスの内少
なくとも１つの半導体デバイスが測定対象であれば、こ
れに対応するテスタのＤＵＴは測定を実施するので論理
和回路を設けている。
【図１】この発明の第１の実施の形態における半導体検
査装置の一部説明図である。
査装置の一部説明図である。
【図２】第２の実施の形態における半導体検査装置の一
部説明図である。
部説明図である。
【図３】第３の実施の形態における半導体検査装置の一
部説明図である。
部説明図である。
【図４】第４の実施の形態における半導体検査装置の一
部説明図である。
部説明図である。
【図５】第５の実施の形態における半導体検査装置の一
部説明図である。
部説明図である。
【図６】第６の実施の形態における半導体検査装置の一
部説明図である。
部説明図である。
【図７】第７の実施の形態における半導体検査装置の説
明図である。
明図である。
【図８】従来例における半導体検査装置の説明図であ
る。
る。
１ テスター ２ プローブカード ３ａ ＴＤＵＴ１用ドライバー ３ｂ ＴＤＵＴ２用ドライバー ４ａ ＤＵＴ１ ４ｂ ＤＵＴ２ ４ｃ ＤＵＴ３ ４ｄ ＤＵＴ４ ５ａ ＴＤＵＴ１用ドライバー配線分岐点 ５ｂ ＴＤＵＴ２用ドライバー配線分岐点 ６ａ ＤＵＴ１用リレー ６ｂ ＤＵＴ２用リレー ６ｃ ＤＵＴ３用リレー ６ｄ ＤＵＴ４用リレー ７ａ ＤＵＴ１用リレー制御信号 ７ｂ ＤＵＴ２用リレー制御信号 ７ｃ ＤＵＴ３用リレー制御信号 ７ｄ ＤＵＴ４用リレー制御信号 ８ａ ＴＤＵＴ１用電源ユニット ８ｂ ＴＤＵＴ２用電源ユニット ９ ＬＲモジュール １０ａ ＤＵＴ１有無検出回路 １０ｂ ＤＵＴ２有無検出回路 １０ｃ ＤＵＴ３有無検出回路 １０ｄ ＤＵＴ４有無検出回路 １１ａ ＤＵＴ１有無信号 １１ｂ ＤＵＴ２有無信号 １１ｃ ＤＵＴ３有無信号 １１ｄ ＤＵＴ４有無信号 １２ａ ＴＤＵＴ１用論理和回路 １２ｂ ＴＤＵＴ２用論理和回路 １３ａ ＴＤＵＴ１有無回路 １３ｂ ＴＤＵＴ２有無回路 １４ 検査対象ＤＵＴ管理回路、 １５ａ ＴＤＵＴ１検査開始命令 １５ｂ ＴＤＵＴ２検査開始命令 １６ａ ＴＤＵＴ１用比較器 １６ｂ ＴＤＵＴ２用比較器 １７ａ ＤＵＴ１検査結果 １７ｂ ＤＵＴ２検査結果 １７ｃ ＤＵＴ３検査結果 １７ｄ ＤＵＴ４検査結果 １８ プローバー １９ プローバー内検査結果管理回路 ２０ テスター内検査結果管理回路
Claims (9)
- 【請求項１】 テスターのドライバー端子とプローブカ
ード内の半導体デバイスの信号端子とを接続して前記半
導体デバイスの検査を行なう半導体装置の検査方法であ
って、前記テスターの１つのドライバー端子と前記プロ
ーブカード内に設けた分岐点とを接続し、この分岐点と
複数の前記半導体デバイスの信号入力端子とを接続し、
１つのドライバで複数の前記半導体デバイスを同時に検
査することを特徴とする半導体装置の検査方法。 - 【請求項２】 ＯＮ／ＯＦＦを制御できるスイッチを、
分岐点と複数の半導体デバイスの信号入力端子の間に設
けた請求項１記載の半導体装置の検査方法。 - 【請求項３】 テスターの電源ユニットと半導体デバイ
スの電源端子とを接続して前記半導体デバイスの検査を
行なう半導体装置の検査方法であって、前記電源ユニッ
トと複数の前記半導体デバイスの前記電源端子とを並列
に接続して検査を行なうことを特徴とする半導体装置の
検査方法。 - 【請求項４】 複数の半導体デバイスの検査結果が良か
不良かを判別する良否検査結果情報をテスターからプロ
ーバーに送信する半導体装置の検査方法であって、前記
テスターの１つの被測定デバイスのための１組の比較器
を分割して前記複数の半導体デバイスの出力端子と接続
し、分割した前記比較器のそれぞれの良または不良の良
否検査結果を、プローバー内に設けた各ＤＵＴの良否検
査結果を管理する検査結果管理回路に送信することを特
徴とする半導体装置の検査方法。 - 【請求項５】 テスターのドライバー端子とこれに接続
されるプローブカード内の半導体デバイスの信号端子と
を有して前記半導体デバイスの検査を行なう半導体装置
の検査装置であって、前記プローブカード内に前記テス
ターの１つの前記ドライバー端子および複数の前記半導
体デバイスの信号入力端子を接続する分岐点を設けた半
導体装置の検査装置。 - 【請求項６】 抵抗とコイルを並列に接続したＬＲモジ
ュールを、分岐点とテスターのドライバー端子の間に設
けた請求項６記載の半導体検査装置。 - 【請求項７】 テスターのドライバー端子とプローブカ
ード内の半導体デバイスの信号入力端子とを接続して前
記半導体デバイスの検査を行なう半導体装置の検査装置
であって、抵抗とコイルを並列に接続したＬＲモジュー
ルを、前記ドライバー端子と前記信号入力端子との間に
設けた半導体装置の検査装置。 - 【請求項８】 テスターの電源ユニットと半導体デバイ
スの電源端子とを接続して前記半導体デバイスの検査を
行なう半導体装置の検査装置であって、前記電源ユニッ
トと複数の前記半導体デバイスの前記電源端子とを並列
に接続し、ＯＮ／ＯＦＦを制御できるスイッチを、前記
電源ユニットと、前記複数の半導体デバイスの電源端子
との間に設けた半導体装置の検査装置。 - 【請求項９】 プローバー内に設けられて複数の半導体
デバイスが検査対象であるか否かを検出する複数のＤＵ
Ｔ有無検出回路と、この複数のＤＵＴ有無検出回路の出
力を入力する論理和回路と、テスター内に設けられ前記
論理和回路の出力を入力して前記半導体デバイスが検査
対象であるか否かを管理する検査対象ＤＵＴ管理回路と
を備えた半導体装置の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031318A JPH11231022A (ja) | 1998-02-13 | 1998-02-13 | 半導体装置の検査方法および検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10031318A JPH11231022A (ja) | 1998-02-13 | 1998-02-13 | 半導体装置の検査方法および検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11231022A true JPH11231022A (ja) | 1999-08-27 |
Family
ID=12327936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10031318A Pending JPH11231022A (ja) | 1998-02-13 | 1998-02-13 | 半導体装置の検査方法および検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11231022A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6788090B2 (en) | 2000-04-14 | 2004-09-07 | Nec Corporation | Method and apparatus for inspecting semiconductor device |
| JP2005031080A (ja) * | 2003-07-11 | 2005-02-03 | Samsung Electronics Co Ltd | 集積回路素子の並列試験装置及び方法 |
| JP2008512682A (ja) * | 2004-09-09 | 2008-04-24 | フォームファクター， インコーポレイテッド | 遠隔でテストチャンネルをバッファリングする方法および装置 |
| JP2010512512A (ja) * | 2006-12-06 | 2010-04-22 | フォームファクター， インコーポレイテッド | 半導体デバイス試験システムにおける資源共用 |
-
1998
- 1998-02-13 JP JP10031318A patent/JPH11231022A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6788090B2 (en) | 2000-04-14 | 2004-09-07 | Nec Corporation | Method and apparatus for inspecting semiconductor device |
| JP2005031080A (ja) * | 2003-07-11 | 2005-02-03 | Samsung Electronics Co Ltd | 集積回路素子の並列試験装置及び方法 |
| JP2008512682A (ja) * | 2004-09-09 | 2008-04-24 | フォームファクター， インコーポレイテッド | 遠隔でテストチャンネルをバッファリングする方法および装置 |
| JP2010512512A (ja) * | 2006-12-06 | 2010-04-22 | フォームファクター， インコーポレイテッド | 半導体デバイス試験システムにおける資源共用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609081B2 (en) | Testing system and method for testing an electronic device | |
| US6856138B2 (en) | Time-domain reflectometer for testing terminated network cable | |
| US7609082B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US20070001683A1 (en) | System for testing wiring characteristics | |
| JP2009204329A (ja) | 回路ボード検査システム及び検査方法 | |
| WO2001079863A2 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| KR100905507B1 (ko) | 고전압 기능부를 가진 핀 전자기기 | |
| US20060006896A1 (en) | Parallel calibration system for a test device | |
| KR100310971B1 (ko) | 와이어 하네스 시험방법 및 이를 수행하기 위한 시스템 | |
| JPH11231022A (ja) | 半導体装置の検査方法および検査装置 | |
| JP2000065890A (ja) | Ｌｓｉテストシステム | |
| JP5663943B2 (ja) | 試験装置 | |
| JPH11190760A (ja) | 半導体試験装置 | |
| US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP4627924B2 (ja) | 半導体デバイス試験装置 | |
| JP3276888B2 (ja) | 機器の電気的物理量試験装置 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JP2006058104A (ja) | 半導体装置の検査装置 | |
| JP2809304B2 (ja) | Ｉｃ試験装置の検査装置 | |
| JPH0882648A (ja) | 接続ケーブルの断線検出装置 | |
| JP3149925B2 (ja) | 回路基板プロービング方式 | |
| JPH05180892A (ja) | 複数導線の導通検査方法および装置 | |
| KR100470989B1 (ko) | 검증용프로우브카드 | |
| US20020011866A1 (en) | Apparatus for testing a semiconductor and process for the same |