JPH0611492Y2 - 電路瞬断瞬接試験機 - Google Patents
電路瞬断瞬接試験機Info
- Publication number
- JPH0611492Y2 JPH0611492Y2 JP6074689U JP6074689U JPH0611492Y2 JP H0611492 Y2 JPH0611492 Y2 JP H0611492Y2 JP 6074689 U JP6074689 U JP 6074689U JP 6074689 U JP6074689 U JP 6074689U JP H0611492 Y2 JPH0611492 Y2 JP H0611492Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- latch
- computer
- electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は、電気的に独立した複数の電路を持つ接続部
品及びその構成物、例えばコネクタ、リレー、ハーネス
品等に対する電路瞬断瞬接試験機の改良に関する。
品及びその構成物、例えばコネクタ、リレー、ハーネス
品等に対する電路瞬断瞬接試験機の改良に関する。
「従来の技術」 最近の電子装置は高密度、高実装化が進み、そこに使用
される接続部品も小ピッチ、高密度構成となっている。
このため振動や衝撃に対して接続の安定性を保つのが安
易ではなく、瞬断や瞬接が発生し易い状況となってい
る。この瞬断や瞬接によって電子装置更にはシステムが
重大な影響を受ける恐れもあることから、これら接続部
品に対する電路瞬断瞬接試験は欠かすことのできない重
要な試験項目の一つとなっている。
される接続部品も小ピッチ、高密度構成となっている。
このため振動や衝撃に対して接続の安定性を保つのが安
易ではなく、瞬断や瞬接が発生し易い状況となってい
る。この瞬断や瞬接によって電子装置更にはシステムが
重大な影響を受ける恐れもあることから、これら接続部
品に対する電路瞬断瞬接試験は欠かすことのできない重
要な試験項目の一つとなっている。
第４図は従来の瞬断試験機のブロック図であって、被検
査品１１の電路1〜nの入力端子Ａ1〜Ａnは全て共通
電位点に接続され、電路の出力端子Ｂ1〜Ｂnはそれぞれ
測定端子Ｃ1〜Ｃnに接続される。各測定端子Ｃi（ｉ＝
１〜ｎ）はプルアップ用の抵抗器１２iの一端に接続さ
れ、その他端はＨレベル（高レベル、例えば＋５Ｖ）の
直流電源＋Ｂに接続される。出力端子Ｂ1〜Ｂnの各出力
電圧はそれぞれ整形回路１３1〜１３nに入力して、高レ
ベル又は低レベルをとる論理レベルに波形整形される。
整形回路１３1〜１３nの出力はそれぞれフリップフロッ
プ回路（以下Ｆ／Ｆと言う）１４1〜１４nのセット端子
Ｓに与えられる。Ｆ／Ｆ１４1〜１４nのＱ出力端子はそ
れぞれＬＥＤ１５1〜１５nの一端に接続され、その他端
は直流電源＋Ｂに接続される。
査品１１の電路1〜nの入力端子Ａ1〜Ａnは全て共通
電位点に接続され、電路の出力端子Ｂ1〜Ｂnはそれぞれ
測定端子Ｃ1〜Ｃnに接続される。各測定端子Ｃi（ｉ＝
１〜ｎ）はプルアップ用の抵抗器１２iの一端に接続さ
れ、その他端はＨレベル（高レベル、例えば＋５Ｖ）の
直流電源＋Ｂに接続される。出力端子Ｂ1〜Ｂnの各出力
電圧はそれぞれ整形回路１３1〜１３nに入力して、高レ
ベル又は低レベルをとる論理レベルに波形整形される。
整形回路１３1〜１３nの出力はそれぞれフリップフロッ
プ回路（以下Ｆ／Ｆと言う）１４1〜１４nのセット端子
Ｓに与えられる。Ｆ／Ｆ１４1〜１４nのＱ出力端子はそ
れぞれＬＥＤ１５1〜１５nの一端に接続され、その他端
は直流電源＋Ｂに接続される。
被検査品１１に所定の振動又は衝撃を与えたとき、もし
電路iに瞬断が発生すれば、整形回路１３iの出力が一
瞬Ｌ→Ｈ→Ｌ（Ｌは低レベル）と変化し、Ｆ／Ｆ１４i
はセットされる。これによりＦ／Ｆ１４iのＱ出力は高
レベルより低レベルに反転され、直流電源＋Ｂより電流
が流れて、ＬＥＤ１５iは点灯される。なお、Ｆ／Ｆ１
４1〜１４nはリセット釦１６によりリセットできるよう
にされている。
電路iに瞬断が発生すれば、整形回路１３iの出力が一
瞬Ｌ→Ｈ→Ｌ（Ｌは低レベル）と変化し、Ｆ／Ｆ１４i
はセットされる。これによりＦ／Ｆ１４iのＱ出力は高
レベルより低レベルに反転され、直流電源＋Ｂより電流
が流れて、ＬＥＤ１５iは点灯される。なお、Ｆ／Ｆ１
４1〜１４nはリセット釦１６によりリセットできるよう
にされている。
第５図は従来の瞬接試験機のブロック図であり、第４図
と対応する部分に同じ符号を付し、重複説明を省略す
る。整形回路１３iとＦ／Ｆ１４iとの間にインバータ１
７i（ｉ＝１〜ｎ）が挿入される。この例では奇数番の
入力端子Ａ1，Ａ3，…及び偶数番の出力端子Ｂ2，Ｂ4，
…はいずれにも接続されない。もし、電路1と2との
間が瞬接すると、出力端子Ｂ1の出力電圧が一瞬Ｈ→Ｌ
→Ｈと変化し、従ってインバータ１７1の出力がＬ→Ｈ
→Ｌとなり、Ｆ／Ｆ１４1がセットされて、ＬＥＤ１５1
が点灯される。
と対応する部分に同じ符号を付し、重複説明を省略す
る。整形回路１３iとＦ／Ｆ１４iとの間にインバータ１
７i（ｉ＝１〜ｎ）が挿入される。この例では奇数番の
入力端子Ａ1，Ａ3，…及び偶数番の出力端子Ｂ2，Ｂ4，
…はいずれにも接続されない。もし、電路1と2との
間が瞬接すると、出力端子Ｂ1の出力電圧が一瞬Ｈ→Ｌ
→Ｈと変化し、従ってインバータ１７1の出力がＬ→Ｈ
→Ｌとなり、Ｆ／Ｆ１４1がセットされて、ＬＥＤ１５1
が点灯される。
「考案が解決しようとする課題」 従来例で述べたように、瞬断と瞬接の試験機はそれぞれ
別個に構成されていたので、一方の試験を終了して後他
方の試験を行う際、被検査品を取り外して再び取り付け
る必要があるため試験の効率が悪かった。また瞬断と瞬
接とで別々に試験機を設備するために、設備費が比較的
高くなり、床面積も広くなる問題があった。
別個に構成されていたので、一方の試験を終了して後他
方の試験を行う際、被検査品を取り外して再び取り付け
る必要があるため試験の効率が悪かった。また瞬断と瞬
接とで別々に試験機を設備するために、設備費が比較的
高くなり、床面積も広くなる問題があった。
瞬接試験では高レベルの電圧が印加された電路とその電
路に隣接され、かつ共通電位点に接続されている電路と
の間の瞬接が試験される。従って被検査品の電路1〜
nが第５図のように平面的に配列されている場合はよ
いが、第５図のような被検査品が多数積層されて一体に
構成されている場合のように、多数の電路が立体的に配
列されている場合には、Ｈ（又はＬ）レベルを印加すべ
き１個の電路とその周りのＬ（又はＨ）レベルを与える
複数の電路の組合せを変更して再度試験しなければなら
ない場合がある。このような場合に、従来の試験機では
電路の出力端子Ｂ1〜Ｂnと測定端子Ｃ1〜Ｃnとの間の接
続換えや入力端子Ａ1〜Ａnと共通電位点との間の接続換
えなどが必要でありこれらの作業に時間を要する問題が
あった。つまり従来の瞬接試験機では電路が立体的に配
されるいろいろな構造の接続部品に柔軟に対応できなか
った。
路に隣接され、かつ共通電位点に接続されている電路と
の間の瞬接が試験される。従って被検査品の電路1〜
nが第５図のように平面的に配列されている場合はよ
いが、第５図のような被検査品が多数積層されて一体に
構成されている場合のように、多数の電路が立体的に配
列されている場合には、Ｈ（又はＬ）レベルを印加すべ
き１個の電路とその周りのＬ（又はＨ）レベルを与える
複数の電路の組合せを変更して再度試験しなければなら
ない場合がある。このような場合に、従来の試験機では
電路の出力端子Ｂ1〜Ｂnと測定端子Ｃ1〜Ｃnとの間の接
続換えや入力端子Ａ1〜Ａnと共通電位点との間の接続換
えなどが必要でありこれらの作業に時間を要する問題が
あった。つまり従来の瞬接試験機では電路が立体的に配
されるいろいろな構造の接続部品に柔軟に対応できなか
った。
この考案の目的は、瞬断瞬接試験におけるこれら従来の
難点を解決して、試験効率の向上と、設備費及び床面積
の縮減を図ると共に電路が立体的に配された種々の接続
部品に柔軟に対応できるように改良しようとするもので
ある。
難点を解決して、試験効率の向上と、設備費及び床面積
の縮減を図ると共に電路が立体的に配された種々の接続
部品に柔軟に対応できるように改良しようとするもので
ある。
「課題を解決するための手段」 被検査品の各電路の入力端子を共通電位点に接続すると
共に出力端子を抵抗器を介して直流電源に接続し、上記
出力端子の電圧の低レベルより高レベルへの変化により
瞬断を検出し、 上記被検査品の複数の電路の内の所定の電路の出力端子
を抵抗器を介して直流電源に接続すると共に残りの電路
の入力端子を共通電位点に接続し、上記出力端子の電圧
の高レベルより低レベルへの変化により瞬接を検出する
電路瞬断瞬接試験機において、この考案では、 コンピュータと、 その操作部と、 表示、記録部と、 上記被検査品の各電路と対応して、一端がその電路の入
力端子に、他端が共通電位点にそれぞれ接続され、上記
コンピュータによりオン、オフ制御される複数の第１ス
イッチと、 上記被検査品の各電路と対応して、一端がその電路の出
力端子に、他端が抵抗器を介して直流電源にそれぞれ接
続され、上記コンピュータによりオン、オフ制御される
複数の第２スイッチと、 上記各電路の出力端子の電圧波形を整形する整形回路
と、 ラッチ指令パルスを供給される度に、上記整形回路の各
出力電圧をラッチする複数のラッチ回路と、 それらの各ラッチ回路の出力と上記各整形回路の出力と
の不一致を検出する複数の不一致回路と、 上記コンピュータにより起動されたとき及びその後に上
記不一致回路の出力によりトリガされたとき、ラッチ指
令パルスを上記複数のラッチ回路に与えるラッチパルス
発生回路と、 上記コンピュータにより制御され、上記各ラッチ回路の
出力を選択的に切換えて上記コンピュータに入力するマ
ルチプレクサとを具備すると共に、 上記コンピュータは、上記各ラッチ回路の出力のレベル
変化を検出し、その変化状況とその電路の記号とを上記
表示、記録部に表示、又は記録する。
共に出力端子を抵抗器を介して直流電源に接続し、上記
出力端子の電圧の低レベルより高レベルへの変化により
瞬断を検出し、 上記被検査品の複数の電路の内の所定の電路の出力端子
を抵抗器を介して直流電源に接続すると共に残りの電路
の入力端子を共通電位点に接続し、上記出力端子の電圧
の高レベルより低レベルへの変化により瞬接を検出する
電路瞬断瞬接試験機において、この考案では、 コンピュータと、 その操作部と、 表示、記録部と、 上記被検査品の各電路と対応して、一端がその電路の入
力端子に、他端が共通電位点にそれぞれ接続され、上記
コンピュータによりオン、オフ制御される複数の第１ス
イッチと、 上記被検査品の各電路と対応して、一端がその電路の出
力端子に、他端が抵抗器を介して直流電源にそれぞれ接
続され、上記コンピュータによりオン、オフ制御される
複数の第２スイッチと、 上記各電路の出力端子の電圧波形を整形する整形回路
と、 ラッチ指令パルスを供給される度に、上記整形回路の各
出力電圧をラッチする複数のラッチ回路と、 それらの各ラッチ回路の出力と上記各整形回路の出力と
の不一致を検出する複数の不一致回路と、 上記コンピュータにより起動されたとき及びその後に上
記不一致回路の出力によりトリガされたとき、ラッチ指
令パルスを上記複数のラッチ回路に与えるラッチパルス
発生回路と、 上記コンピュータにより制御され、上記各ラッチ回路の
出力を選択的に切換えて上記コンピュータに入力するマ
ルチプレクサとを具備すると共に、 上記コンピュータは、上記各ラッチ回路の出力のレベル
変化を検出し、その変化状況とその電路の記号とを上記
表示、記録部に表示、又は記録する。
「実施例」 この考案の実施例を第１図に、第４図及び第５図と対応
する部分に同じ符号を付して示す。この考案の試験装置
にはマイクロコンピユータ１００が導入され、そのＣＰ
Ｕ（中央処理部）１８がＲＯＭ（読出し専用メモリ）１
９に格納されたシステムプログラムを解読実行して、瞬
断及び瞬接の試験が自動的に行われ、試験結果が表示部
２０に表示されると共にプリンター２１に記録される。
する部分に同じ符号を付して示す。この考案の試験装置
にはマイクロコンピユータ１００が導入され、そのＣＰ
Ｕ（中央処理部）１８がＲＯＭ（読出し専用メモリ）１
９に格納されたシステムプログラムを解読実行して、瞬
断及び瞬接の試験が自動的に行われ、試験結果が表示部
２０に表示されると共にプリンター２１に記録される。
試験機の各測定チャンネルの回路構成は同じであるので
第１の測定チャンネルについて説明する。被検査品１１
の電路1の入力端子Ａ1に共通電位を与えるか又はオー
プン状態のいずれかに切換えるために第１スイッチＳ1
設けられる。第１スイッチＳ1の一端は共通電位点に、
他端は測定端子Ｄ1にそれぞれ接続される。測定端子Ｄ1
は入力端子Ａ1に接続され、出力端子Ｂ1は測定端子Ｃ1
に接続される。測定端子Ｃ1は第２イッチＰ1の一端に接
続され、その他端はプルアップ用の抵抗器１２1を介し
てＨレベルの直流電源＋Ｂに接続される。測定端子Ｃ1
の電圧は整形回路１３で整形された後ラッチ回路１４1
の入力端子及び不一致回路（排他的論理和回路）３１1
の一方の入力端子にそれぞれ供給される。ラッチ回路１
４1の出力はマルチプレクサ３２及び不一致回路３１1の
他方の入力端子にそれぞれ供給される。
第１の測定チャンネルについて説明する。被検査品１１
の電路1の入力端子Ａ1に共通電位を与えるか又はオー
プン状態のいずれかに切換えるために第１スイッチＳ1
設けられる。第１スイッチＳ1の一端は共通電位点に、
他端は測定端子Ｄ1にそれぞれ接続される。測定端子Ｄ1
は入力端子Ａ1に接続され、出力端子Ｂ1は測定端子Ｃ1
に接続される。測定端子Ｃ1は第２イッチＰ1の一端に接
続され、その他端はプルアップ用の抵抗器１２1を介し
てＨレベルの直流電源＋Ｂに接続される。測定端子Ｃ1
の電圧は整形回路１３で整形された後ラッチ回路１４1
の入力端子及び不一致回路（排他的論理和回路）３１1
の一方の入力端子にそれぞれ供給される。ラッチ回路１
４1の出力はマルチプレクサ３２及び不一致回路３１1の
他方の入力端子にそれぞれ供給される。
第１乃至第ｎ測定チャンネルの不一致回路311〜３１nの
出力はオア回路３３に供給され、オア回路３３の出力は
ラッチ指令パルス発生回路３４に与えられ、同回路３４
の出力はラッチ回路141〜１４nのクロック端子ＣＫに与
えられる。なお、第１スイッチＳ1〜Ｓn及び第２スイッ
チＰ1〜Ｐnはスイッチ駆動回路３５により駆動される。
出力はオア回路３３に供給され、オア回路３３の出力は
ラッチ指令パルス発生回路３４に与えられ、同回路３４
の出力はラッチ回路141〜１４nのクロック端子ＣＫに与
えられる。なお、第１スイッチＳ1〜Ｓn及び第２スイッ
チＰ1〜Ｐnはスイッチ駆動回路３５により駆動される。
試験機の動作 (1)準備 (1-a)検査員により被検査品１１は振動、衝撃試験機
（図示せず）にセットされる。
（図示せず）にセットされる。
(1-b)被検査品１１の入出力端子Ａi，Ｂiと測定端子
Ｄi，Ｃiとの間の接続が行われる。
Ｄi，Ｃiとの間の接続が行われる。
(1-c)検査員により操作部３６のスタート用釦が押され
ると、スタート信号がＩ／Ｏ（入出力インタフェース回
路）３７を介してＣＰＵ１８に取り込まれる。
ると、スタート信号がＩ／Ｏ（入出力インタフェース回
路）３７を介してＣＰＵ１８に取り込まれる。
(2)以後の試験機の瞬断試験に関する動作を第２図の動
作フローチャートを参照して説明する。
作フローチャートを参照して説明する。
(2-a)ＣＰＵ１８はスタート信号を受信するとＩ／Ｏ３
７を介してスイッチ駆動回路３５を制御して、第１スイ
ッチＳ1〜Ｓn及び第２スイッチＰ1〜Ｐnをオンさせる。
７を介してスイッチ駆動回路３５を制御して、第１スイ
ッチＳ1〜Ｓn及び第２スイッチＰ1〜Ｐnをオンさせる。
(2-b)ＣＰＵ１８はＩ／Ｏ３７を介してラッチ指令パル
ス発生回路３４に起動パルスＳＴを送出して同回路より
ラッチ回路へラッチ指令パルスを送出させる。
ス発生回路３４に起動パルスＳＴを送出して同回路より
ラッチ回路へラッチ指令パルスを送出させる。
(2-c)ラッチ回路１４1〜１４nは各電路のＬレベルの出
力電圧をラッチする。（被検査品１１にはまだ振動、衝
撃は与えられず静止の状態にあり、この状態では各電路
iに瞬断は発生しない。従って各電路の出力電圧はＬ
レベルである。） (2-d)ＣＰＵ１８は、マルチプレクサ３２を制御してラ
ッチ回路１４1〜１４nのＬの出力データＤ1〜Ｄn（初期
データと言う）を順次高速度で取り込んでＲＡＭ（随時
読み書きメモリ）３８に記憶した後、初期データの記憶
が完了したことを表示部２０に表示する。
力電圧をラッチする。（被検査品１１にはまだ振動、衝
撃は与えられず静止の状態にあり、この状態では各電路
iに瞬断は発生しない。従って各電路の出力電圧はＬ
レベルである。） (2-d)ＣＰＵ１８は、マルチプレクサ３２を制御してラ
ッチ回路１４1〜１４nのＬの出力データＤ1〜Ｄn（初期
データと言う）を順次高速度で取り込んでＲＡＭ（随時
読み書きメモリ）３８に記憶した後、初期データの記憶
が完了したことを表示部２０に表示する。
(2-e)検査員は初期データの記憶が完了したことを識別
すると直ちに振動衝撃試験機１０１を始動させる。
すると直ちに振動衝撃試験機１０１を始動させる。
(2-f)各電路に振動、衝撃が加えられる迄は各電路の出
力電圧は不変であるので、各不一致回路３１iの出力は
Ｌレベルであり、従ってオア回路３３の出力もＬレベル
であり、ラッチ指令パルス発生回路３４をトリガするこ
とはない。しかし電路に振動、衝撃が与えられ、例えば
電路jに瞬断が発生すると、その電路の出力電圧はＬ
→Ｈ→Ｌと変化する。
力電圧は不変であるので、各不一致回路３１iの出力は
Ｌレベルであり、従ってオア回路３３の出力もＬレベル
であり、ラッチ指令パルス発生回路３４をトリガするこ
とはない。しかし電路に振動、衝撃が与えられ、例えば
電路jに瞬断が発生すると、その電路の出力電圧はＬ
→Ｈ→Ｌと変化する。
(2-g)不一致回路３１jの出力、従ってオア回路３３の出
力はＨとなり、ラッチ指令パルス発生回路３４がトリガ
され、同回路よりラッチ指令パルスが各ラッチ回路１４
1〜１４nに与えられる。
力はＨとなり、ラッチ指令パルス発生回路３４がトリガ
され、同回路よりラッチ指令パルスが各ラッチ回路１４
1〜１４nに与えられる。
(2-h)各電路iの出力電圧が対応するラッチ回路１４i
にラッチされる。
にラッチされる。
(2-i)ＣＰＵ１８は、初期データの記憶が完了すると、
マルチプレクサ３２を制御して高速度で順次各ラッチ回
路のＬ，Ｈの出力データＤ1′〜Ｄn′を取り込みＲＡＭ
３８に記憶する。
マルチプレクサ３２を制御して高速度で順次各ラッチ回
路のＬ，Ｈの出力データＤ1′〜Ｄn′を取り込みＲＡＭ
３８に記憶する。
(2-j)ＣＰＵ１８は、初期データＤ1〜Ｄn（Ｌレベル）
と(2-i)において取り込んだデータＤ1′〜Ｄn′とをそ
れぞれ所定時間毎に比較し、変化のある電路の番号ｉ
と、初期データＤi（Ｌ）と変化後のデータＤi′（Ｈ）
と、必要に応じ瞬断を示す記号または文字とを表示部２
０に表示すると共にプリンタ２１に記録する。
と(2-i)において取り込んだデータＤ1′〜Ｄn′とをそ
れぞれ所定時間毎に比較し、変化のある電路の番号ｉ
と、初期データＤi（Ｌ）と変化後のデータＤi′（Ｈ）
と、必要に応じ瞬断を示す記号または文字とを表示部２
０に表示すると共にプリンタ２１に記録する。
(2-k)振動、衝撃試験機は、(2-e)でオンされて後、所定
時間稼動すると自動的に停止する。
時間稼動すると自動的に停止する。
(2-l)ＣＰＵ１８は、初期データＤ1〜Ｄnの記憶が完了
してより所定時間経過したことを検出する。
してより所定時間経過したことを検出する。
(2-m)ＣＰＵ１８は表示部２０に瞬断試験の終了を表示
し、プリンタ２１に記録する。
し、プリンタ２１に記録する。
(3)瞬断試験が終了すると自動的に瞬接試験に移行す
る。瞬接試験の動作は瞬断試験のそれと類似しており、
第２図のステップ(2-a)，(2-f)，(2-m)をそれぞれ第３
図のステップ(3-a)，(3-f)，(3-m)に変更すれば、第２
図がそのまま使える。以下にこれらの変更あるステップ
を主に説明する。
る。瞬接試験の動作は瞬断試験のそれと類似しており、
第２図のステップ(2-a)，(2-f)，(2-m)をそれぞれ第３
図のステップ(3-a)，(3-f)，(3-m)に変更すれば、第２
図がそのまま使える。以下にこれらの変更あるステップ
を主に説明する。
(3-a)ＣＰＵ１８は、スイッチ駆動回路３５を制御し
て、奇数番の第１のスイッチＳ1，Ｓ3，…をオフ、偶数
番の第１のスイッチＳ2，Ｓ4，…をオンさせ、また奇数
番の第２スイッチＰ1，Ｐ3…をオン、偶数番の第２スイ
ッチＰ2，Ｐ4，…をオフさせる。
て、奇数番の第１のスイッチＳ1，Ｓ3，…をオフ、偶数
番の第１のスイッチＳ2，Ｓ4，…をオンさせ、また奇数
番の第２スイッチＰ1，Ｐ3…をオン、偶数番の第２スイ
ッチＰ2，Ｐ4，…をオフさせる。
(3-f)電路に振動、衝撃が与えられ、例えば電路1と
2との間で瞬接が発生すれば、電路1の出力電圧は一瞬
の間、Ｈ→Ｌ→Ｈに変化する。
2との間で瞬接が発生すれば、電路1の出力電圧は一瞬
の間、Ｈ→Ｌ→Ｈに変化する。
(3-g)初めのＨ→Ｌの変化により不一致回路211の出力は
ＬよりＨに変化し、オア回路３３のＨ出力によりラッチ
指令パルス発生回路３４はトリガされて、ラッチ指令パ
ルスがラッチ回路１４1〜１４nに与えられる。
ＬよりＨに変化し、オア回路３３のＨ出力によりラッチ
指令パルス発生回路３４はトリガされて、ラッチ指令パ
ルスがラッチ回路１４1〜１４nに与えられる。
(3-m)ＣＰＵ１８は、第１次の瞬接試験の終了を表示及
び記憶させる。
び記憶させる。
瞬接試験において、高レベルを与える電路と低レベルを
与える電路を変更して試験する場合には、ＲＯＭ１９に
格納されたシステムプログラムの電路レベル変更設定プ
ログラムに従って、上記(3-a)〜(3-m)と同様の動作が繰
返し行われる。
与える電路を変更して試験する場合には、ＲＯＭ１９に
格納されたシステムプログラムの電路レベル変更設定プ
ログラムに従って、上記(3-a)〜(3-m)と同様の動作が繰
返し行われる。
上記のステップ(2-e)において、検査員が初期データＤ1
〜Ｄnの記憶完了の表示を見て振動、衝撃試験機を始動
させるものとしたが、ＣＰＵ18がＩ／０３７を介して始
動させることもできる。またステップ(2-k)において、
振動、衝撃試験が始動してより所定時間経過後に自動的
に停止するものとしたが、ＣＰＵ１８がＩ／Ｏ３７を介
して停止させるようにしてもよい。
〜Ｄnの記憶完了の表示を見て振動、衝撃試験機を始動
させるものとしたが、ＣＰＵ18がＩ／０３７を介して始
動させることもできる。またステップ(2-k)において、
振動、衝撃試験が始動してより所定時間経過後に自動的
に停止するものとしたが、ＣＰＵ１８がＩ／Ｏ３７を介
して停止させるようにしてもよい。
「考案の効果」 この考案によれば、１台の試験機で瞬断と瞬接の試験を
連続的に行うことができ、従来のように、被検査品を一
方の試験機から取り外して他方の試験機に取付けると言
った手間がはぶけ、それだけ試験効率を向上できる。ま
た１台の試験機で瞬断と瞬接との試験を行うようにした
ので、試験機内の各構成回路の利用率（稼動率）がほぼ
２倍に向上し、設備費が大幅に低減できると共に床面積
の縮減にもつながる。
連続的に行うことができ、従来のように、被検査品を一
方の試験機から取り外して他方の試験機に取付けると言
った手間がはぶけ、それだけ試験効率を向上できる。ま
た１台の試験機で瞬断と瞬接との試験を行うようにした
ので、試験機内の各構成回路の利用率（稼動率）がほぼ
２倍に向上し、設備費が大幅に低減できると共に床面積
の縮減にもつながる。
この考案の試験機ではプログラムによって各電路に与え
る電圧レベルを自由に変更することができるので、特に
瞬接試験において、電路が立体的に配置された種々の接
続部品に柔軟に対応することが可能である。
る電圧レベルを自由に変更することができるので、特に
瞬接試験において、電路が立体的に配置された種々の接
続部品に柔軟に対応することが可能である。
第１図はこの考案の実施例を示すブロック図、第２図は
第１図の瞬断試験に関する動作フローチャート、第３図
は第１図の瞬接試験に関する動作の一部を示す動作フロ
ーチャート、第４図は従来の瞬断試験機のブロック図、
第５図は従来の瞬接試験機のブロック図である。
第１図の瞬断試験に関する動作フローチャート、第３図
は第１図の瞬接試験に関する動作の一部を示す動作フロ
ーチャート、第４図は従来の瞬断試験機のブロック図、
第５図は従来の瞬接試験機のブロック図である。
Claims (1)
- 【請求項１】被検査品の各電路の入力端子を共通電位点
に接続すると共に出力端子を抵抗器を介して直流電源に
接続し、上記出力端子の電圧の低レベルより高レベルへ
の変化により瞬断を検出し、 上記被検査品の複数の電路の内の所定の電路の出力端子
を抵抗器を介して直流電源に接続すると共に残りの電路
の入力端子を共通電位点に接続し、上記出力端子の電圧
の高レベルより低レベルへの変化により瞬接を検出する
電路瞬断瞬接試験機において、 コンピュータと、 その操作部と、 表示、記録部と、 上記被検査品の各電路と対応して、一端がその電路の入
力端子に、他端が共通電位点にそれぞれ接続され、上記
コンピュータによりオン、オフ制御される複数の第１ス
イッチと、 上記被検査品の各電路と対応して、一端がその電路の出
力端子に、他端が抵抗器を介して直流電源にそれぞれ接
続され、上記コンピュータによりオン、オフ制御される
複数の第２スイッチと、 上記各電路の出力端子の電圧波形を整形する整形回路
と、 ラッチ指令パルスを供給される度に、上記整形回路の各
出力電圧をラッチする複数のラッチ回路と、 それらの各ラッチ回路の出力と上記各整形回路の出力と
の不一致を検出する複数の不一致回路と、 上記コンピュータにより起動されたとき及びその後に上
記不一致回路の出力によりトリガされたとき、ラッチ指
令パルスを上記複数のラッチ回路に与えるラッチパルス
発生回路と、 上記コンピュータにより制御され、上記各ラッチ回路の
出力を選択的に切換えて上記コンピュータに入力するマ
ルチプレクサと、 を具備すると共に、 上記コンピュータは、上記各ラッチ回路の出力のレベル
変化を検出し、その変化状況とその電路の記号とを上記
表示、記録部に表示、又は記録させるようにしたことを
特徴とする、 電路瞬断瞬接試験機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6074689U JPH0611492Y2 (ja) | 1989-05-24 | 1989-05-24 | 電路瞬断瞬接試験機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6074689U JPH0611492Y2 (ja) | 1989-05-24 | 1989-05-24 | 電路瞬断瞬接試験機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02150579U JPH02150579U (ja) | 1990-12-26 |
| JPH0611492Y2 true JPH0611492Y2 (ja) | 1994-03-23 |
Family
ID=31588377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6074689U Expired - Lifetime JPH0611492Y2 (ja) | 1989-05-24 | 1989-05-24 | 電路瞬断瞬接試験機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611492Y2 (ja) |
-
1989
- 1989-05-24 JP JP6074689U patent/JPH0611492Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02150579U (ja) | 1990-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772845A (en) | Cable continuity testor including a sequential state machine | |
| EP0011352B1 (en) | Method of and apparatus for testing electronic circuit assemblies and the like | |
| JPH05280658A (ja) | 多重負荷を切り換える電子制御装置 | |
| JPH05256911A (ja) | 集積回路の入力および出力の電気パラメータの試験方法 | |
| JPH0611492Y2 (ja) | 電路瞬断瞬接試験機 | |
| US6671653B2 (en) | Semiconductor test system and monitor apparatus thereof | |
| US4002974A (en) | Method and apparatus for testing circuits | |
| JP2010002315A (ja) | 半導体試験装置とそのｄｃ特性試験方法 | |
| RU2009518C1 (ru) | Способ контроля контактирования кмоп-бис и устройство для его осуществления | |
| JPH0643744Y2 (ja) | 電路導通・短絡検査機 | |
| JPH0421106Y2 (ja) | ||
| JPH0329752Y2 (ja) | ||
| JP2569487B2 (ja) | 電圧マージン試験装置 | |
| US5130648A (en) | Instrument for checking the operational state of an ic-circuit | |
| KR0175828B1 (ko) | 부하 자기진단장치 | |
| JPH02196970A (ja) | 半導体集積回路の試験装置 | |
| SU1305688A1 (ru) | Устройство контрол цифровых блоков | |
| SU1357883A1 (ru) | Устройство дл контрол электрических цепей | |
| JP2607447Y2 (ja) | 表示体駆動用半導体装置 | |
| JPS6126628B2 (ja) | ||
| JP2000097994A (ja) | 半導体試験装置 | |
| TW305939B (en) | The first-in first-out IC testing system | |
| JPS5994195A (ja) | 自動販売機の表示テスト方法 | |
| JPH0776781B2 (ja) | 回路基板検査装置 | |
| KR930010559A (ko) | 아이씨 시험 접속 제어회로 |