JPH05256911A - 集積回路の入力および出力の電気パラメータの試験方法 - Google Patents

集積回路の入力および出力の電気パラメータの試験方法

Info

Publication number
JPH05256911A
JPH05256911A JP4262385A JP26238592A JPH05256911A JP H05256911 A JPH05256911 A JP H05256911A JP 4262385 A JP4262385 A JP 4262385A JP 26238592 A JP26238592 A JP 26238592A JP H05256911 A JPH05256911 A JP H05256911A
Authority
JP
Japan
Prior art keywords
test
input
output
pad
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4262385A
Other languages
English (en)
Inventor
William D Farwell
ウイリアム・デー・ファーウエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH05256911A publication Critical patent/JPH05256911A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、Ｉ／Ｏパッドに接触する必要なし
に集積回路のＩ／Ｏの試験を行うことができる試験回路
を得ることを目的とする。 【構成】 試験観察バス35と、試験観察バス35に接続さ
れた試験観察パッド31と、試験駆動バス29と、試験駆動
バス29に接続された試験駆動パッド 37 と、選択された
入出力パッド20を試験観察バス35および試験駆動バス29
に導電的に接続するように制御する各入力および出力に
関連する複数の選択手段とを備え、それらの選択手段は
関連する入出力パッド20と試験駆動バス29の間に接続さ
れた試験駆動伝送ゲート27と、入出力パッド20と試験観
察バス35の間に接続された観察伝送ゲート30とを含み、
入力および出力電気パラメータが入出力パッドを物理的
にプローブすることなく試験できることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に集積回路用の試
験回路、特に入力および出力（Ｉ／Ｏ）の外部的にアク
セス可能なＩ／Ｏパッドを互いに物理的に接触すること
なく集積回路のＩ／Ｏについての電気的試験を許容する
試験回路に関する。
【０００２】
【従来の技術】集積回路は一般に自動試験装置（ＡＴ
Ｅ）によって試験され、典型的に試験される集積回路の
各Ｉ／Ｏパッドに対するプローブを備えている。既知の
ＡＴＥ試験に関して重要なことは、Ｉ／Ｏパッドに対す
るプローブの損傷の可能性、全てのＩ／Ｏパッドと直接
接触しなければならない試験装置の複雑性、接触可能な
最大の数のＩ／Ｏパッドに関するＡＴＥ能力によるＩ／
Ｏの数の制限、および接触されるべきＩ／Ｏパッドの数
の直接の関数であるＡＴＥのコストである。
【０００３】
【発明が解決しようとする課題】したがって、本発明の
目的は、Ｉ／Ｏパッドに接触或いはプローブする必要な
しに集積回路のＩ／Ｏの試験を許容する試験回路を提供
することである。本発明の別の目的は、Ｉ／Ｏの数を制
限することなく集積回路のＩ／Ｏの試験を許容する試験
回路を提供することである。
【０００４】
【課題を解決するための手段】上記および他の利点は入
力バッファによって与えられた入力機能および出力バッ
ファによって与えられた出力機能を有する集積回路によ
って構成された本発明の試験回路によって与えられる。
試験回路は試験駆動バス、それに接続される試験駆動パ
ッド、試験観察バス、およびそれに接続される試験観察
パッドを含む。関連するＩ／Ｏパッドと試験駆動バスの
間に接続された試験駆動伝送ゲートおよび関連するＩ／
Ｏパッドと試験観察バスの間に接続された試験観察伝送
ゲートは各Ｉ／Ｏに関連する。各パッド用の伝送ゲート
は走査制御レジスタによって並列に制御され、分離導電
トレースによってＩ／Ｏパッドに接続される。Ｉ／Ｏは
入力機能を有するならば、入力バッファの入力は試験駆
動伝送ゲートに対する分離した導電トレースによってＩ
／Ｏパッドに接続され、一方もしＩ／Ｏは出力機能を有
するならば、出力駆動装置の出力は試験観察伝送ゲート
に対する分離した導電トレースによってＩ／Ｏパッドに
接続される。分離した導電トレースを設けることによっ
て、入力および出力トレースの連続性は各Ｉ／Ｏパッド
をプローブすることなくＩ／Ｏの電気的試験を行ってい
るうちに検査されることができる。
【０００５】
【実施例】本発明はＩ／Ｏ機能に関連するＩ／Ｏパッド
を物理的にプローブすることなく集積回路の入力および
出力機能の電気パラメータの試験を許容するために集積
回路のような回路装置に結合されることが可能な試験回
路に関する。本発明によると、各試験制御回路はそれぞ
れＩ／Ｏ機能を設けられ、そのような試験制御回路は共
通に試験パッドに接続されている試験バスに接続され
る。試験は試験のためのＩ／Ｏを選択するために試験制
御回路を制御し、試験バスの１つに試験信号を供給し、
試験バスによって電気パラメータを観察することによっ
て行われる。
【０００６】図１は、入力信号が受信され出力信号が得
られる関連するＩ／Ｏパッド20に接続されている入力バ
ッファ11および３状態出力駆動装置13を含む２方向性Ｉ
／Ｏ機能によって利用される本発明の試験回路を概略的
に示す。入力バッファ11の出力は集積回路の内部論理装
置に接続され、３状態駆動装置13の入力は２−１マルチ
プレクサ21によって与えられ、このマルチプレクサ21の
入力は集積回路の内部論理装置および出力駆動制御走査
フリップフロップ23のＱ出力によって供給される。３状
態駆動装置の制御入力はバッファ制御走査フリップフロ
ップ25のＱ出力によって供給される。入力バッファ11の
出力は他の入力バッファの出力と並列にＡＮＤゲートツ
リー111 およびＯＲゲートツリー113 に接続される。Ａ
ＮＤゲートツリーの出力は試験パッド115 に接続され、
ＯＲゲートツリーの出力は試験パッド117 に接続され
る。所望の試験能力に依存して、ＡＮＤゲートツリーと
ＯＲゲートツリーの一方または両方は関連する試験パッ
ドと共に省略できる。
【０００７】試験駆動伝送ゲート27の一方のポートおよ
び入力バッファ11の入力は入力導電トレース17によって
関連するＩ／Ｏパッド20に接続される。試験駆動伝送ゲ
ートの他方のポートは試験駆動バス27に接続される。試
験観察伝送ゲート33の一方のポートおよび３状態出力駆
動装置13の出力は出力導電トレース19によって関連する
Ｉ／Ｏパッド20に接続される。試験観察伝送ゲート33の
他方のポートは試験観察バス35に接続される。他の２方
向性Ｉ／Ｏ機能の入力導電トレースはまた各試験駆動伝
送ゲートを介して試験駆動バスに結合され、一方他の２
方向性Ｉ／Ｏ機能の入力導電トレースはまた各試験観察
伝送ゲートを介して試験観察バスに結合される。
【０００８】試験駆動伝送ゲート27および試験観察伝送
ゲート33は二極単投式の形態の伝送ゲート制御走査フリ
ップフロップ39のＱ出力によって並列に制御され、それ
によって両伝送ゲート27,33 は同時にオンまたはオフに
なる。
【０００９】試験駆動バス29は外部的にアクセス可能な
試験駆動パッド31に接続され、一方試験観察バス35は外
部的にアクセス可能な試験観察パッド37に接続される。
【００１０】図２を参照すると、破線で示された制御ラ
インに接続された３状態駆動装置のような出力駆動装置
13を含む専用出力機能によって利用される本発明の試験
回路が概略的に示されている。出力駆動装置13の入力は
２−１マルチプレクサ21によって供給され、そのマルチ
プレクサ21の入力は集積回路の内部論理装置および出力
駆動制御走査フリップフロップ23のＱ出力によって供給
される。出力駆動装置13が３状態駆動装置であるなら
ば、制御入力はバッファ制御走査フリップフロップ25の
Ｑ出力によって供給される。出力駆動装置13の出力は試
験観察伝送ゲート33を介して試験観察バス35に結合され
る出力導電トレース19によって関連するＩ／Ｏパッド20
に接続される。試験駆動トレース117 は関連するＩ／Ｏ
パッド20と試験駆動伝送ゲート27の一方のポートの間に
接続され、その他方のポートは試験駆動バス29に接続さ
れる。他の専用出力機能の試験駆動導電トレースはまた
各試験駆動伝送ゲートを介して試験駆動バス29に結合さ
れ、一方他の専用出力機能の出力導電トレースはまた各
試験観察伝送ゲートを介して試験観察バスに結合され
る。試験駆動伝送ゲート27および試験観察伝送ゲート33
は二極単投式の伝送ゲート制御走査フリップフロップ39
のＱ出力によって並列に制御され、それによって両伝送
ゲート27,33 は同時にオンまたはオフになる。
【００１１】図３を参照すると、出力が集積回路の内部
論理装置に接続される入力駆動装置11を含む専用入力機
能によって利用され、また図１に示されたＡＮＤゲート
ツリー111 の入力およびＮＯＲゲートツリー113 の入力
として利用される本発明の試験装置が概略的に示されて
いる。入力バッファ11の入力は試験駆動伝送ゲート27を
介して試験駆動バス29に結合される入力導電トレース17
によって関連するＩ／Ｏパッド30に接続される。試験観
察トレース119 は関連するＩ／Ｏパッド30と試験観察伝
送ゲート33の一方のポートの間に接続され、その他方の
ポートは試験観察バス35に接続される。他の専用入力機
能の入力導電トレースはまた各試験駆動伝送ゲートを介
して試験駆動バスに結合され、一方他の専用入力機能の
試験観察導電トレースはまた各試験観察伝送ゲートを介
して試験観察バスに結合される。試験駆動伝送ゲート27
および試験観察伝送ゲート33は二極単投式の伝送ゲート
制御走査フリップフロップ39のＱ出力によって並列に制
御され、それによって両伝送ゲート27,33 は同時にオン
またはオフになる。
【００１２】各Ｉ／Ｏに対して、分離した導電トレース
は関連するＩ／Ｏパッドと関連する試験駆動伝送ゲート
27および試験観察伝送ゲート33との間のそれぞれの接続
のために設けられている。特定のＩ／Ｏが入力機能を与
えるならば、入力バッファはＩ／Ｏパッドと試験駆動伝
送ゲートの間に接続された導電トレースによってＩ／Ｏ
パッドに接続される。特定のＩ／Ｏが出力機能を与える
ならば、出力駆動装置はＩ／Ｏパッドと試験観察伝送ゲ
ートの間に接続された導電トレースによってＩ／Ｏパッ
ドに接続される。ここで十分に説明されるように、分離
した導電トレースはＩ／Ｏパッドをプローブせずに検査
するＩ／Ｏパッドに接続することが可能である。
【００１３】通常の境界走査技術によると、２方向性Ｉ
／Ｏおよび専用出力の出力駆動制御フリップフロップ2
3、２方向性Ｉ／Ｏおよび３状態を有する専用出力のバ
ッファ制御走査フリップフロップ25、および全Ｉ／Ｏ用
の伝送ゲート制御フリップフロップ39は単一の走査レジ
スタ連鎖として接続されることができる。その代わり
に、それらは出力駆動制御、３状態バッファ制御、およ
び伝送ゲート制御の試験機能に対応する多重連鎖として
接続されることができる。
【００１４】本発明の試験回路は一般に次の素子、すな
わち：２つの導体トレース（入力、出力、試験駆動、ま
たは試験観察）、２つの伝送ゲート27,33 、および伝送
ゲート制御走査フリップフロップ39の各Ｉ／Ｏ機能に対
する付加を必要とする。さらに、試験駆動バス29、試験
観察バス35、試験駆動パッド31、および試験観察パッド
37はまた予め設けられていないならばＡＮＤゲートツリ
ー111 およびＯＲゲートツリー113 と共に集積回路に付
加される。
【００１５】次の試験手順の例示した実施例は自動試験
装置（ＡＴＥ）を有する開示された試験回路によって実
行可能である。 ［出力試験］ ［２方向性Ｉ／Ｏおよび専用出力の出力駆動試験］ ［Ｎ番目の駆動装置による“１”状態の試験］ １．走査制御装置によって１出力を供給するようにＮ番
目の駆動装置を設定する。 ２．走査制御装置によってＮ番目の駆動装置の伝送ゲー
トをオンにし、走査制御装置によって他の出力の伝送ゲ
ートをオフにする。 ３．ＡＴＥによって試験駆動バスを０ボルトに設定す
る。 ４．同時にＡＴＥによって試験駆動バスの電流を測定
し、ＡＴＥによって試験観察バスの電圧を測定する。 ５．その結果得られた電流および電圧測定は出力駆動装
置電圧および電流特性上のポイントを限定する。もし電
圧および電流測定が最小および最大の予想電圧および電
流特性内にあるならば、駆動装置は試験にパスしてい
る。 ６．出力機能を有する各Ｉ／Ｏに対して１〜５を繰返
す。 ［Ｎ番目の駆動装置による“０”状態の試験］この試験
は、Ｎ番目の駆動装置が“０”を駆動するように設定さ
れることを除いて“１”状態の試験と同様に行われる。
試験駆動電圧は正の電圧（例えば“１”状態に対応する
電圧）に設定され、異なる最大および最小の予想電圧お
よび電流特性が利用される。
【００１６】［入力試験］ ［２方向性Ｉ／Ｏのみを有する装置の入力しきい値試
験］ １．ゲートツリーは観察に対する全入力を共にゲートで
制御するために必要である。ゲートツリーはＡＮＤ機能
またはＯＲ機能でよい。 ２．走査制御装置によってＮ番目のＩ／Ｏに関連する出
力駆動装置をディスエネーブルする。 ３．Ｎ番目の入力バッファの出力が状態（例えばＡＮＤ
ゲートツリーで全て１であり、ＯＲゲートツリーで全て
０である）を変化させるとき、残りのＩ／Ｏの出力駆動
装置をゲートツリーを形成する状態に設定する。 ４．Ｎ番目のＩ／Ｏの伝送ゲートをオンに切換える。 ５．ＡＴＥによって試験駆動バスの上下ランプ電圧を供
給する。 ６．試験観察パッドによって電圧を測定し、入力バッフ
ァはゲート試験パッドにおける状態の変化によって示さ
れたように転移する。 ７．入力機能を有する各Ｉ／Ｏに対して繰返す。 ［専用入力を有する装置の別の入力しきい値試験］ １．各ＡＮＤおよびＯＲ機能等を与える２つのゲートツ
リーは観察に対する全入力を共にゲートで制御するため
に必要である。 ２．走査制御装置によって任意の２方向性Ｉ／Ｏの出力
駆動装置をディスエネーブルする。 ３．入力機能を有する全てのＩ／Ｏに対して全ての伝送
ゲートをオンに切換える。 ４．ＡＴＥによって試験駆動バスの上下ランプ電圧を供
給する。 ５．試験観察パッドの電圧を監視する。 ６．上方ランプ試験電圧が論理１に対する予め定められ
た最小しきい値にある（これは最小特定電圧であり、そ
れによって全入力は論理１に転移すべきである）ときの
ＡＮＤゲートツリー変化出力が論理１であるならば、全
入力は０から１への転移に対して設計明細内にある。 ７．下方ランプ試験電圧が論理０に対する予め定められ
た最大しきい値にある（これは最大特定電圧であり、そ
れによって全入力は０に転移すべきである）ときのＯＲ
ゲートツリーの出力が論理０であるならば、全入力は１
から０への転移に対して設計明細内にある。
【００１７】［入力、３状態出力、および２方向性Ｉ／
Ｏの漏洩試験］ １．試験されるＮ番目のＩ／Ｏが専用３状態出力または
２方向性Ｉ／Ｏであるならば、走査制御装置によって出
力駆動装置をディスエネーブルする。 ２．論理０を駆動するように専用出力駆動装置を含む残
りの全ての出力駆動装置を設定する。 ３．Ｎ番目のＩ／Ｏの伝送ゲートをオンに切換える。 ４．ＡＴＥによって試験バスの論理０電圧を駆動し、Ａ
ＴＥによってＮ番目のＩ／Ｏからの論理０レベル漏洩電
流を観察する。（全ての他の出力は論理０の電圧にある
ので、閉鎖された伝送ゲートを横切るスプリアス漏洩を
避けることができる。） ５．論理１を駆動するように専用出力駆動装置を含む残
りの出力駆動装置を設定する。 ６．ＡＴＥによって試験バスの論理１電圧を駆動し、Ａ
ＴＥによってＮ番目のＩ／Ｏからの論理１漏洩電流を観
察する。（全ての他の出力は論理１の電圧にあるなら
ば、閉鎖された伝送ゲートを横切るスプリアス漏洩は避
けられる。） ［Ｉ／Ｏパッドの連続性］Ｉ／Ｏパッドと各入力および
出力バッファの間の各トレースの連続性は上記試験の成
功した完了に基づいて変化されるであろう。しきい値の
試験中の入力に対して、試験観察パッドは試験駆動パッ
ドによって駆動された電圧になければならない。入力ト
レースまたは出力トレースの開放はエラーを生じさせ
る。 （しきい値試験の特定化） （もしバッファと伝送ゲートへの接続部の間が開放され
るならばどうするか）駆動試験中の出力に対して、入力
トレースまたは出力トレースのいずれかの開放は試験駆
動パッドによってゼロ電流を生成し、またそれはエラー
の結果である。
【００１８】以上、集積回路上の数個の信号パッドのみ
をプローブすることによる自動試験、高い組立てレベル
での試験、およびシステム中の試験を有利に行うことが
可能な集積回路試験構造が開示された。数個の信号パッ
ドをプローブすることにより自動試験をエネーブルする
結果として、試験装置はより簡単で低コストであり、Ｉ
／Ｏカウントに関する自動試験装置制限は回避され、自
動試験装置のコストは減少される。
【００１９】以上、本発明の特定の実施例を説明して例
示したが、種々の変形および変更は添付特許請求の範囲
によって限定されるような本発明の技術的範囲から逸脱
することなく当業者によって為されることができる。
【図面の簡単な説明】
【図１】２方向性Ｉ／Ｏによって構成された本発明の試
験回路構造の概略図。
【図２】割当て出力機能によって構成された本発明の試
験回路構造の概略図。
【図３】割当て入力機能によって構成された本発明の試
験回路構造の概略図。
【符号の説明】
11…入力駆動装置、13…３状態出力駆動装置、17…導電
トレース、19…出力導電トレース、27…試験駆動バス、
31…試験駆動パッド、33…試験観察伝送ゲート、35…試
験観察バス、37…試験観察パッド、111,113 …ゲートツ
リー。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数の入力および出力を有し、出力機能
    は関連する入出力パッドに接続された出力駆動装置によ
    って与えられ、入力機能は関連する入出力パッドに接続
    された入力バッファによって与えられる試験回路におい
    て、 試験観察バスと、 前記試験観察バスに接続された試験観察パッドと、 試験駆動バスと、 前記試験駆動バスに接続された試験駆動パッドと、 選択された入出力パッドを前記試験観察バスおよび前記
    試験駆動バスに導電的に接続するように制御する各入力
    および出力に関連する複数の選択手段とを具備し、 入力および出力の電気パラメータは入出力パッドを物理
    的にプローブすることなく試験されることができること
    を特徴とする試験回路。
  2. 【請求項２】 前記複数の選択手段は各入力および出力
    に対して、 関連する入出力パッドと前記試験駆動バスの間に導電的
    に接続された試験駆動伝送ゲートと、 関連する入出力パッドと前記試験観察バスの間に導電的
    に接続された観察伝送ゲートとを含んでいる請求項１記
    載の試験回路。
  3. 【請求項３】 ゲートツリーをさらに含み、その入力は
    前記入出力パッドに接続された入力バッファの出力によ
    って供給される請求項１記載の試験回路。
  4. 【請求項４】 第１および第２のゲートツリーをさらに
    含み、その入力は入力機能を有する入力および出力の入
    力バッファの出力によって供給される請求項１記載の試
    験回路。
  5. 【請求項５】 複数の２方向性入力および出力を有し、
    出力機能は３状態駆動装置によって与えられ、入力機能
    は入力バッファによって与えられる試験回路において、 ３状態駆動装置の出力と各入出力パッドの間にそれぞれ
    接続された複数の出力導電トレースと、 入力バッファの入力と各入出力パッドの間にそれぞれ接
    続された複数の入力導電トレースと、 試験観察バスと、 前記試験観察バスに接続された試験観察パッドと、 試験駆動バスと、 前記試験駆動バスに接続された試験駆動パッドと、 選択された２方向性入出力パッドを前記試験観察バスお
    よび前記試験駆動バスに導電的に接続するように制御す
    る各２方向性入力および出力に関連する複数の選択手段
    とを具備し、 入力および出力の電気パラメータは入出力パッドを物理
    的にプローブすることなく試験されることができること
    を特徴とする試験回路。
  6. 【請求項６】 前記複数の選択手段は各２方向性入力お
    よび出力に対して、 関連する２方向性入出力パッドと前記試験駆動バスの間
    に導電的に接続された試験駆動伝送ゲートと、 関連する２方向性入出力パッドと前記試験観察バスの間
    に導電的に接続された観察伝送ゲートとを含んでいる請
    求項５記載の試験回路。
  7. 【請求項７】 ゲートツリーをさらに含み、その入力は
    前記入出力パッドに接続された入力バッファの出力によ
    って供給される請求項５記載の試験回路。
  8. 【請求項８】 第１および第２のゲートツリーをさらに
    含み、その入力は２方向性入力および出力の入力バッフ
    ァの出力によって供給される請求項５記載の試験回路。
JP4262385A 1991-09-30 1992-09-30 集積回路の入力および出力の電気パラメータの試験方法 Pending JPH05256911A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76879691A 1991-09-30 1991-09-30
US768796 1991-09-30

Publications (1)

Publication Number Publication Date
JPH05256911A true JPH05256911A (ja) 1993-10-08

Family

ID=25083505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4262385A Pending JPH05256911A (ja) 1991-09-30 1992-09-30 集積回路の入力および出力の電気パラメータの試験方法

Country Status (4)

Country Link
US (1) US5457381A (ja)
EP (1) EP0535617A2 (ja)
JP (1) JPH05256911A (ja)
KR (1) KR930006876A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847561A (en) * 1994-12-16 1998-12-08 Texas Instruments Incorporated Low overhead input and output boundary scan cells
US5589777A (en) * 1995-06-21 1996-12-31 Hewlett-Packard Company Circuit and method for testing a disk drive head assembly without probing
DE19528733C1 (de) * 1995-08-04 1997-01-02 Siemens Ag Integrierte Schaltung
JP3607760B2 (ja) * 1995-10-13 2005-01-05 富士通株式会社 半導体集積回路装置
US5751158A (en) * 1995-11-07 1998-05-12 Micron Technology, Inc. Method and apparatus for selectively deriving a boosted voltage exceeding an internal voltage
US5677914A (en) * 1996-04-25 1997-10-14 Hughes Electronics Test vectro feed-thru
US5787098A (en) * 1996-07-29 1998-07-28 International Business Machines Corporation Complete chip I/O test through low contact testing using enhanced boundary scan
US6021366A (en) * 1997-06-30 2000-02-01 Chrysler Corporation Method for testing electrical wiring buck of vehicle
US6405335B1 (en) * 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
JPH11354594A (ja) * 1998-06-08 1999-12-24 Mitsubishi Electric Corp 半導体装置
US6219812B1 (en) * 1998-06-11 2001-04-17 Sun Microsystems, Inc. Apparatus and method for interfacing boundary-scan circuitry with DTL output drivers
US6556938B1 (en) * 2000-08-29 2003-04-29 Agilent Technologies, Inc. Systems and methods for facilitating automated test equipment functionality within integrated circuits
KR100710149B1 (ko) * 2000-12-28 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시소자
JP2003308644A (ja) * 2002-04-09 2003-10-31 Toshiba Corp ディスク記憶装置及び同装置における代替セクタアクセス方法
US7282376B2 (en) * 2004-10-28 2007-10-16 Hitachi Global Storage Technologies Netherlands Bv System, method, and apparatus for electrically testing lead-to-lead shorting during magnetoresistive sensor fabrication
US7612574B2 (en) * 2007-01-25 2009-11-03 Micron Technology, Inc. Systems and methods for defect testing of externally accessible integrated circuit interconnects
KR101201860B1 (ko) * 2010-10-29 2012-11-15 에스케이하이닉스 주식회사 반도체 장치와 그 테스트 방법 및 제조방법
US9500700B1 (en) * 2013-11-15 2016-11-22 Xilinx, Inc. Circuits for and methods of testing the operation of an input/output port
US10067189B1 (en) * 2017-03-20 2018-09-04 Xilinx, Inc. Input/output path testing and characterization using scan chains

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
US4931722A (en) * 1985-11-07 1990-06-05 Control Data Corporation Flexible imbedded test system for VLSI circuits
JPH0691140B2 (ja) * 1986-07-11 1994-11-14 日本電気株式会社 半導体集積回路
US4782283A (en) * 1986-08-22 1988-11-01 Aida Corporation Apparatus for scan testing CMOS integrated systems
US4894605A (en) * 1988-02-24 1990-01-16 Digital Equipment Corporation Method and on-chip apparatus for continuity testing

Also Published As

Publication number Publication date
EP0535617A2 (en) 1993-04-07
US5457381A (en) 1995-10-10
KR930006876A (ko) 1993-04-22

Similar Documents

Publication Publication Date Title
JPH05256911A (ja) 集積回路の入力および出力の電気パラメータの試験方法
US4855669A (en) System for scan testing of logic circuit networks
US5047710A (en) System for scan testing of logic circuit networks
JPH05256921A (ja) デジタルシステムの相互接続を試験する装置
KR19990082339A (ko) 집적된 회로 장치 시험용 어셈블리 및 방법
US6691269B2 (en) Method for scan controlled sequential sampling of analog signals and circuit for use therewith
KR100905507B1 (ko) 고전압 기능부를 가진 핀 전자기기
US5457380A (en) Circuit-test fixture that includes shorted-together probes
US6260163B1 (en) Testing high I/O integrated circuits on a low I/O tester
JP3527814B2 (ja) 集積回路
KR960003363B1 (ko) Ic 시험장치
JP2005191522A (ja) ウェハバーンインシステムにおけるｖｓパラメータ測定装置
KR100230492B1 (ko) 입/출력 핀 전자 회로
JP3053012B2 (ja) 半導体装置の試験回路および試験方法
KR930006962B1 (ko) 반도체 시험방법
JP3586972B2 (ja) 半導体集積回路及びそのテスト方法
JPS6329277A (ja) 論理集積回路の試験装置
JP4173229B2 (ja) Ｉｃ試験装置
US5130648A (en) Instrument for checking the operational state of an ic-circuit
JPH02196970A (ja) 半導体集積回路の試験装置
JPH0593765A (ja) 論理回路の試験方法
JP2006038791A (ja) プローバ針切り換え装置、プローバ装置および半導体素子測定方法
JPH1164435A (ja) 半導体試験装置
JP2607447Y2 (ja) 表示体駆動用半導体装置
JP4234826B2 (ja) 半導体集積回路の評価方法