JPH0461311B2 - - Google Patents
Info
- Publication number
- JPH0461311B2 JPH0461311B2 JP58076583A JP7658383A JPH0461311B2 JP H0461311 B2 JPH0461311 B2 JP H0461311B2 JP 58076583 A JP58076583 A JP 58076583A JP 7658383 A JP7658383 A JP 7658383A JP H0461311 B2 JPH0461311 B2 JP H0461311B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- power supply
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 59
- 238000001514 detection method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
論理回路については、フアンクシヨンテストと
ともにDCパラメータテストをして論理回路の良
否を判定する。この発明は、論理回路のフアンク
シヨンテストとDCパラメータテストを切り換え
て測定する論理回路試験装置についてのものであ
る。
ともにDCパラメータテストをして論理回路の良
否を判定する。この発明は、論理回路のフアンク
シヨンテストとDCパラメータテストを切り換え
て測定する論理回路試験装置についてのものであ
る。
［従来技術］
次に、従来技術による論理回路試験装置の構成
を第１図により説明する。第１図の１Ａと１Ｂは
テストパターンの電圧源を接続する端子、２Ａと
２Ｂはテストパターンを接続する端子、３はDC
電源を接続する端子、４はDC検出出力を外部に
取り出す端子、５は試験される論理回路を接続す
る端子、６Ａと６Ｂは増幅器、７Ａと７Ｂはアナ
ログスイツチ、８Ａ，８Ｂ，９及び１０は信号線
をオンオフするスイツチである。
を第１図により説明する。第１図の１Ａと１Ｂは
テストパターンの電圧源を接続する端子、２Ａと
２Ｂはテストパターンを接続する端子、３はDC
電源を接続する端子、４はDC検出出力を外部に
取り出す端子、５は試験される論理回路を接続す
る端子、６Ａと６Ｂは増幅器、７Ａと７Ｂはアナ
ログスイツチ、８Ａ，８Ｂ，９及び１０は信号線
をオンオフするスイツチである。
第１図では増幅器６Ａ、アナログスイツチ７Ａ
及びスイツチ８Ａで第１の信号回路を構成し、増
幅器６Ｂ、アナログスイツチ７Ｂ及びスイツチ８
Ｂで第２の信号回路を構成する。
及びスイツチ８Ａで第１の信号回路を構成し、増
幅器６Ｂ、アナログスイツチ７Ｂ及びスイツチ８
Ｂで第２の信号回路を構成する。
第１図によりフアンクシヨンテストをするとき
は、スイツチ８Ａ，８Ｂをオン、スイツチ９，１
０をオフにする。そして、端子２Ａ，２Ｂにテス
トパターンを加え、テストパターンによりアナロ
グスイツチ７Ａ，７Ｂをオンオフする。
は、スイツチ８Ａ，８Ｂをオン、スイツチ９，１
０をオフにする。そして、端子２Ａ，２Ｂにテス
トパターンを加え、テストパターンによりアナロ
グスイツチ７Ａ，７Ｂをオンオフする。
端子２Ａからのテストパターンが論理「１」の
ときアナログスイツチ７Ａはオンになり、端子１
Ａの電圧を端子５に出力する。端子２Ｂからのテ
ストパターンが論理「０」のとき、端子１Ｂに加
えられる電圧0Vをアナログスイツチ７Ｂから端
子５に出力する。
ときアナログスイツチ７Ａはオンになり、端子１
Ａの電圧を端子５に出力する。端子２Ｂからのテ
ストパターンが論理「０」のとき、端子１Ｂに加
えられる電圧0Vをアナログスイツチ７Ｂから端
子５に出力する。
すなわち、端子２Ａ，２Ｂからのテストパター
ンにより第１の信号回路と第２の信号回路を交互
にオンオフする。これにより、端子５に接続した
論理回路に試験信号が加えられる。
ンにより第１の信号回路と第２の信号回路を交互
にオンオフする。これにより、端子５に接続した
論理回路に試験信号が加えられる。
第１図によりDCパラメータテストをするとき
は、スイツチ８Ａ，８Ｂをオフ、スイツチ９とス
イツチ１０をオンにする。DCパラメータテスト
のときは、フアンクシヨンテスト用のアナログス
イツチ７Ａ，７Ｂ側からのリーク電流を少なくす
る必要があるので、完全に回路が切れるスイツチ
をスイツチ８Ａ，８Ｂに使用する。
は、スイツチ８Ａ，８Ｂをオフ、スイツチ９とス
イツチ１０をオンにする。DCパラメータテスト
のときは、フアンクシヨンテスト用のアナログス
イツチ７Ａ，７Ｂ側からのリーク電流を少なくす
る必要があるので、完全に回路が切れるスイツチ
をスイツチ８Ａ，８Ｂに使用する。
［発明が解決しようとする課題］
第１図では、フアンクシヨンテストとDCパラ
メータテストを切り換えるためにスイツチ８Ａ，
８Ｂ，９，１０をオンオフする。この場合、スイ
ツチ８Ａ，８Ｂ，９，１０にリレーなどを使用す
るが、オンオフに１ｍｓ程度の動作時間がかか
る。このため、多数の論理回路を高速にテストす
る場合には、測定に時間がかかる。また、スイツ
チ８Ａ・８Ｂ、９，１０の動作は機械的接点を接
断するので、試験装置の他の部品に比べて寿命が
短い。
メータテストを切り換えるためにスイツチ８Ａ，
８Ｂ，９，１０をオンオフする。この場合、スイ
ツチ８Ａ，８Ｂ，９，１０にリレーなどを使用す
るが、オンオフに１ｍｓ程度の動作時間がかか
る。このため、多数の論理回路を高速にテストす
る場合には、測定に時間がかかる。また、スイツ
チ８Ａ・８Ｂ、９，１０の動作は機械的接点を接
断するので、試験装置の他の部品に比べて寿命が
短い。
この発明は、第１図の第１の信号回路と第２の
信号回路にそれぞれダイオードブリツジを採用
し、第１の信号回路と第２の信号回路を電子スイ
ツチでオンオフすることにより高速化を図るとと
もに、DCパラメータテストのときのリーク電流
が少ない論理回路試験装置の提供を目的とする。
信号回路にそれぞれダイオードブリツジを採用
し、第１の信号回路と第２の信号回路を電子スイ
ツチでオンオフすることにより高速化を図るとと
もに、DCパラメータテストのときのリーク電流
が少ない論理回路試験装置の提供を目的とする。
［課題を解決するための手段］
この課題を解決するために、この発明では、ス
イツチ１１Ａ・スイツチ１２Ａ・電源１３Ａ・電
源１４Ａ・増幅器１５・ダイオードブリツジ１６
Ａとで構成される第１の信号回路と、スイツチ１
１Ｂ・スイツチ１２Ｂ・電源１３Ｂ・電源１４
Ｂ・増幅器１５Ｂ・ダイオードブリツジ１６Ｂと
で構成される第２の信号回路と、端子３から端子
５に供給されるDC電源を接断するスイツチ１８
と、端子５から端子４に供給されるDC検出出力
を接断するスイツチ１９とを備える。
イツチ１１Ａ・スイツチ１２Ａ・電源１３Ａ・電
源１４Ａ・増幅器１５・ダイオードブリツジ１６
Ａとで構成される第１の信号回路と、スイツチ１
１Ｂ・スイツチ１２Ｂ・電源１３Ｂ・電源１４
Ｂ・増幅器１５Ｂ・ダイオードブリツジ１６Ｂと
で構成される第２の信号回路と、端子３から端子
５に供給されるDC電源を接断するスイツチ１８
と、端子５から端子４に供給されるDC検出出力
を接断するスイツチ１９とを備える。
［作用］
次に、この発明による論理回路試験装置の構成
を第２図により説明する。第２図には、第１の信
号回路と第２の信号回路があり、第１の信号回路
はスイツチ１１Ａ・スイツチ１２Ａ・電源１３
Ａ・電源１４Ａ・増幅器１５Ａ・ダイオードブリ
ツジ１６Ａで構成され、第２の信号回路はスイツ
チ１１Ｂ・スイツチ１２Ｂ・電源１３Ｂ・電源１
４Ｂ・増幅器１５Ｂ・ダイオードブリツジ１６Ｂ
で構成される。スイツチ１１Ａは端子１Ａに加え
られるテストパターン電圧をオンオフする。電源
１３Ａと電源１４Ａは、端子２に加えられるテス
トパターンにより同時にオンオフされる。利得１
の増幅器１５Ａはスイツチ１１Ａからの電圧を入
力とする。ダイオードブリツジ１６Ａは増幅器１
５Ａの出力を入力とし、電源１３Ａと電源１４Ａ
から定電流が供給され、増幅器１５Ａの出力を端
子５に出力する。スイツチ１２Ａはダイオードブ
リツジ１６Ａの出力と増幅器１５Ａの入力を接断
する。第１の測定回路の各部品に対応する第２の
測定回路の各部品も同じ性能をもつ。
を第２図により説明する。第２図には、第１の信
号回路と第２の信号回路があり、第１の信号回路
はスイツチ１１Ａ・スイツチ１２Ａ・電源１３
Ａ・電源１４Ａ・増幅器１５Ａ・ダイオードブリ
ツジ１６Ａで構成され、第２の信号回路はスイツ
チ１１Ｂ・スイツチ１２Ｂ・電源１３Ｂ・電源１
４Ｂ・増幅器１５Ｂ・ダイオードブリツジ１６Ｂ
で構成される。スイツチ１１Ａは端子１Ａに加え
られるテストパターン電圧をオンオフする。電源
１３Ａと電源１４Ａは、端子２に加えられるテス
トパターンにより同時にオンオフされる。利得１
の増幅器１５Ａはスイツチ１１Ａからの電圧を入
力とする。ダイオードブリツジ１６Ａは増幅器１
５Ａの出力を入力とし、電源１３Ａと電源１４Ａ
から定電流が供給され、増幅器１５Ａの出力を端
子５に出力する。スイツチ１２Ａはダイオードブ
リツジ１６Ａの出力と増幅器１５Ａの入力を接断
する。第１の測定回路の各部品に対応する第２の
測定回路の各部品も同じ性能をもつ。
信号線１７はダイオードブリツジ１６Ａの出力
と増幅器１５Ａの入力をスイツチ１２Ａを介して
接続し、ダイオードブリツジ１６Ｂの出力と増幅
器１５Ｂの入力をスイツチ１２Ｂを介して接続す
る。スイツチ１８は端子３から端子５に供給され
るDC電源を接断し、スイツチ１９は端子５から
端子４に供給されるDC検出出力を接断する。
と増幅器１５Ａの入力をスイツチ１２Ａを介して
接続し、ダイオードブリツジ１６Ｂの出力と増幅
器１５Ｂの入力をスイツチ１２Ｂを介して接続す
る。スイツチ１８は端子３から端子５に供給され
るDC電源を接断し、スイツチ１９は端子５から
端子４に供給されるDC検出出力を接断する。
第２図の第１の信号回路は第１図の第１の信号
回路に相当し、第２図の第２の信号回路は第１図
の第２の信号回路に相当する。第２図は、第１の
信号回路と第２の信号回路を端子２からのテスト
パターンで交互にオンオフする。
回路に相当し、第２図の第２の信号回路は第１図
の第２の信号回路に相当する。第２図は、第１の
信号回路と第２の信号回路を端子２からのテスト
パターンで交互にオンオフする。
次に、第２図の動作を説明する。フアンクシヨ
ンテストをするときは、スイツチ１１Ａ，１１Ｂ
をオン、スイツチ１２Ａ，１２Ｂをオフ、スイツ
チ１８とスイツチ１９をオフにする。端子２から
のテストパターンにより電源１３Ａ，１３Ｂ、電
源１４Ａ，１４Ｂを同時にオンオフさせる。電源
１３Ａ，１３Ｂと電源１４Ａ，１４Ｂはオンのと
き、定電流をダイオードブリツジ１６Ａ，１６Ｂ
に供給し、オフのときは供給しない。
ンテストをするときは、スイツチ１１Ａ，１１Ｂ
をオン、スイツチ１２Ａ，１２Ｂをオフ、スイツ
チ１８とスイツチ１９をオフにする。端子２から
のテストパターンにより電源１３Ａ，１３Ｂ、電
源１４Ａ，１４Ｂを同時にオンオフさせる。電源
１３Ａ，１３Ｂと電源１４Ａ，１４Ｂはオンのと
き、定電流をダイオードブリツジ１６Ａ，１６Ｂ
に供給し、オフのときは供給しない。
ダイオードブリツジ１６Ａ，１６Ｂは、電源１
３Ａ，１３Ｂと電源１４Ａ，１４Ｂから電流を供
給されると増幅器１５Ａ，１５Ｂの出力電圧を端
子５に出力する。これにより、端子５に接続した
論理回路に試験信号が加えられる。
３Ａ，１３Ｂと電源１４Ａ，１４Ｂから電流を供
給されると増幅器１５Ａ，１５Ｂの出力電圧を端
子５に出力する。これにより、端子５に接続した
論理回路に試験信号が加えられる。
DCパラメータテストをするときは、スイツチ
１１Ａ，１１Ｂをオフ、スイツチ１２Ａ，１２Ｂ
をオン、スイツチ１８とスイツチ１９をオン、電
源１３Ａ，１３Ｂと電源１４Ａ，１４Ｂをオフに
する。これにより、ダイオードブリツジ１６Ａの
出力と増幅器１５Ａの入力は信号線１７で接続さ
れるので同電位になり、ダイオードブリツジ１６
Ｂの出力と増幅器１５Ｂの入力は信号線１７で接
続されるので同電位になる。増幅器１５Ａ，１５
Ｂは利得１なので、結局ダイオードブリツジ１６
Ａ，１６Ｂの入出力は同電位になる。電源１３
Ａ，１３Ｂと電源１４Ａ，１４Ｂはオフなので、
ダイオードブリツジ１６Ａ，１６Ｂから端子５へ
のリーク電流はほとんどなくなる。
１１Ａ，１１Ｂをオフ、スイツチ１２Ａ，１２Ｂ
をオン、スイツチ１８とスイツチ１９をオン、電
源１３Ａ，１３Ｂと電源１４Ａ，１４Ｂをオフに
する。これにより、ダイオードブリツジ１６Ａの
出力と増幅器１５Ａの入力は信号線１７で接続さ
れるので同電位になり、ダイオードブリツジ１６
Ｂの出力と増幅器１５Ｂの入力は信号線１７で接
続されるので同電位になる。増幅器１５Ａ，１５
Ｂは利得１なので、結局ダイオードブリツジ１６
Ａ，１６Ｂの入出力は同電位になる。電源１３
Ａ，１３Ｂと電源１４Ａ，１４Ｂはオフなので、
ダイオードブリツジ１６Ａ，１６Ｂから端子５へ
のリーク電流はほとんどなくなる。
例えば、第１図によりDCパラメータテストを
するとき、第１図のスイツチ８Ａ，８Ｂをオンに
すると約25nAのリーク電流が流れる。これに対
し、第２図の装置のリーク電流は約3nAである。
するとき、第１図のスイツチ８Ａ，８Ｂをオンに
すると約25nAのリーク電流が流れる。これに対
し、第２図の装置のリーク電流は約3nAである。
また、第２図では切換えスイツチにアナログス
イツチを使用しているので、動作時間は約0.1ｍ
ｓ程度になり、試験装置を高速で動作させること
ができる。
イツチを使用しているので、動作時間は約0.1ｍ
ｓ程度になり、試験装置を高速で動作させること
ができる。
［実施例］
次に、この発明による実施例の構成図を第３図
により説明する。第３図では電源１３Ａ，１３Ｂ
と電源１４Ａ，１４Ｂはアナログスイツチと定電
流源で構成される。このアナログスイツチがオン
オフされることによつて、電源１３Ａ，１３Ｂと
電源１４Ａ，１４Ｂはオンオフされる。
により説明する。第３図では電源１３Ａ，１３Ｂ
と電源１４Ａ，１４Ｂはアナログスイツチと定電
流源で構成される。このアナログスイツチがオン
オフされることによつて、電源１３Ａ，１３Ｂと
電源１４Ａ，１４Ｂはオンオフされる。
端子１Ａには端子２からのテストパーンの論理
「１」のときの電圧、例えば5Vが加えられる。端
子１Ｂには端子２からのテストパターンの論理
「０」の電圧0Vが加えられる。
「１」のときの電圧、例えば5Vが加えられる。端
子１Ｂには端子２からのテストパターンの論理
「０」の電圧0Vが加えられる。
端子Ｔにはフアンクシヨンテストの場合は論理
「０」が加えられ、DCパラメータテストの場合は
論理「１」が加えられる。この制御信号によつ
て、第１図と同じようにテストモードに応じてス
イツチ１１Ａ，１１Ｂ，１２Ａ，１２Ｂ，１８，
１９をオンオフする。
「０」が加えられ、DCパラメータテストの場合は
論理「１」が加えられる。この制御信号によつ
て、第１図と同じようにテストモードに応じてス
イツチ１１Ａ，１１Ｂ，１２Ａ，１２Ｂ，１８，
１９をオンオフする。
第３図では、フアンクシヨンテストの場合、端
子２からのテストパターンが論理「１」のときは
ダイオードブリツジ１６Ａから端子５に5Vを出
力し、テストパターンが論理「０」のときは、ダ
イオードブリツジ１６Ｂから端子１Ｂの電圧0V
を端子５に出力する。
子２からのテストパターンが論理「１」のときは
ダイオードブリツジ１６Ａから端子５に5Vを出
力し、テストパターンが論理「０」のときは、ダ
イオードブリツジ１６Ｂから端子１Ｂの電圧0V
を端子５に出力する。
すなわち、フアンクシヨンテストの場合、論理
「１」のとき5Vのテストパターンが端子５から取
り出され、論理「０」のとき0Vのテストパター
ンが端子５から取り出される。
「１」のとき5Vのテストパターンが端子５から取
り出され、論理「０」のとき0Vのテストパター
ンが端子５から取り出される。
DCパラメータテストでは、ダイオードブリツ
ジ１６Ａの出力と増幅器１５Ａの入力が接続され
るとともに、ダイオードブリツジ１６Ｂの出力と
増幅器１５Ｂの入力が接続される。また、電源１
３Ａ，１３Ｂと電源１４Ａ，１４Ｂがオフにな
る。
ジ１６Ａの出力と増幅器１５Ａの入力が接続され
るとともに、ダイオードブリツジ１６Ｂの出力と
増幅器１５Ｂの入力が接続される。また、電源１
３Ａ，１３Ｂと電源１４Ａ，１４Ｂがオフにな
る。
［発明の効果］
この発明によれば、第１の信号回路と第２の信
号回路にダイオードブリツジを設け、ダイオード
ブリツジをオンオフさせるので、第１の信号回路
と第２の信号回路の高速化を図るとともに、DC
パラメータテストのときのリーク電流が少ない試
験装置を提供することができる。
号回路にダイオードブリツジを設け、ダイオード
ブリツジをオンオフさせるので、第１の信号回路
と第２の信号回路の高速化を図るとともに、DC
パラメータテストのときのリーク電流が少ない試
験装置を提供することができる。
第１図は従来技術による論理回路試験装置の構
成図、第２図はこの発明による論理回路試験装置
の構成図、第３図は第２図の実施例の構成図であ
る。 １Ａ，１Ｂ……テストパターンの電圧源を接続
する端子、２……テストパターンを接続する端
子、３……DC電源を接続する端子、４……DC検
出出力を外部に取り出す端子、５……試験される
論理回路を接続する端子、１１Ａ，１１Ｂ……ス
イツチ、１２Ａ，１２Ｂ……スイツチ、１３Ａ，
１３Ｂ……電源、１４Ａ，１４Ｂ……電源、１５
Ａ，１５Ｂ……増幅器、１６Ａ，１６Ｂ……ダイ
オードブリツジ、１７……信号線、１８……端子
３と端子５の間を接断するスイツチ、１９……端
子５と端子４の間を接断するスイツチ。
成図、第２図はこの発明による論理回路試験装置
の構成図、第３図は第２図の実施例の構成図であ
る。 １Ａ，１Ｂ……テストパターンの電圧源を接続
する端子、２……テストパターンを接続する端
子、３……DC電源を接続する端子、４……DC検
出出力を外部に取り出す端子、５……試験される
論理回路を接続する端子、１１Ａ，１１Ｂ……ス
イツチ、１２Ａ，１２Ｂ……スイツチ、１３Ａ，
１３Ｂ……電源、１４Ａ，１４Ｂ……電源、１５
Ａ，１５Ｂ……増幅器、１６Ａ，１６Ｂ……ダイ
オードブリツジ、１７……信号線、１８……端子
３と端子５の間を接断するスイツチ、１９……端
子５と端子４の間を接断するスイツチ。
Claims (1)
- 【特許請求の範囲】 １ 論理回路のフアンクシヨンテストとDCパラ
メータテストを切り換えて測定する論理回路試験
装置において、 第１の端子１Ａに加えられるテストパターン電
圧をオンオフする第１のスイツチ１１Ａと、第２
の端子２に加えられるテストパターンにより同時
にオンオフされる第１の電源１３Ａおよび第２の
電源１４Ａと、第１のスイツチ１１Ａから電圧を
入力する利得１の第１の増幅器１５Ａと、第１の
増幅器１５Ａの出力を入力とし、第１の電源１３
Ａと第２の電源１４Ａから定電流が供給され、第
１の増幅器１５Ａの出力を第３の端子５に出力す
る第１のダイオードブリツジ１６Ａと、第１のダ
イオードブリツジ１６Ａの出力と第１の増幅器１
５Ａの入力を接断する第２のスイツチ１２Ａとで
構成される第１の信号回路と、 第４の端子１Ｂに加えられるテストパターン電
圧をオンオフする第３のスイツチ１１Ｂと、第２
の端子２に加えられるテストパターンにより同時
にオンオフされる第３の電源１３Ｂおよび第４の
電源１４Ｂと、第３のスイツチ１１Ｂからの電圧
を入力とする利得１の第２の増幅器１５Ｂと、第
２の増幅器１５Ｂの出力を入力し、第３の電源１
３Ｂと第４の電源１４Ｂから定電流が供給され、
第２の増幅器１５Ｂの出力を第３の端子５に出力
する第２のダイオードブリツジ１６Ｂと、第２の
ダイオードブリツジ１６Ｂの出力と第２の増幅器
１５Ｂの入力を接断する第４のスイツチ１２Ｂと
で構成される第２の信号回路と、 第５の端子３から第３の端子５に供給される
DC電源を接断する第５のスイツチ１８と、 第３の端子５から第６の端子４に供給される
DC検出出力を接断する第６のスイツチ１９とを
備えることとを特徴とする論理回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076583A JPS59202080A (ja) | 1983-04-30 | 1983-04-30 | 論理回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58076583A JPS59202080A (ja) | 1983-04-30 | 1983-04-30 | 論理回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202080A JPS59202080A (ja) | 1984-11-15 |
| JPH0461311B2 true JPH0461311B2 (ja) | 1992-09-30 |
Family
ID=13609300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58076583A Granted JPS59202080A (ja) | 1983-04-30 | 1983-04-30 | 論理回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202080A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3599989B2 (ja) * | 1997-12-09 | 2004-12-08 | 日立ハイテク電子エンジニアリング株式会社 | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
-
1983
- 1983-04-30 JP JP58076583A patent/JPS59202080A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202080A (ja) | 1984-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0461311B2 (ja) | ||
| JP4026945B2 (ja) | 混在ｉｃ試験装置及びこのｉｃ試験装置の制御方法 | |
| US7026822B1 (en) | High voltage switching matrix for electrical safety compliance test equipment | |
| JPH03277983A (ja) | Ｄｂ型ａｓによるｄｕｔ負荷切換回路 | |
| KR20020005360A (ko) | 액정표시기의 검사용 신호분배 장치 | |
| JP3433568B2 (ja) | 終端回路 | |
| JP3495545B2 (ja) | 溶存酸素またはｐＨを測定する装置 | |
| JPS6125078A (ja) | プリント板検査装置 | |
| KR100215837B1 (ko) | 핀 일렉트로닉스 | |
| JP3461258B2 (ja) | 導電率またはｐＨを測定する装置 | |
| JP2515290Y2 (ja) | ドライバレベル可変回路 | |
| JPH0547876U (ja) | Ｉｃテスタに使用されるｄｃ測定ユニットの自己診断回路 | |
| JPS5876906A (ja) | 制御装置の自動試験方法 | |
| JPS59138347A (ja) | 半導体集積回路の出力回路 | |
| JPH0442784Y2 (ja) | ||
| SU578628A1 (ru) | Устройство дл контрол разобщенных цепей электрического монтажа | |
| JPH0426069B2 (ja) | ||
| JPH0126082B2 (ja) | ||
| JPH0329752Y2 (ja) | ||
| JPH05157793A (ja) | ショートチェック付き電源回路 | |
| JPH0654338B2 (ja) | 多層プリント配線基板のショート位置検出装置 | |
| JP2579883Y2 (ja) | Ｉｃ搬送装置用試験装置 | |
| JPH0436208Y2 (ja) | ||
| SU1661029A1 (ru) | Устройство дл контрол работоспособности релейных блоков | |
| JPH0420882A (ja) | 半導体装置の耐圧試験装置 |