JPH0442784Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は入力端子又は出力端子に比較的大き
い容量の結合コンデンサを直列に接続して動作す
るアナログ回路の試験装置にし、特に被試験アナ
ログ回路の入力端子又は出力端子に直流電圧を持
つ場合において、試験開始時にその直流電圧を駆
動増幅器によつて急速充電し試験開始までの時間
を短縮できるようにしたアナログ回路試験装置を
提供しようとするものである。

「従来技術」 例えばIC化された低周波増幅器を実動させる
場合、一般に第５図に示すようにIC₁の入力端子
２と出力端子３にそれぞれ結合コンデンサ４と５
を接続し、結合コンデンサ４及び５を介して入力
端子２に信号源６を接続すると共に出力端子３に
負荷７を接続して実動状態とされる。

このようなIC₁の例えば周波数特性或はダイナ
ミツクレンジを測定するには第６図に示すように
入力側に信号源６の代りに周波数を変化させるこ
とができる周波数発振器８を接続し、出力側に交
流電圧測定器のような試験器９を接続して測定を
行う。

又IC₁が発振器の場合には第７図に示すように
IC₁の出力端子３に結合コンデンサ５を介して例
えば周波数測定器のような試験器９を接続し、発
振周波数が規定の周波数範囲に入つているか否か
を試験するようにしている。

「考案が解決しようとする問題点」 IC₁が実動している状態では増幅器の回路構造
上入力端子２及び出力端子３に直流バイアス電圧
が発生する。このためIC₁に周波数発振器８に試
験器９を接続し、IC₁に電源電圧を印加しIC₁を実
動させた場合、結合コンデンサ４と５に入力端子
２と出力端子３に発生する直流電圧が充電されて
定常状態となる。

この定常状態に達するまでの時間は結合コンデ
ンサ４と５の容量値と周波数発振器８の出力抵抗
及び交流電圧測定器７の入力抵抗等の時定数で決
まる。結合コンデンサの容量値は低周波信号を伝
達する都合上比較的大きい容量値に選定されるた
め定常状態に達するまでの時間が比較的長くな
る。例えば結合コンデンサ４及び５の容量値が１
マイクロフアラド、試験器９の入力抵抗値が１メ
グオームであつたとすると時定数は１秒となる。
このような場合測定開始は安全を見込んで時定数
の約４倍程度に選定し４秒後に測定を開始するよ
うにしている。

このように結合コンデンサ４と５への充電に時
間が掛るためIC₁を自動試験装置によつて多量に
試験しようとすると１個のICを試験するのに時
間が掛り効率よく試験を行うことができない不都
合が生じる。

又IC化されたアナログ回路に限らずプリント
基板に実装されたアナログ回路をプリント基板毎
に試験する場合にも上記した不都合が生じる。

「問題点を解決するための手段」 この考案では被試験アナログ回路と結合コンデ
ンサの間に駆動増幅器を設け、この駆動増幅器に
よつて結合コンデンサを急速充電し、急速充電し
た後に試験状態に切替るように構成したものであ
る。

その構成としては、 Ａ 入力端子又は出力端子に直流電圧を有しこの
入力端子又は出力端子に結合コンデンサを直列
接続して動作する被試験アナログ回路と、 Ｂ この被試験アナログ回路に結合コンデンサを
介して信号を授受し被試験アナログ回路を試験
する試験器と、 Ｃ 被試験アナログ回路と結合コンデンサとの間
に設けられ入力インピーダンスが高く出力イン
ピーダンスが低い利得が１の駆動増幅器と、 Ｄ 被試験アナログ回路の入力端子又は出力端子
を駆動増幅器の入力端子と結合コンデンサの一
端に切替接続する第１スイツチと、 Ｅ 第１スイツチが駆動増幅器の入力端子に接触
している状態で駆動増幅器の出力端子を結合コ
ンデンサの一端に接続する第２スイツチと、 Ｆ 第１スイツチが駆動増幅器の入力端子に接触
している状態で結合コンデンサの他端を共通電
位点に接続し、第１スイツチが結合コンデンサ
の一端に接続している状態で結合コンデンサの
他端を被試験アナログ回路の入力端子又は出力
端子に接続する第３スイツチと、 Ｇ 試験開始時に第１スイツチ、第２スイツチ、
第３スイツチを切替制御し、被試験アナログ回
路の直流電圧を駆動増幅器を通じて結合コンデ
ンサに急速充電し、結合コンデンサへの充電が
完了した時点で被試験アナログ回路の入力端子
又は出力端子と試験器の相互間を結合コンデン
サによつて接続した状態に第１スイツチ、第２
スイツチ、第３スイツチを制御するスイツチ制
御器と、 によつて構成したものである。

「作用効果」 このような構成とすることにより試験開始に先
立つて被試験アナログ回路の入力端子又は出力端
子に発生する直流バイアス電圧を第１スイツチを
通じて利得が１の駆動増幅器の入力端子に与え、
駆動増幅器を介して被試験アナログ回路の入力端
子又は出力端子に発生する直流バイアス電圧を低
インピーダンスで結合コンデンサに与える。この
結果結合コンデンサに直流バイアス電圧と同じ電
圧を急速充電することができる。

結合コンデンサに直流バイアス電圧と同じ電圧
を充電すると第１、第２、第３スイツチが切替わ
つて試験状態に入る。

このようにこの考案によれば被試験アナログ回
路の入力端子又は出力端子に発生する直流バイア
ス電圧に等しい電圧を出力インピーダンスが低い
駆動増幅器を通じて結合コンデンサに与えるから
結合コンデンサには直流バイアス電圧に等しい電
圧も急速充電することができる。よつて試験開始
までの時間を短縮することができ、短時間に大量
の被試験アナログ回路を試験することができる。

「実施例」 第１図にこの考案の一実施例を示す。この例で
は被試験アナログ回路１が発振器の場合を示す。
従つて試験器９は周波数測定器であつて発振器の
発振周波数が予定の周波数範囲に入つているか否
かを試験する状態を示す。

被試験アナログ回路１の出力端子３には第１ス
イツチ１２の可動接点ｃを接続する。第１スイツ
チ１２の固定接点ａには被試験アナログ回路１で
発振する交流信号を除去するための低域通過フイ
ルタ１０を通じて駆動増幅器１１の入力端子１１
Ａを接続する。駆動増幅器１１の出力端子１１Ｂ
は第２スイツチ１３の固定接点ａに接続する。第
１スイツチ１２の固定接点ｂと第２スイツチ１３
の固定接点ｂを共通接続する。第２スイツチ１３
の可動接点ｃに結合コンデンサ５の一端を接続
し、結合コンデンサ５の他端を第３スイツチ１４
の可動接点ａに接続する。第３スイツチ１４の固
定接点ａは共通電位点１５に接続し、他方の固定
接点ｂは試験器９の入力端子９Ａに接続する。

１６は第１、第２、第３スイツチ１２，１３，
１４を切替制御するコントローラを示す。このコ
ントローラ１６によつて第１、第２、第３スイツ
チ１２，１３，１４をそれぞれ接点ａとｂに切替
る制御を行う。

駆動増幅器１１の具体例としては例えば第２図
に示すように演算増幅器１７に全負帰還を掛けて
利得が１となるようにしたボルテージフオロワ構
造。或は第３図に示すようにボルテージフオロワ
の出力側にダイオードブリツジによつて構成した
電流スイツチ回路１８を設け、ボルテージフオロ
ワの出力によつて電流スイツチ１８を切替制御す
る構造のものを用いることができる。第３図の構
造において結合コンデンサ５の充電電圧がボルテ
ージフオロワの出力電圧より低い場合はダイオー
ドD₂とD₃がオンとなり、結合コンデンサ５に定
電流源１９Ａから充電電流を供給し、又ボルテー
ジフオロワの出力電流は定電流源１９Ｂに吸引さ
れる。ボルテージフオロワの出力電圧と結合コン
デンサ５の電圧が一致するとダイオードブリツジ
が平衡しダイオードD₂とD₃はオフとなる。又結
合コンデンサ５の電圧がボルテージフオロワの出
力電圧より高い場合はダイオードD₁とD₄がオン
となり、結合ダイオード５の電荷はダイオード
D₄を通じて放電される。ボルテージフオロワの
出力電圧と結合コンデンサ５の電圧が一致すると
ダイオードブリツジは平衡しダイオードD₁とD₄
はオフとなる。

「実施例の動作」 上述した実施構造によれば被試験アナログ回路
１を例えば自動機械によつて所定位置に装着し電
源電圧を与える。このときコントローラ１６は第
１、第２、第３スイツチ１２，１３，１４を接点
ａに転換する。この状態で結合コンデンサ５の一
端は第３スイツチ１４を通じて共通電位点１５に
接続され、又他端は第２スイツチ１３を通じて駆
動増幅器１１の出力端子１１Ｂに接続される。駆
動増幅器１１の入力端子１１Ａは低域通過フイル
タ１０と第１スイツチ１２を通じて被試験アナロ
グ回路１の出力端子３に接続される。

よつて結合コンデンサ５には駆動増幅器１１を
通じて被試験アナログ回路１の出力端子３に発生
する直流バイアス電圧が与えられ、結合コンデン
サ５にその直流バイアス電圧に等しい電圧を充電
する。このとき駆動増幅器１１は第２図又は第３
図に示した構造とすることにより出力インピーダ
ンスを充分低い値にするとができるから結合コン
デンサ５に対する充電時定数は極く小さい値とな
る。よつて結合コンデンサ５には被試験アナログ
回路１の出力端子３に発生する直流バイアス電圧
が急速充電される。

第３図に示した定電流法によつて結合コンデン
サ５を充電する場合、結合コンデンサの最終充電
電圧をe_c定電流回路１９a.１９Ｂの電流値を
10mAとすると、e_c＝ｉ／ｃｔよりｔ＝ｃ／ｉe_cとなる。

e_c＝1vとすれば充電時間ｔはｔ＝0.1msとなる。
これに第１スイツチ、第２スイツチ。第３スイツ
チ１２，１３，１４の切換時間、約2msを加える
とｔ＝2.1msとなる。余裕を見込んでこの時間の
４倍としてもｔ＝8.4ms程度となる。

「効果」 このように極く短時間に結合コンデンサ５への
充電が完了するから被試験アナログ回路１の出力
端子３を結合コンデンサ５を通じて試験器９に接
続するまでの時間を従来と比較して大幅に短縮す
ることができる。よつて１個当たりの被試験アナ
ログ回路１の試験時間を短かくでき大量に試験す
る場合に最適である。

「考案の他の実施例」 第４図はこの考案の他の実施例を示す。第４図
において第６図と対応する部分に同一符号を付し
て示す。この例では被試験アナログ回路１が増幅
器の場合を示す。つまり増幅器のダイナミツクレ
ンジ及び周波数特性を試験するよに構成した場合
を示す。尚コントローラ１６は省略している。

つまり被試験アナログ回路１の入力端子２と出
力端子３の双方に第１、第２、第３切替スイツチ
１２，１３，１４を設け、これら第１、第２、第
３スイツチをそれぞれ同期して切替制御すること
により入力側の結合コンデンサ４と出力側の結合
コンデンサ５のそれぞれに被試験アナログ回路１
の入力端子２と出力端子３に発生する直流バイア
ス電圧をそれぞれ急速充電し、試験開始までの時
間を大幅に短縮するように構成した場合を示す。

「考案の効果」 上述したようにこの考案におよれば入力端子と
出力端子又は出力端子だけを持つアナログ回路の
試験を行う場合、入力端子と出力端子の双方又は
出力端子に直流バイアス電圧が発生するアナログ
回路を試験する場合において、結合コンデンサに
その直流バイアス電圧を短時間に充電するように
構成したから試験時間を短縮でき大量のアナログ
回路を効率よく試験することができる。

【図面の簡単な説明】

第１図はこの考案の一実施例を説明するための
接続図、第２図及び第３図は第１図の実施例に使
用した駆動増幅器の内部構造を説明するための接
続図、第４図はこの考案の他の実施例を説明する
ための接続図、第５図はIC化された増幅器の実
用状態を説明するための接続図、第６図はIC化
された増幅器を試験する場合の接続を説明するた
めのブロツク図、第７図はIC化された低周波発
振器の試験状態を説明するためのブロツク図であ
る。 １……被試験アナログ回路、２……入力端子、
３……出力端子、４，５……結合コンデンサ、８
……周波数発振器、９……試験器、１０……低域
通過フイルタ、１１……駆動増幅器、１２……第
１スイツチ、１３……第２スイツチ、１４……第
３スイツチ、１５……共通電位点、１６……コン
トローラ。

Claims (1)

1. 【実用新案登録請求の範囲】 Ａ 入力端子又は出力端子に直流電圧を有しこの
   入力端子または出力端子に結合コンデンサを直
   列接続して動作させる被試験アナログ回路と、 Ｂ この被試験アナログ回路に上記結合コンデン
   サを介して信号を授受し被試験アナログ回路を
   試験する試験器と、 Ｃ 上記被試験アナログ回路と結合コンデンサと
   の間に設けられ入力インピーダンスが高く出力
   インピーダンスが低い利得が１の駆動増幅器
   と、 Ｄ 上記被試験アナログ回路の入力端子又は出
   力端子を上記駆動増幅器の入力端子と上記結合
   コンデンサの一端に切替接続する第１スイツチ
   と、 Ｅ 上記第１スイツチが上記駆動増幅器の入力端
   子に接触している状態で上記駆動増幅器の出力
   端子を上記結合コンデンサの一端に接続する第
   ２スイツチと、 Ｆ 上記第１スイツチが上記駆動増幅器の入力端
   子に接触している状態で上記結合コンデンサの
   他端を共通電位点に接続し、上記第１スイツチ
   が上記結合コンデンサの一端に接続している状
   態で上記結合コンデンサの他端を上記被試験ア
   ナログ回路の入力端子又は出力端子に接続する
   第３スイツチと、 Ｇ 試験開始時に上記第１スイツチ、第２スイツ
   チ、第３スイツチを切替制御し、被試験アナロ
   グ回路の直流電圧を上記駆動増幅器を通じて上
   記結合コンデンサに急速充電し、結合コンデン
   サへの充電が完了した時点で被試験アナログ回
   路の入力端子又は出力端子と上記試験装置の相
   互間を上記結合コンデンサによつて接続した状
   態に上記第１スイツチ、第２スイツチ、第３ス
   イツチを制御するコントローラと、 から成るアナログ回路試験装置。