JPH03277983A - Db型asによるdut負荷切換回路 - Google Patents
Db型asによるdut負荷切換回路Info
- Publication number
- JPH03277983A JPH03277983A JP2080225A JP8022590A JPH03277983A JP H03277983 A JPH03277983 A JP H03277983A JP 2080225 A JP2080225 A JP 2080225A JP 8022590 A JP8022590 A JP 8022590A JP H03277983 A JPH03277983 A JP H03277983A
- Authority
- JP
- Japan
- Prior art keywords
- type
- driver
- load
- ass
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 101000634404 Datura stramonium Tropinone reductase 1 Proteins 0.000 description 1
- 101000848007 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Thioredoxin-1 Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
1産業上の利用分ツf1
この発明は、ICデスクの1.′Ofi能付ドライバ/
:Iンバレータ回路で、ドライバ4 >・ヒビツト時に
負荷回路接続機能をもたせた回路をダイオードブリッジ
型アナログスイ・ソチ(以下、DB型ASという、)で
実現したものである。
:Iンバレータ回路で、ドライバ4 >・ヒビツト時に
負荷回路接続機能をもたせた回路をダイオードブリッジ
型アナログスイ・ソチ(以下、DB型ASという、)で
実現したものである。
[11(来の技術]
次に、1.f東技術によるI) U TEl 6:j
UJ換回路の梠成を第3図により説明する。
UJ換回路の梠成を第3図により説明する。
第3図の21はドライバ、22は被a1q定デバイス(
以下、 I) jl =l’という、)、23は電流負
荷回路(以下、ILl)という、)、24は容−星負荷
回路(以下、(゛[、Dという、)、25は比較器、2
6〜・29はスイッチである。
以下、 I) jl =l’という、)、23は電流負
荷回路(以下、ILl)という、)、24は容−星負荷
回路(以下、(゛[、Dという、)、25は比較器、2
6〜・29はスイッチである。
端子31にはドライバ信号が加えられ、端子35には1
,0信すが加えられる。また、端r33には負荷電圧■
□が加えられ、端子32・3 =1にはJ’を荷電流の
ための定電流が供給される。
,0信すが加えられる。また、端r33には負荷電圧■
□が加えられ、端子32・3 =1にはJ’を荷電流の
ための定電流が供給される。
第3図て゛は、ドライバ21の出力がスイッチ26でイ
ン・ヒビットになったとき、I」、D23、CLD24
及び比較器25が動作する。
ン・ヒビットになったとき、I」、D23、CLD24
及び比較器25が動作する。
スイッチ26がオンになるとスイ・・ノチ27〜29が
オフになり、スイッチ26がオフになるとスイッチ27
〜29がオンになるので、ILD23とCLD24はリ
アルタイムで切り換えられ、ドライバ出力時にはI[、
D23とCL D 24は切り離される。
オフになり、スイッチ26がオフになるとスイッチ27
〜29がオンになるので、ILD23とCLD24はリ
アルタイムで切り換えられ、ドライバ出力時にはI[、
D23とCL D 24は切り離される。
しかし、第3図の回路ではI L、 D 23を切り換
えるスイッチ27・28とC[、D 2 /1を切り換
えるスイッチ29とをそれぞれ個別に備えているので、
スイッチ27〜29とその駆動回部のために回路や消費
電力が増えるという問題がある。
えるスイッチ27・28とC[、D 2 /1を切り換
えるスイッチ29とをそれぞれ個別に備えているので、
スイッチ27〜29とその駆動回部のために回路や消費
電力が増えるという問題がある。
[発明が解決しようとする課題]
この発明は、ドライバ21をオンオフさせる第1のDB
型ASと、第1のDB型ASと差動して動作する第2の
DB型ASで11.、 D 23とCLD24の両方を
オフオンさせ、ドライバ21のインヒビット時だけI
1.、 D 23とCL D 24を同時に、または個
別にそれぞれ接続させることができる回路の提供を1」
的とする。
型ASと、第1のDB型ASと差動して動作する第2の
DB型ASで11.、 D 23とCLD24の両方を
オフオンさせ、ドライバ21のインヒビット時だけI
1.、 D 23とCL D 24を同時に、または個
別にそれぞれ接続させることができる回路の提供を1」
的とする。
[課題を解決するためのf段]
この目的を達成するため、この発明では、第1のトラン
ジスタ(以下、′1゛Rという。)1のコレクタ負荷と
第2のT R2のコレクタ負荷として接続される第1の
DB!uAs5と、第3 <7) ’rR3(7)コレ
クタ負荷と第4の1゛R4のコレクタ負荷として接続さ
れる第2のDB型ASOと、第1のDB型ΔS5の入力
に接続されるドライバ21と、第2のD B型AS6の
入力に接続される11、I)23とCL D 24とを
(liiiえ、ドライバ21にドライバ電圧を加え、I
LD23に負荷電圧を加え、第1の′1゛1え1から第
4のT I’? 、1に加えるI/′0信号により、第
1のDB型AS5と第2のDB型A S 6とに差動動
作をさせ、第1のDB型AS5の出力と第2のI) B
型AS6の出力に接続されるDUT22に負荷回路とド
ライバ電圧を切り換えて接続する。
ジスタ(以下、′1゛Rという。)1のコレクタ負荷と
第2のT R2のコレクタ負荷として接続される第1の
DB!uAs5と、第3 <7) ’rR3(7)コレ
クタ負荷と第4の1゛R4のコレクタ負荷として接続さ
れる第2のDB型ASOと、第1のDB型ΔS5の入力
に接続されるドライバ21と、第2のD B型AS6の
入力に接続される11、I)23とCL D 24とを
(liiiえ、ドライバ21にドライバ電圧を加え、I
LD23に負荷電圧を加え、第1の′1゛1え1から第
4のT I’? 、1に加えるI/′0信号により、第
1のDB型AS5と第2のDB型A S 6とに差動動
作をさせ、第1のDB型AS5の出力と第2のI) B
型AS6の出力に接続されるDUT22に負荷回路とド
ライバ電圧を切り換えて接続する。
次に、この発明によるDB!42ASによるn u ’
r負荷切換回路の構成図を第1図により説明する。
r負荷切換回路の構成図を第1図により説明する。
第1図の1〜4はr” R15と6はDB型AS、7は
スイッチ、11〜111はI/O信号供給端子、15と
16は定電流供給端子であり、その他の部分は第3図と
同じものである。
スイッチ、11〜111はI/O信号供給端子、15と
16は定電流供給端子であり、その他の部分は第3図と
同じものである。
第1図のDB型A S 5はTRIのコレクタ負荷とT
R2のコレクタ負荷としては接続され、DIl型AS
6は’r” rj 3のコレクタ負荷とTR4のコレク
タ負荷として接続される。
R2のコレクタ負荷としては接続され、DIl型AS
6は’r” rj 3のコレクタ負荷とTR4のコレク
タ負荷として接続される。
”I” r? l・2とT 113・4は、■、/O信
号11〜・14により差動的に動作する。すなわち、T
R1・2がオンで”I’R3・4がオフのときは、D
B型AS5がオンでD[l型AS6がオフになる。また
、’「lll・2がオフで]R3・4がオンのときは、
Dll型AS5がオフでDB型AS6がオンになる。
号11〜・14により差動的に動作する。すなわち、T
R1・2がオンで”I’R3・4がオフのときは、D
B型AS5がオンでD[l型AS6がオフになる。また
、’「lll・2がオフで]R3・4がオンのときは、
Dll型AS5がオフでDB型AS6がオンになる。
スイッチ7はILD23だけを動作させたいときにCL
D24を切り離しておくためのものであり、リアルタイ
ムで切り換える必要はない。
D24を切り離しておくためのものであり、リアルタイ
ムで切り換える必要はない。
]作 川1
次に、第1I7Iの作用を説明する。
端子11へ、14に供給されるI/’O信号により、T
I?1・2をオン・にし、i’R3・4をオフにすると
、端子15から供給される定電流はT R1のコレクタ
からD135に流れ、 i’ R2のコレクタから端子
−16の定電流l\引き込まれる。このとき、1〕B型
AS5はオンになり、DUT22にドライバ21のfス
号が加えられるが、DB型AS6がオフにな・)でいる
ので、ILI)23とCl−1) 24は切り1Xir
1されている。
I?1・2をオン・にし、i’R3・4をオフにすると
、端子15から供給される定電流はT R1のコレクタ
からD135に流れ、 i’ R2のコレクタから端子
−16の定電流l\引き込まれる。このとき、1〕B型
AS5はオンになり、DUT22にドライバ21のfス
号が加えられるが、DB型AS6がオフにな・)でいる
ので、ILI)23とCl−1) 24は切り1Xir
1されている。
次に、端子11〜14に供給するI、’O倍信号反転さ
せると、TRIと’r” R3、’l’ I’L 2と
”l−1? 4はそれぞれ差動的に動作するので、TR
I・2がオフになり、T R3・4がオンになる。これ
により、端子15から供給される定電流はT )? 3
のコレクタからDB型AS6に流れ、TR4のコレクタ
から端子16の定電流へ引き込まれる6、二のとき、D
B型AS6はオン・になり、D tJ T22にはIL
D23とCL D 211が接続されるが。
せると、TRIと’r” R3、’l’ I’L 2と
”l−1? 4はそれぞれ差動的に動作するので、TR
I・2がオフになり、T R3・4がオンになる。これ
により、端子15から供給される定電流はT )? 3
のコレクタからDB型AS6に流れ、TR4のコレクタ
から端子16の定電流へ引き込まれる6、二のとき、D
B型AS6はオン・になり、D tJ T22にはIL
D23とCL D 211が接続されるが。
L) B型、へS5はオフになっているので、ドライバ
21の信号はインヒビットになる9 次に、第1図の各部の波形図を第2図により説明する4 第2図アは端子31のドライバ信号波形、第2図イル・
オはそれぞれ端子11・〜・14のI/O信号波形であ
る。
21の信号はインヒビットになる9 次に、第1図の各部の波形図を第2図により説明する4 第2図アは端子31のドライバ信号波形、第2図イル・
オはそれぞれ端子11・〜・14のI/O信号波形であ
る。
第2図才と第2図工は反転信号になっており。
第2図つと第2図才は反転l3号にな−)でいるので、
”1”121・2とT R3・41は差動的にオンオフ
し。
”1”121・2とT R3・41は差動的にオンオフ
し。
それに応じてDB)j1AS5・6は差動的にオンオフ
する。第2図力はI) U T 22に加えられる波形
である。
する。第2図力はI) U T 22に加えられる波形
である。
時刻′l゛、まではDB型AS5がオフでDB型AS6
がオンになっているので、DUT22には負荷電圧■7
が加えられる。
がオンになっているので、DUT22には負荷電圧■7
が加えられる。
時刻T、になるとDB型AS5がオンでDB型A S
6がオフになるので、ドライバ21の信号11がDUT
22に供給される。
6がオフになるので、ドライバ21の信号11がDUT
22に供給される。
時刻T2になるとドライバ21の(8号りがDU′「2
2に1共給される。
2に1共給される。
時刻′「、では再びl) B型AS5がオフでDB型八
へ6がオンになるので、DUT22には負荷電圧V。が
加えられる。
へ6がオンになるので、DUT22には負荷電圧V。が
加えられる。
例えば、ドラ、イバ21の■ルべIしが+3■、l−レ
ベルが()V、l荷重圧■7が+1゜5■、負荷電流が
/O m A、負荷容量が/O0 、1”などである2 [発明の効果] この発明によれば、ICデスクのドライバ■/Oスイッ
チ回路にDB型ASを採用しているので。
ベルが()V、l荷重圧■7が+1゜5■、負荷電流が
/O m A、負荷容量が/O0 、1”などである2 [発明の効果] この発明によれば、ICデスクのドライバ■/Oスイッ
チ回路にDB型ASを採用しているので。
ドライバ信号と負荷回路の高速切換回路を低消費電力で
実現できる。
実現できる。
第1図はこの発明によるDB型ASによるD tJi”
(1荷切換回路の構成図,第2図は第1同各部の波形
図、第3図は従来技術によるCUT負荷切換回銘の構成
国である。 1・〜4・・・・・・’I’R(}ランジスタ》、5・
6・・・・・・DB型AS(ダイオードブリッジ型アナ
ログスイッ》、7・・・・・・スイッチ,11〜14・
・・・・・1701g号供給端子、15・16・・・・
・・定電流供給端子、21・・・・・・ドライバ、22
・・・・・・DLIT(被測定デバイス)、23・・・
・・・ILD(電流負荷回路)、24・・・・・・CL
D(容量負荷回路》、25・・・・・・比較器。
(1荷切換回路の構成図,第2図は第1同各部の波形
図、第3図は従来技術によるCUT負荷切換回銘の構成
国である。 1・〜4・・・・・・’I’R(}ランジスタ》、5・
6・・・・・・DB型AS(ダイオードブリッジ型アナ
ログスイッ》、7・・・・・・スイッチ,11〜14・
・・・・・1701g号供給端子、15・16・・・・
・・定電流供給端子、21・・・・・・ドライバ、22
・・・・・・DLIT(被測定デバイス)、23・・・
・・・ILD(電流負荷回路)、24・・・・・・CL
D(容量負荷回路》、25・・・・・・比較器。
Claims (1)
- 【特許請求の範囲】 1、第1TR(1)のコレクタ負荷と第2のTR(2)
のコレクタ負荷として接続される第1のDB型AS(5
)と、 第3のTR(3)のコレクタ負荷と第4のTR(4)の
コレクタ負荷として接続される第2のDB型AS(6)
と、 第1のDB型AS(5)の入力に接続されるドライバ(
21)と、 第2のDB型AS(6)の入力に接続されるILD(2
3)とCLD(24)とを備え、ドライバ(21)にド
ライバ電圧を加え、ILD(23)に負荷電圧を加え、
第1のTR(1)から第4のTR(4)に加えるI/O
信号により第1のDB型AS(5)と第2のDB型AS
(6)とに差動動作をさせ、第1のDB型AS(5)の
出力と第2のDB型AS(6)の出力に接続されるDU
T(22)に負荷回路とドライバ電圧を切り換えて接続
することを特徴とするDB型ASによるDUT負荷切換
回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2080225A JPH03277983A (ja) | 1990-03-28 | 1990-03-28 | Db型asによるdut負荷切換回路 |
US07/665,623 US5276355A (en) | 1990-03-28 | 1991-03-06 | Change-over circuit for tester implemented by using diode-bridge type analog switches |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2080225A JPH03277983A (ja) | 1990-03-28 | 1990-03-28 | Db型asによるdut負荷切換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03277983A true JPH03277983A (ja) | 1991-12-09 |
Family
ID=13712419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2080225A Pending JPH03277983A (ja) | 1990-03-28 | 1990-03-28 | Db型asによるdut負荷切換回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5276355A (ja) |
JP (1) | JPH03277983A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3290571B2 (ja) * | 1995-09-22 | 2002-06-10 | 株式会社アドバンテスト | ドライバ回路 |
US5945822A (en) * | 1996-09-05 | 1999-08-31 | Advantest Corporation | Programmable load circuit |
US5745003A (en) * | 1996-09-11 | 1998-04-28 | Schlumberger Technologies Inc. | Driver circuits for IC tester |
US5952821A (en) * | 1997-08-29 | 1999-09-14 | Credence Systems Corporation | Load circuit for integrated circuit tester |
US6137310A (en) * | 1999-02-19 | 2000-10-24 | Teradyne, Inc. | Serial switch driver architecture for automatic test equipment |
US6356853B1 (en) | 1999-07-23 | 2002-03-12 | Daniel B. Sullivan | Enhancing voltmeter functionality |
US10209307B2 (en) * | 2016-05-23 | 2019-02-19 | Analog Devices, Inc. | Multiple-level driver circuit with non-commutating bridge |
JP7321094B2 (ja) * | 2017-01-06 | 2023-08-04 | エレヴェイト セミコンダクター,インク. | 能動負荷回路における消費出力の低減 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2965823A (en) * | 1958-07-16 | 1960-12-20 | Gen Precision Inc | Servo system with noise suppression feedback |
US4209711A (en) * | 1978-08-04 | 1980-06-24 | Exxon Research & Engineering Co. | Transistor power circuit with preventive diode bridge |
US4333049A (en) * | 1979-05-21 | 1982-06-01 | Takamisawa Cybernetics Co., Ltd. | Inrush current measuring apparatus with instantaneous power interruption device |
US4437096A (en) * | 1981-12-30 | 1984-03-13 | Stromberg-Carlson Corp. | Concentrator circuit incorporating solid state bilateral bridge arrangement |
JPH0743413B2 (ja) * | 1984-05-09 | 1995-05-15 | 三菱電機株式会社 | 半導体試験装置 |
JPS6144371A (ja) * | 1984-08-06 | 1986-03-04 | Mitsubishi Electric Corp | 半導体試験装置 |
US4879478A (en) * | 1985-08-30 | 1989-11-07 | Advanced Micro Devices, Inc. | Fast sample and hold circuit |
-
1990
- 1990-03-28 JP JP2080225A patent/JPH03277983A/ja active Pending
-
1991
- 1991-03-06 US US07/665,623 patent/US5276355A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5276355A (en) | 1994-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3457091B2 (ja) | 電圧電流特性測定装置 | |
JPH03277983A (ja) | Db型asによるdut負荷切換回路 | |
JPH02892B2 (ja) | ||
JPH06232706A (ja) | 比較器 | |
JPH1092190A (ja) | 追跡および保持回路 | |
JP3979720B2 (ja) | サンプルアンドホールド回路 | |
JPS6167304A (ja) | 抵抗結合型ジヨセフソン電力増幅回路 | |
JPH04157372A (ja) | ウインド型電圧比較回路 | |
JPH0364108A (ja) | 演算増幅回路 | |
JPH0643222A (ja) | 半導体装置 | |
SU815866A1 (ru) | Усилитель | |
JP2579883Y2 (ja) | Ic搬送装置用試験装置 | |
JPH02159125A (ja) | コンバータ回路 | |
SU1270873A1 (ru) | Выходной каскад усилител с индуктивной нагрузкой | |
KR100290460B1 (ko) | 차동증폭회로 | |
JPH03274477A (ja) | 多値駆動回路 | |
JPH05322979A (ja) | 試験装置 | |
JPS62116274A (ja) | 電子デバイス駆動回路 | |
JPH01319329A (ja) | プログラマブル・ロジック・アレイ | |
JPH01269298A (ja) | サンプルホールド回路 | |
JPS63124973A (ja) | 電子デバイス駆動回路 | |
JPH0389865A (ja) | インバータ装置の制御回路 | |
JPH0461311B2 (ja) | ||
JPH01219682A (ja) | 信号発生装置 | |
JPH0399513A (ja) | ヒステリシス付きコンパレータ回路 |