JPH01319329A - プログラマブル・ロジック・アレイ - Google Patents
プログラマブル・ロジック・アレイInfo
- Publication number
- JPH01319329A JPH01319329A JP63152806A JP15280688A JPH01319329A JP H01319329 A JPH01319329 A JP H01319329A JP 63152806 A JP63152806 A JP 63152806A JP 15280688 A JP15280688 A JP 15280688A JP H01319329 A JPH01319329 A JP H01319329A
- Authority
- JP
- Japan
- Prior art keywords
- product term
- term line
- input
- logic
- fuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 17
- 230000000295 complement effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフィールド・プログラマブル・ロジック・アレ
イに関する。
イに関する。
第３図は従来の一例を示す書込み前の回路図である。
フィールド・プログラマブル・ロジック・アレイ（以下
ＦＰＬＡという）のアンドアレイ１では１つの入力（例
えば、Ｉｏ）に対して１積項線１１当り２つのダイオー
ド（例えば、ＤｏおよびＤ）が用いられている。
ＦＰＬＡという）のアンドアレイ１では１つの入力（例
えば、Ｉｏ）に対して１積項線１１当り２つのダイオー
ド（例えば、ＤｏおよびＤ）が用いられている。
上述した従来のＦＰＬＡは、書込み動作において、上記
２つのダイオードの内少なくとも１つのダイオードの接
続線を溶断することになるため、ＦＰＬＡの実際の動作
にとっては２つのダイオードの内部なくとも１つは不要
である。
２つのダイオードの内少なくとも１つのダイオードの接
続線を溶断することになるため、ＦＰＬＡの実際の動作
にとっては２つのダイオードの内部なくとも１つは不要
である。
第４図は所要の内容に書込み動作が終了したときのＦＰ
ＬＡの内部状態の一例を示す回路図である。
ＬＡの内部状態の一例を示す回路図である。
アンドアレイ１から出力された積項線１１の値はｒｌ・
１． ・・・・・Ｉ１５であり、同様に積項線１２の
値はＩ Ｏ−Ｔｉ−・−・−Ｉｔｓであり、積項線１ｎ
の値は工０ ・Ｉ！ ・・・・ｒ■である。これらの値
の所望の論理和がオアゲート２の出力ｏｏには（丁１・
Ｉ ｒ ・−Ｉ １５）十・・・・・・の値が、出力
０１には（Ｉｏ ・”Ｌ−−−−ｉ ｔｓ） ＋−＝・
＋ （Ｉｏ −Ｉ ｔ・・・・丁■）の値が、出力０フ
には＜ＴＷ、 Ｉ ｔ −・・・１１５）＋（ＩＯ・
ｒ・・・・工１５）＋・・・・・・の値が供給される。
１． ・・・・・Ｉ１５であり、同様に積項線１２の
値はＩ Ｏ−Ｔｉ−・−・−Ｉｔｓであり、積項線１ｎ
の値は工０ ・Ｉ！ ・・・・ｒ■である。これらの値
の所望の論理和がオアゲート２の出力ｏｏには（丁１・
Ｉ ｒ ・−Ｉ １５）十・・・・・・の値が、出力
０１には（Ｉｏ ・”Ｌ−−−−ｉ ｔｓ） ＋−＝・
＋ （Ｉｏ −Ｉ ｔ・・・・丁■）の値が、出力０フ
には＜ＴＷ、 Ｉ ｔ −・・・１１５）＋（ＩＯ・
ｒ・・・・工１５）＋・・・・・・の値が供給される。
図からも明らかなように従来のＦＰＬＡでは１６ｘ４８
（ｎ＝４８のとき）個の不要なダイオードを用いてい
るという欠点がある。
（ｎ＝４８のとき）個の不要なダイオードを用いてい
るという欠点がある。
本発明のＦＰＬＡはアンドアレイが複数の入力端子と、
これら複数の入力端子に対応してそれぞれ接続された複
数の入力バッファと、これら複数の入力バッファの真出
力および補出力のそれぞれに接続した複数のダイオード
と、これら複数の入力バッファのうちのそれぞれの入力
バッファの真出力に接続したダイオードに一端で接続し
た複数の第１のヒユーズと、前記それぞれの入力バッフ
ァの補出力に接続したダイオードに一端を接続した複数
の第２のヒユーズと、前記複数の第１のヒユーズのそれ
ぞれの他端および前記第２のヒユーズのそれぞれの他端
に一端を接続し他端を前記複数の積項線のそれぞれに接
続した複数のダイオードからなる回路を複数個配置して
構成される。
これら複数の入力端子に対応してそれぞれ接続された複
数の入力バッファと、これら複数の入力バッファの真出
力および補出力のそれぞれに接続した複数のダイオード
と、これら複数の入力バッファのうちのそれぞれの入力
バッファの真出力に接続したダイオードに一端で接続し
た複数の第１のヒユーズと、前記それぞれの入力バッフ
ァの補出力に接続したダイオードに一端を接続した複数
の第２のヒユーズと、前記複数の第１のヒユーズのそれ
ぞれの他端および前記第２のヒユーズのそれぞれの他端
に一端を接続し他端を前記複数の積項線のそれぞれに接
続した複数のダイオードからなる回路を複数個配置して
構成される。
次に本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例の回路図である。本実施例で
は、４８本の積項線３１に４８Ｘ１６個のダイオード３
２を接続し、各々のダイオード３２の出力をヒユーズ３
３を介して入力バッファ３５の真出力側のダイオード３
６に接続し、またヒユーズ３４を介して補出刃側のダイ
オード３６に接続している。オアアレイ２の構造は従来
と同じであり、前記従来の技術の所で述べたので、説明
を省略する。
は、４８本の積項線３１に４８Ｘ１６個のダイオード３
２を接続し、各々のダイオード３２の出力をヒユーズ３
３を介して入力バッファ３５の真出力側のダイオード３
６に接続し、またヒユーズ３４を介して補出刃側のダイ
オード３６に接続している。オアアレイ２の構造は従来
と同じであり、前記従来の技術の所で述べたので、説明
を省略する。
このＦＰＬＡの書込み方法はいろいろとあり、従来と変
わらないが、以下に一例について簡単に説明する。
わらないが、以下に一例について簡単に説明する。
第２図は本実施例のＦＰＬＡの書込み後の内部状態例を
示した回路図である。この場合の書込み手順について以
下に説明する。ここで、高電圧を論理“１″、低電圧を
論理“０”とする。
示した回路図である。この場合の書込み手順について以
下に説明する。ここで、高電圧を論理“１″、低電圧を
論理“０”とする。
まず、左端の積項線Ｐｏの列の書込みを行なうため、入
力端子■。、工１．・・・１１５に論理（０゜１、・・
・、１）を与え、出力端子Ｏｏ 、ｏ、、・・・。
力端子■。、工１．・・・１１５に論理（０゜１、・・
・、１）を与え、出力端子Ｏｏ 、ｏ、、・・・。
０フに論理（１，Ｏ，・・・、１）を与えておき、電源
ＶＣＣ，接地ＧＮＤ端子は開放にしておく。
ＶＣＣ，接地ＧＮＤ端子は開放にしておく。
次に、ＦＰＬＡ内の別の回路（図示せず）または外部か
ら積項線Ｐｏを選択的に高電圧とし、他の積項線全ては
開放または低電圧にする。
ら積項線Ｐｏを選択的に高電圧とし、他の積項線全ては
開放または低電圧にする。
以下に、外部から積項線Ｐｏを選択的に高電圧にする回
路について詳しく述べる。
路について詳しく述べる。
積項線Ｐ Ｑ ｒ Ｐ １ ＋・・・＋Ｐ４７に対応し
て、各々１本ずつ、■ｃｃ端子から抵抗を通ったあとに
各々外部引出し端子（簡単のため図示せず）を設け、積
項線Ｐ。に対応する外部引出し端子から順に高電圧（１
０Ｖ〜２０Ｖ程度）を加える。このとき、端子１．〜Ｉ
１５＋端子Ｏｏ ” ０７に与える信号も論理“１″
の電圧は積項線Ｐ、に与える高電圧と同じ電圧値とし、
論理“０”の電圧は接地電位とする。
て、各々１本ずつ、■ｃｃ端子から抵抗を通ったあとに
各々外部引出し端子（簡単のため図示せず）を設け、積
項線Ｐ。に対応する外部引出し端子から順に高電圧（１
０Ｖ〜２０Ｖ程度）を加える。このとき、端子１．〜Ｉ
１５＋端子Ｏｏ ” ０７に与える信号も論理“１″
の電圧は積項線Ｐ、に与える高電圧と同じ電圧値とし、
論理“０”の電圧は接地電位とする。
今、端子１．への入力が“０”であるとすると、その入
力バッファ３５の真出力が“０”となり、積項線Ｐ。か
ら大きな電流が流れ込み、ヒユーズ３３を溶断する。こ
の場合、補出力は“１” （積項線Ｐ。の高電圧と同じ
）であるため、ヒユーズ３４はそのまま残る。
力バッファ３５の真出力が“０”となり、積項線Ｐ。か
ら大きな電流が流れ込み、ヒユーズ３３を溶断する。こ
の場合、補出力は“１” （積項線Ｐ。の高電圧と同じ
）であるため、ヒユーズ３４はそのまま残る。
積項線Ｐｏにかかわるその他のヒユーズも同様にして所
定のものを溶断する。
定のものを溶断する。
積項線Ｐｏ以外の積項線に対しても電流の回り込みがあ
るが、図示のように２つの抵抗を通ることになり、他の
積項線にかかわるヒユーズを溶断するには至らない。積
項線Ｐ、以降についても同様に行なえる。
るが、図示のように２つの抵抗を通ることになり、他の
積項線にかかわるヒユーズを溶断するには至らない。積
項線Ｐ、以降についても同様に行なえる。
第２図と第４図の構成を比べると明らかなように、本発
明によるＦＰＬＡは書込み後の使用時においては従来の
ものと同じ機能を果すことができる。
明によるＦＰＬＡは書込み後の使用時においては従来の
ものと同じ機能を果すことができる。
以上説明したように、本発明においてはアンドアレイ中
のダイオード数が従来構成の半分ですむため、製造歩留
りの向上と集積度の向上とを達成でき、よって大容量化
も達成できるという効果がある。
のダイオード数が従来構成の半分ですむため、製造歩留
りの向上と集積度の向上とを達成でき、よって大容量化
も達成できるという効果がある。
第１図は本発明の一実施例の書込み前の回路図、第２図
はその書込み後の回路図、第３図は従来の一例の書込み
前の回路図、第４図はその書込み後の回路図である。 １・・・アンドアレイ、２・・・オアアレイ、１１〜１
ｎ、３１・・・積項線、３２．３６・・・ダイオード、
３５・・・入力バッファ、 Ｄ、、Ｄｌ・・・ダイオード、工０〜１１５・・・入力
端子、Ｏｏ〜ｏフ・・・出力端子、ＶＣＣ・・・電源端
子、ＧＮＤ・・・接地端子。
はその書込み後の回路図、第３図は従来の一例の書込み
前の回路図、第４図はその書込み後の回路図である。 １・・・アンドアレイ、２・・・オアアレイ、１１〜１
ｎ、３１・・・積項線、３２．３６・・・ダイオード、
３５・・・入力バッファ、 Ｄ、、Ｄｌ・・・ダイオード、工０〜１１５・・・入力
端子、Ｏｏ〜ｏフ・・・出力端子、ＶＣＣ・・・電源端
子、ＧＮＤ・・・接地端子。
Claims (1)
- アンドアレイとオアアレイとを複数の積項線で接続する
プログラマブル・ロジック・アレイにおいて、前記アン
ドアレイが複数の入力端子と、これら複数の入力端子に
対応してそれぞれ接続された複数の入力バッファと、こ
れら複数の入力バッファの真出力および補出力のそれぞ
れに接続した複数のダイオードと、これら複数の入力バ
ッファのうちのそれぞれの入力バッファの真出力に接続
したダイオードに一端で接続した複数の第１のヒューズ
と、前記それぞれの入力バッファの補出力に接続したダ
イオードに一端を接続した複数の第２のヒューズと、前
記複数の第１のヒューズのそれぞれの他端および前記第
２のヒューズのそれぞれの他端に一端を接続し他端を前
記複数の積項線のそれぞれに接続した複数のダイオード
からなる回路を複数個配置したことを特徴とするプログ
ラマブル・ロジック・アレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63152806A JPH01319329A (ja) | 1988-06-20 | 1988-06-20 | プログラマブル・ロジック・アレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63152806A JPH01319329A (ja) | 1988-06-20 | 1988-06-20 | プログラマブル・ロジック・アレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319329A true JPH01319329A (ja) | 1989-12-25 |
Family
ID=15548563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63152806A Pending JPH01319329A (ja) | 1988-06-20 | 1988-06-20 | プログラマブル・ロジック・アレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319329A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002261A (en) * | 1996-10-09 | 1999-12-14 | Telefonaktiebolaget Lm Ericsson | Trimming circuit |
| US6686768B2 (en) * | 2001-07-05 | 2004-02-03 | Alan Elbert Comer | Electrically-programmable interconnect architecture for easily-configurable stacked circuit arrangements |
-
1988
- 1988-06-20 JP JP63152806A patent/JPH01319329A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002261A (en) * | 1996-10-09 | 1999-12-14 | Telefonaktiebolaget Lm Ericsson | Trimming circuit |
| US6686768B2 (en) * | 2001-07-05 | 2004-02-03 | Alan Elbert Comer | Electrically-programmable interconnect architecture for easily-configurable stacked circuit arrangements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| JPH06169252A (ja) | プログラム可能な論理回路装置 | |
| US4587639A (en) | Static semiconductor memory device incorporating redundancy memory cells | |
| US4613771A (en) | Integrated circuit having three power bases and proportioned parasitic resistive and capacitive coupling to reduce output noise | |
| CN108563275A (zh) | 一种无静态功耗的修调开关电路 | |
| DE4316283A1 (de) | Halbleiterspeichervorrichtung | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| US5233244A (en) | Josephson logic gate having a plurality of input ports and a josephson logic circuit that uses such a josephson logic gate | |
| US4633439A (en) | Superconducting read-only memories or programable logic arrays having the same | |
| JPH01319329A (ja) | プログラマブル・ロジック・アレイ | |
| EP0098755A2 (en) | Programmable address buffer for partial circuits | |
| JPH0257377B2 (ja) | ||
| KR19990012411A (ko) | 복합 데이터 테스트가 간단한 반도체 메모리장치 | |
| JPH06130124A (ja) | しきい値を有する信号入力回路のテスト回路 | |
| US20050130363A1 (en) | Method and an apparatus for a hard-coded bit value changeable in any layer of metal | |
| JP2808783B2 (ja) | 電流切り替え型差動論理回路 | |
| JPH04233826A (ja) | プログラマブル基準回路 | |
| US6177833B1 (en) | Integrated circuit module having reduced impedance and method of providing the same | |
| JPH02503848A (ja) | プログラマブル回路装置 | |
| JPH04305960A (ja) | 半導体装置 | |
| JPH02112261A (ja) | 半導体集積回路装置 | |
| JPS6043300A (ja) | 感知増幅回路 | |
| JPS6194291A (ja) | 半導体記憶装置 | |
| JPS61154314A (ja) | 書込可能な論理回路装置 | |
| CA1201529A (en) | Superconducting read-only memories or programable logic arrays having the same |