JPH1092190A - 追跡および保持回路 - Google Patents
追跡および保持回路Info
- Publication number
- JPH1092190A JPH1092190A JP9165574A JP16557497A JPH1092190A JP H1092190 A JPH1092190 A JP H1092190A JP 9165574 A JP9165574 A JP 9165574A JP 16557497 A JP16557497 A JP 16557497A JP H1092190 A JPH1092190 A JP H1092190A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- tracking
- capacitor
- transistor
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 大きい切換え遷移を生じることなく高速度で
追跡および保持動作を行うこと。 【解決手段】 入力信号を追跡し、ディジタル化のため
値を保持する高速回路１０は、保持コンデンサ２８と、
コンデンサ２８のいずれかの側に接続されて定流発生器
２０と電源電圧ＶCC間に延びる２つの充電回路２６、２
６′とを含む。各充電回路２６、２６′は、アナログ入
力信号ＶINに応答する入力トランジスタ３０、３０′
と、コンデンサ２８ならびにサンプル信号ＶSに応答し
て追跡モードまたは保持モードを取らせる直列のスイッ
チング・トランジスタ３４、３４′を含む負荷とを有す
る。負荷は、コンデンサ２８が充電中の追跡モードの間
は低い抵抗を呈し、コンデンサ２８が放電中の保持モー
ドの間は高い抵抗を呈するダイオード３８、３８′を含
む。
追跡および保持動作を行うこと。 【解決手段】 入力信号を追跡し、ディジタル化のため
値を保持する高速回路１０は、保持コンデンサ２８と、
コンデンサ２８のいずれかの側に接続されて定流発生器
２０と電源電圧ＶCC間に延びる２つの充電回路２６、２
６′とを含む。各充電回路２６、２６′は、アナログ入
力信号ＶINに応答する入力トランジスタ３０、３０′
と、コンデンサ２８ならびにサンプル信号ＶSに応答し
て追跡モードまたは保持モードを取らせる直列のスイッ
チング・トランジスタ３４、３４′を含む負荷とを有す
る。負荷は、コンデンサ２８が充電中の追跡モードの間
は低い抵抗を呈し、コンデンサ２８が放電中の保持モー
ドの間は高い抵抗を呈するダイオード３８、３８′を含
む。
Description
【０００１】
【発明の属する技術分野】本発明は、追跡および保持回
路に関し、特に高速な回路に関する。
路に関し、特に高速な回路に関する。
【０００２】
【従来の技術】信号処理において、ディジタル処理のた
めアナログ信号をディジタル化することは日常事であ
る。これは、予め定めた時点でアナログ信号をまずサン
プリングして、次に各アナログ・サンプルをディジタル
形態に変換することによって行われる。サンプリングの
ため用いられる一般形態の追跡および保持回路は、信号
電圧を電圧を追跡する保持コンデンサに接続するＦＥＴ
を備え、ディジタル化に充分な期間コンデンサ電圧を保
持するようにこのＦＥＴを遮断するためサンプリング電
圧が印加される。コンデンサ電圧は、アナログ／ディジ
タル・コンバータに接続される低インピーダンス出力ド
ライブを提供するため演算増幅器によりバッファされ
る。
めアナログ信号をディジタル化することは日常事であ
る。これは、予め定めた時点でアナログ信号をまずサン
プリングして、次に各アナログ・サンプルをディジタル
形態に変換することによって行われる。サンプリングの
ため用いられる一般形態の追跡および保持回路は、信号
電圧を電圧を追跡する保持コンデンサに接続するＦＥＴ
を備え、ディジタル化に充分な期間コンデンサ電圧を保
持するようにこのＦＥＴを遮断するためサンプリング電
圧が印加される。コンデンサ電圧は、アナログ／ディジ
タル・コンバータに接続される低インピーダンス出力ド
ライブを提供するため演算増幅器によりバッファされ
る。
【０００３】しかし、ＦＥＴの追跡および保持回路は動
作が遅く、このため高周波の用途には適さず、更にこの
回路は、切換えが生じる時、出力に大きな切換え遷移を
生じる。
作が遅く、このため高周波の用途には適さず、更にこの
回路は、切換えが生じる時、出力に大きな切換え遷移を
生じる。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、大きい切換え遷移を生じることなく高速度で追跡お
よび保持動作を行うことにある。別の目的は、単純で低
コストの回路により追跡および保持動作を行うことにあ
る。
は、大きい切換え遷移を生じることなく高速度で追跡お
よび保持動作を行うことにある。別の目的は、単純で低
コストの回路により追跡および保持動作を行うことにあ
る。
【０００５】
【課題を解決するための手段】１対の充電回路が、保持
コンデンサの両端に接続され、アナログ入力信号に応答
して、望ましくは１より大きな利得で入力信号を追跡す
るコンデンサに電圧を印加する。定電流源が、両充電回
路に給電し、各充電回路は、追跡中は低インピーダンス
を保持中は高インピーダンスとなるダイオードを含むイ
ンピーダンス経路を有する。各充電回路における入力ト
ランジスタは、追跡を行うように入力信号によって制御
される。各充電回路における第１のトランジスタ・スイ
ッチは、追跡機能を動作可能にするよう導通し、コンデ
ンサ電圧を保持するためオフになる。各入力トランジス
タと関連しかつ定電流源と直列の第２のトランジスタ・
スイッチは、定電流のための経路を提供するため第１の
トランジスタがオフである時にオンになる。
コンデンサの両端に接続され、アナログ入力信号に応答
して、望ましくは１より大きな利得で入力信号を追跡す
るコンデンサに電圧を印加する。定電流源が、両充電回
路に給電し、各充電回路は、追跡中は低インピーダンス
を保持中は高インピーダンスとなるダイオードを含むイ
ンピーダンス経路を有する。各充電回路における入力ト
ランジスタは、追跡を行うように入力信号によって制御
される。各充電回路における第１のトランジスタ・スイ
ッチは、追跡機能を動作可能にするよう導通し、コンデ
ンサ電圧を保持するためオフになる。各入力トランジス
タと関連しかつ定電流源と直列の第２のトランジスタ・
スイッチは、定電流のための経路を提供するため第１の
トランジスタがオフである時にオンになる。
【０００６】本発明の上記および他の利点については、
同じ参照番号が類似部分を指す添付図面に関して以降の
記述を参照すれば更に明らかになろう。
同じ参照番号が類似部分を指す添付図面に関して以降の
記述を参照すれば更に明らかになろう。
【０００７】
【発明の実施の形態】以降の記述は、５ＭＨzのサンプ
リング速度で７５ＭＨz程度の信号処理の如き高速度用
途のために開発された追跡および保持回路に関する。し
かし、かかる回路が低コストで単純な回路が望ましい広
範囲の用途に対して有効であることは明らかであろう。
リング速度で７５ＭＨz程度の信号処理の如き高速度用
途のために開発された追跡および保持回路に関する。し
かし、かかる回路が低コストで単純な回路が望ましい広
範囲の用途に対して有効であることは明らかであろう。
【０００８】図１は、アナログ入力信号ＶINと、低いデ
ューティ・サイクルの「オン」時間を有する方形波サン
プリング信号ＶSとを持つ追跡および保持回路１０の環
境を示している。追跡および保持回路１０の差出力は、
演算増幅器１４とその関連する入力抵抗およびフィード
バック抵抗とを含むバッファ１２に接続されている。シ
ングル・エンドのバッファ出力は、サンプル信号ＶSが
そのオフ・サイクルへ切換えられる瞬間に入力信号ＶIN
の値に等しいかあるいはこれに比例する。バッファ１２
の出力は、該バッファ出力に対応するディジタル値を生
じるアナログ／ディジタル・コンバータ１６へ送られ
る。入力信号ＶINもまたシングル・エンドであり、従っ
て一方の線上の信号ＶINは基準電圧と照合され、第２の
入力線は該基準電圧に固定されている。
ューティ・サイクルの「オン」時間を有する方形波サン
プリング信号ＶSとを持つ追跡および保持回路１０の環
境を示している。追跡および保持回路１０の差出力は、
演算増幅器１４とその関連する入力抵抗およびフィード
バック抵抗とを含むバッファ１２に接続されている。シ
ングル・エンドのバッファ出力は、サンプル信号ＶSが
そのオフ・サイクルへ切換えられる瞬間に入力信号ＶIN
の値に等しいかあるいはこれに比例する。バッファ１２
の出力は、該バッファ出力に対応するディジタル値を生
じるアナログ／ディジタル・コンバータ１６へ送られ
る。入力信号ＶINもまたシングル・エンドであり、従っ
て一方の線上の信号ＶINは基準電圧と照合され、第２の
入力線は該基準電圧に固定されている。
【０００９】図２において、追跡および保持回路１０の
アクティブな構成要素は、バイポーラ・トランジスタ
（ダイオードとして構成される２つのトランジスタを含
む）であり、その結果、この回路は単一のモノリシック
構成に向いている。この回路は、抵抗２４を介して接地
されたトランジスタ２２を有する定電流発生器２０を含
み、このトランジスタのベースはバイアス電圧ＶBに接
続されている。１対の充電回路２６、２６′は、定電流
発生器２０から電源電圧ＶCCまで延び、保持コンデンサ
２８の両側に接続されている。この充電回路は対称形で
あるので、１つの回路について記述し、他の回路はダッ
シュを付した同じ対応の要素を持つ。トランジスタはＮ
ＰＮ型であり、エミッタが抵抗３２を介して定電流発生
器２０に接続された入力トランジスタ３０を含んでい
る。入力トランジスタ３０のコレクタは、第１のスイッ
チ即ちサンプリング・トランジスタ３４を介して保持コ
ンデンサ２８の片側に接続され、かつインピーダンス回
路３６を介して電源電圧ＶCCに接続されている。インピ
ーダンス回路は、アノードが電源電圧に接続され、カソ
ードが小さな抵抗４０を介して保持コンデンサ２８に接
続されたダイオード３８を含んでいる。大きな抵抗４２
が、この保持コンデンサ２８の両端間に接続されてい
る。第２のスイッチ即ちバイパス・トランジスタ４４
は、そのエミッタがサンプリング・トランジスタ３４の
エミッタに接続され、そのコレクタは電源電圧ＶCCに接
続されている。バイパス・トランジスタ４４のベース
は、サンプル信号ＶSの片側に接続され、サンプリング
・トランジスタ３４のベースはサンプル信号の他の側に
接続されて、スイッチとしてのサンプリング・トランジ
スタ３４および４４は逆位相で導通する。追跡および保
持出力電圧ＶTHが、保持コンデンサ２８の両端間に現れ
る。
アクティブな構成要素は、バイポーラ・トランジスタ
（ダイオードとして構成される２つのトランジスタを含
む）であり、その結果、この回路は単一のモノリシック
構成に向いている。この回路は、抵抗２４を介して接地
されたトランジスタ２２を有する定電流発生器２０を含
み、このトランジスタのベースはバイアス電圧ＶBに接
続されている。１対の充電回路２６、２６′は、定電流
発生器２０から電源電圧ＶCCまで延び、保持コンデンサ
２８の両側に接続されている。この充電回路は対称形で
あるので、１つの回路について記述し、他の回路はダッ
シュを付した同じ対応の要素を持つ。トランジスタはＮ
ＰＮ型であり、エミッタが抵抗３２を介して定電流発生
器２０に接続された入力トランジスタ３０を含んでい
る。入力トランジスタ３０のコレクタは、第１のスイッ
チ即ちサンプリング・トランジスタ３４を介して保持コ
ンデンサ２８の片側に接続され、かつインピーダンス回
路３６を介して電源電圧ＶCCに接続されている。インピ
ーダンス回路は、アノードが電源電圧に接続され、カソ
ードが小さな抵抗４０を介して保持コンデンサ２８に接
続されたダイオード３８を含んでいる。大きな抵抗４２
が、この保持コンデンサ２８の両端間に接続されてい
る。第２のスイッチ即ちバイパス・トランジスタ４４
は、そのエミッタがサンプリング・トランジスタ３４の
エミッタに接続され、そのコレクタは電源電圧ＶCCに接
続されている。バイパス・トランジスタ４４のベース
は、サンプル信号ＶSの片側に接続され、サンプリング
・トランジスタ３４のベースはサンプル信号の他の側に
接続されて、スイッチとしてのサンプリング・トランジ
スタ３４および４４は逆位相で導通する。追跡および保
持出力電圧ＶTHが、保持コンデンサ２８の両端間に現れ
る。
【００１０】動作において、サンプリング・トランジス
タ３４、３４′のベースが少なくともバイパス・トラン
ジスタ４４、４４′の電位より１００ｍｖ大きな電位で
ある時、トランジスタ４４、４４′はオフであり、定電
流発生器２０を流れる全電流は充電回路２６、２６′を
介して、インピーダンス回路３６、３６′および保持コ
ンデンサ２８により形成される負荷へ送られる。次い
で、ダイオード３８、３８′がオンにバイアスされて非
常に低いインピーダンスを持ち、回路出力（保持コンデ
ンサ２８の両端間の）は（抵抗４０／抵抗３２）の抵抗
比により決定される利得で入力を追跡する。
タ３４、３４′のベースが少なくともバイパス・トラン
ジスタ４４、４４′の電位より１００ｍｖ大きな電位で
ある時、トランジスタ４４、４４′はオフであり、定電
流発生器２０を流れる全電流は充電回路２６、２６′を
介して、インピーダンス回路３６、３６′および保持コ
ンデンサ２８により形成される負荷へ送られる。次い
で、ダイオード３８、３８′がオンにバイアスされて非
常に低いインピーダンスを持ち、回路出力（保持コンデ
ンサ２８の両端間の）は（抵抗４０／抵抗３２）の抵抗
比により決定される利得で入力を追跡する。
【００１１】サンプリング・トランジスタ３４とバイパ
ス・トランジスタ４４におけるバイアスが反転すると、
定電流発生器を流れる全電流はバイパス・トランジスタ
４４、４４′を介してＶCCへ送られる。サンプリング・
トランジスタ３４、３４′のコレクタは実質的に開回路
であるので、追跡時間に保持コンデンサに形成される電
荷はインピーダンス回路３６、３６′を経て放電しなけ
ればならない。ダイオード３８、３８′は非常に高いイ
ンピーダンス状態にあるが、サンプリング・トランジス
タ３４、３４′を流れる小さな漏れ電流が存在する。こ
の電流がダイオード３８、３８′をターンオンすること
を阻止するため、抵抗４２、４２′がこれらダイオード
に電流を流す。その抵抗値は前記ダイオードをターンオ
ンさせるに足る電圧降下（約０．３ボルトより大きい）
を生ずることなく、できるだけ高くなるように選定され
る。このため、追跡モードにある時、コンデンサ２８は
抵抗４０、４０′を介して入力信号により充電される
が、保持モードにおいては、入力信号による充電は生じ
ず、コンデンサ２８は抵抗４０、４２、４０′および４
２′を通して非常にゆっくり放電する。抵抗４２、４
２′の値が抵抗４０、４０′より非常に大きいと、前記
回路は高速の追跡および保持として動作する。構成要素
の数値例としては、保持コンデンサは約１００ｐｆであ
り、抵抗４０、４０′、３２および３２′は１００Ωよ
り小さく、抵抗４２、４２′は約７ＫΩである。
ス・トランジスタ４４におけるバイアスが反転すると、
定電流発生器を流れる全電流はバイパス・トランジスタ
４４、４４′を介してＶCCへ送られる。サンプリング・
トランジスタ３４、３４′のコレクタは実質的に開回路
であるので、追跡時間に保持コンデンサに形成される電
荷はインピーダンス回路３６、３６′を経て放電しなけ
ればならない。ダイオード３８、３８′は非常に高いイ
ンピーダンス状態にあるが、サンプリング・トランジス
タ３４、３４′を流れる小さな漏れ電流が存在する。こ
の電流がダイオード３８、３８′をターンオンすること
を阻止するため、抵抗４２、４２′がこれらダイオード
に電流を流す。その抵抗値は前記ダイオードをターンオ
ンさせるに足る電圧降下（約０．３ボルトより大きい）
を生ずることなく、できるだけ高くなるように選定され
る。このため、追跡モードにある時、コンデンサ２８は
抵抗４０、４０′を介して入力信号により充電される
が、保持モードにおいては、入力信号による充電は生じ
ず、コンデンサ２８は抵抗４０、４２、４０′および４
２′を通して非常にゆっくり放電する。抵抗４２、４
２′の値が抵抗４０、４０′より非常に大きいと、前記
回路は高速の追跡および保持として動作する。構成要素
の数値例としては、保持コンデンサは約１００ｐｆであ
り、抵抗４０、４０′、３２および３２′は１００Ωよ
り小さく、抵抗４２、４２′は約７ＫΩである。
【００１２】この追跡および保持回路は簡単で、チップ
上に実現するのに安価であり、高速度で動作し得ること
が判る。
上に実現するのに安価であり、高速度で動作し得ること
が判る。
【図１】追跡および保持回路を用いる回路を示すブロッ
ク図である。
ク図である。
【図２】本発明による追跡および保持回路を示す概略図
である。
である。
１０ 追跡および保持回路 １２ バッファ １４ 演算増幅器 １６ アナログ／ディジタル・コンバータ ２０ 定電流発生器 ２６、２６′ 充電回路 ２８ 保持コンデンサ
Claims (10)
- 【請求項１】 保持コンデンサと、 前記コンデンサを充電するため、該コンデンサの両側に
接続された１対の充電回路であって、各々がアナログ信
号に対する入力を含むベースを有する入力トランジスタ
を備え、各々が前記コンデンサから電源の片側に接続さ
れたインピーダンス経路を有する、１対の並列の充電回
路と、 前記入力トランジスタと直列に接続され、前記入力トラ
ンジスタを介する充電を交互に動作可能、動作不能にす
るためサンプル制御信号により制御されるスイッチ手段
とを備え、 これにより、充電が動作可能にされる時前記コンデンサ
の電圧が前記アナログ信号を追跡し、充電が動作不能に
される時存在する信号値を保持する追跡および保持回
路。 - 【請求項２】 前記スイッチ手段が充電を動作可能にす
る時は低インピーダンス充電し、前記スイッチ手段が充
電を動作不能にする時は高インピーダンス放電するため
のダイオードを各インピーダンス経路が含む請求項１記
載の追跡および保持回路。 - 【請求項３】 前記スイッチ手段が、各入力トランジス
タと直列であり且つ前記サンプル制御信号により制御さ
れるトランジスタを含む請求項１記載の追跡および保持
回路。 - 【請求項４】 前記スイッチ手段が、 各入力トランジスタと直列であり、前記サンプル制御信
号によりオン状態およびオフ状態に制御されるサンプリ
ング・トランジスタと、 各入力トランジスタと直列であり、前記サンプリング・
トランジスタがオフである時に定電流源に対する電流経
路を提供するように、前記サンプリング・トランジスタ
の状態とは逆にオン状態とオフ状態とに前記サンプル制
御信号により制御されるバイパス・トランジスタとを含
む請求項１記載の追跡および保持回路。 - 【請求項５】 前記充電回路が前記アナログ信号を増幅
する請求項１記載の追跡および保持回路。 - 【請求項６】 前記充電回路が、共通の抵抗経路を介し
て前記電源の他の側に接続される請求項１記載の追跡お
よび保持回路。 - 【請求項７】 前記充電回路が、共通の定電流源を介し
て前記電源の他の側に接続される請求項１記載の追跡お
よび保持回路。 - 【請求項８】 電源の片側に接続された定電流源と、 保持コンデンサと、 前記定電流源と前記コンデンサの反対側との間に接続さ
れて前記コンデンサを充電する１対の並列の充電回路と
を備え、 各充電回路が直列に接続された入力トランジスタとサン
プリング・トランジスタとを含み、 前記入力トランジスタがアナログ入力信号に接続された
ベースを有し、 前記サンプリング・トランジスタが、前記入力トランジ
スタを介して充電を交互に動作可能、動作不能にするよ
うにサンプル制御信号により制御され、 各充電回路が、前記スイッチ手段が充電を動作可能にす
る時、前記アナログ電圧に比例して前記コンデンサを充
電するため、前記コンデンサの片側と前記電源の他の側
との間にインピーダンス経路を有する追跡および保持回
路。 - 【請求項９】 前記インピーダンス経路が、前記入力信
号を追跡する充電期間には低インピーダンスを持ち、放
電期間には高インピーダンスを持ち、充電が動作不能に
された時に存在する値に信号を実質的に保持する請求項
８記載の追跡および保持回路。 - 【請求項１０】 前記トランジスタがバイポーラ・トラ
ンジスタである請求項８記載の追跡および保持回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US667557 | 1991-03-11 | ||
| US08/667,557 US5736878A (en) | 1996-06-21 | 1996-06-21 | Low cost, high speed track and hold circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092190A true JPH1092190A (ja) | 1998-04-10 |
| JP2813583B2 JP2813583B2 (ja) | 1998-10-22 |
Family
ID=24678697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9165574A Expired - Fee Related JP2813583B2 (ja) | 1996-06-21 | 1997-06-23 | 追跡および保持回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5736878A (ja) |
| JP (1) | JP2813583B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021152687A1 (ja) * | 2020-01-28 | 2021-08-05 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154306B2 (en) * | 2004-07-01 | 2006-12-26 | Agilent Technologies, Inc. | Circuit and method for performing track and hold operations |
| GB0416803D0 (en) * | 2004-07-27 | 2004-09-01 | Wood John | Rotary flash ADC |
| CN101867284B (zh) * | 2010-05-31 | 2012-11-21 | 华为技术有限公司 | 快速跟踪电源的控制方法、快速跟踪电源及系统 |
| US8350738B2 (en) | 2011-01-20 | 2013-01-08 | International Business Machines Corporation | Track and hold amplifiers and digital calibration for analog-to-digital converters |
| US8344795B2 (en) | 2011-01-20 | 2013-01-01 | International Business Machines Corporation | Self-calibrated, broadband, tunable, active filter with unity gain cells for multi-standard and/or multiband channel selection |
| TWI552016B (zh) * | 2014-12-05 | 2016-10-01 | 速博思股份有限公司 | 具專用獨立電源指紋辨識電路之電子裝置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2621311B2 (ja) * | 1988-03-10 | 1997-06-18 | 日本電気株式会社 | ラッチ回路付きコンパレータ |
| US5081423A (en) * | 1988-07-28 | 1992-01-14 | Kabushiki Kaisha Toshiba | Integrator and active filter including integrator with simple phase compensation |
| EP0394507A1 (de) * | 1989-04-24 | 1990-10-31 | Siemens Aktiengesellschaft | Schnelle Abtast-Halte-Schaltungsanordnung |
| ATE107793T1 (de) * | 1989-04-24 | 1994-07-15 | Siemens Ag | Schnelle abtast-halte-schaltungsanordnung. |
| US5148162A (en) * | 1991-04-09 | 1992-09-15 | Tektronix, Inc. | Analog-to-digital converter comparator circuit utilizing a reverse polarity sampling technique |
| US5298801A (en) * | 1991-09-11 | 1994-03-29 | U.S. Philips Corporation | Track-and-hold circuit |
| FR2708134A1 (fr) * | 1993-07-22 | 1995-01-27 | Philips Electronics Nv | Circuit échantillonneur différentiel. |
-
1996
- 1996-06-21 US US08/667,557 patent/US5736878A/en not_active Expired - Lifetime
-
1997
- 1997-06-23 JP JP9165574A patent/JP2813583B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021152687A1 (ja) * | 2020-01-28 | 2021-08-05 | 日本電信電話株式会社 | トラック・アンド・ホールド回路 |
| JPWO2021152687A1 (ja) * | 2020-01-28 | 2021-08-05 | ||
| US11830560B2 (en) | 2020-01-28 | 2023-11-28 | Nippon Telegraph And Telephone Corporation | Track-and-hold circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2813583B2 (ja) | 1998-10-22 |
| US5736878A (en) | 1998-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5302863A (en) | CMOS peak amplitude detector | |
| JP2813583B2 (ja) | 追跡および保持回路 | |
| US5124576A (en) | Track and hold amplifier | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| US5350952A (en) | Sample and hold circuit with push-pull output charging current | |
| US6157221A (en) | Three input comparator | |
| JPH1117470A (ja) | 電子ボリューム | |
| JP2627214B2 (ja) | 高速サンプル・ホールド回路 | |
| JPS61251214A (ja) | 電源回路 | |
| US4924110A (en) | High speed step generator output circuit | |
| JP2554543B2 (ja) | 電源回路 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| JPH05191286A (ja) | アナログ・デジタル変換器の制御回路 | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JPH0524226Y2 (ja) | ||
| JP2002165435A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JPH0445199Y2 (ja) | ||
| JP2591320B2 (ja) | 半導体集積回路 | |
| JPS63269399A (ja) | トラツクホ−ルド回路 | |
| JPH02198217A (ja) | キャリア信号発生回路 | |
| JPS62118766A (ja) | 両極性スイツチング電源 | |
| JPH01269298A (ja) | サンプルホールド回路 | |
| JPH0434849B2 (ja) | ||
| JPH06101237B2 (ja) | サンプル・ホールド回路 | |
| GB2131640A (en) | Switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |