JPS6167304A - 抵抗結合型ジヨセフソン電力増幅回路 - Google Patents
抵抗結合型ジヨセフソン電力増幅回路Info
- Publication number
- JPS6167304A JPS6167304A JP18891484A JP18891484A JPS6167304A JP S6167304 A JPS6167304 A JP S6167304A JP 18891484 A JP18891484 A JP 18891484A JP 18891484 A JP18891484 A JP 18891484A JP S6167304 A JPS6167304 A JP S6167304A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- resistance
- josephson
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F19/00—Amplifiers using superconductivity effects
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はジョセフソンデバイスを用いた回路、特に電流
と電圧の増幅を行なう電力増幅回路に関するものである
。
と電圧の増幅を行なう電力増幅回路に関するものである
。
（従来技術とその問題点）
これまで、ジョセフソンデバイスと抵抗を用いたジョセ
フソン論理回路として、公開特許公報昭５６−３０７７
８、昭５７−４６２２や、米国特許Ｕ８Ｐ４２７５３１
４に記載されている抵抗結合型論理回路がある。これら
の回路は抵抗回路を介して注入される電流により所望の
論理を行い出力回路に電流を送出するものである。これ
らの回路は、いずれも論理を行うスイッチデバイスとし
て単一のジョセフソン接合が用いられた。従ってこれら
の回路において、入力電流に対する出力電流比は１〜２
程度となり、電流増幅は行なわれるが、出力電圧は、１
個のジョセフソン接合のギャップ電圧にほぼ等しく電圧
増幅は行なわれていなかった。従来のこれらの回路に対
し、公開特許公報 昭５６−３２８３０に記載されてい
る４個の接合を用いた回路（以下４ＪＬ回路と称する）
は、出力スイッチ回路としてジョセフソン接合が２個直
列に接続され、ギャップ電圧のほぼ２倍の電圧を出力で
得ており、電圧増幅を行っている。
フソン論理回路として、公開特許公報昭５６−３０７７
８、昭５７−４６２２や、米国特許Ｕ８Ｐ４２７５３１
４に記載されている抵抗結合型論理回路がある。これら
の回路は抵抗回路を介して注入される電流により所望の
論理を行い出力回路に電流を送出するものである。これ
らの回路は、いずれも論理を行うスイッチデバイスとし
て単一のジョセフソン接合が用いられた。従ってこれら
の回路において、入力電流に対する出力電流比は１〜２
程度となり、電流増幅は行なわれるが、出力電圧は、１
個のジョセフソン接合のギャップ電圧にほぼ等しく電圧
増幅は行なわれていなかった。従来のこれらの回路に対
し、公開特許公報 昭５６−３２８３０に記載されてい
る４個の接合を用いた回路（以下４ＪＬ回路と称する）
は、出力スイッチ回路としてジョセフソン接合が２個直
列に接続され、ギャップ電圧のほぼ２倍の電圧を出力で
得ており、電圧増幅を行っている。
この４ＪＬ回路の入力電流と出力電流の比は、回路の動
作マージンを考えて、はぼＩＫ段設定れる。４ＪＬ回路
において、動作マージンを狭く設定すると電流比を１以
上にすることも可能であるが、動作マージンを狭めるた
め、論理回路全体の動作マージンを縮め、１０００ゲー
ト等の集積され・表論理回路では動作マージンが得られ
ないというかった。即ち、従来論理回路においては、負
荷として、抵抗とジョセフソン接合だけを駆動すれば良
いため、電圧増幅の必要性があまりなかった。
作マージンを考えて、はぼＩＫ段設定れる。４ＪＬ回路
において、動作マージンを狭く設定すると電流比を１以
上にすることも可能であるが、動作マージンを狭めるた
め、論理回路全体の動作マージンを縮め、１０００ゲー
ト等の集積され・表論理回路では動作マージンが得られ
ないというかった。即ち、従来論理回路においては、負
荷として、抵抗とジョセフソン接合だけを駆動すれば良
いため、電圧増幅の必要性があまりなかった。
しかし、複雑な論理回路装置や記憶回路を構成する場合
には、インダクタンス負荷を高速で駆動する必要がある
。このための駆動回路は、電流と電圧をともに増幅する
高速の電力増幅回路を必要とする。従来このような高速
、の電力増幅回路がないため、速度を儀牲にして、前に
述べた抵抗結合形回路が用いられていた。
には、インダクタンス負荷を高速で駆動する必要がある
。このための駆動回路は、電流と電圧をともに増幅する
高速の電力増幅回路を必要とする。従来このような高速
、の電力増幅回路がないため、速度を儀牲にして、前に
述べた抵抗結合形回路が用いられていた。
（発明の目的）
本発明は、上記欠点を除き、動作領域が広い高速の電力
増幅回路を実現する抵抗結合型ジョセフソン電力増幅回
路を提供することにある。
増幅回路を実現する抵抗結合型ジョセフソン電力増幅回
路を提供することにある。
本発明のさらに別の目的は、高速の電力増幅回路により
、論理装置や記憶装置の高速化をはかることにある。
、論理装置や記憶装置の高速化をはかることにある。
（発明の構成）
本発明によれば一方の端が接地され２個以上のジョセフ
ソン接合素子が直列接続された回路、枝：・、１髭信号
入力線と、前記回路板のいずれか一本の回路板と前記抵
抗回路との接続点に接続された出力線とから構成された
ことを特徴とする抵抗結合形ジョセフソン電力増幅回路
が得られるう（構成の詳細な説明） 本発明は、上述の構成をとることにより、従来技術の問
題点を解決した。第１図は、本発明の原理を示すための
抵抗結合形ジョセフソン電力増幅回路の基本構成を示し
たものである。本発明の電力増幅回路は、少くとも、一
方の端子が接地された２個以上のジョセフソン接合、１
０１，１０２が直列に接続された回路板１２１と、同じ
く一方の端子が接地され、２個以上のジョセフソン接合
１１１゜１１２が直列に接続された回路板１２２と、回
路板１２１ 、１２２にゲート電流を供するための抵抗
回路１３０と、入力信号電流が注入される信号入力線１
３１と、出力電流を取り出す出力線１３２とから構成さ
れる。信号入力線１３１は回路板１２１．１２２のいず
れか一方の回路板の端子に接続される。出力線１３２は
、回路板１２１，１２２のいずれか一方の回路板の端子
に接続される。即ち、信号入力線１３１と出力線１３２
は、回路板１２１，１２２にそれぞれ接続されるか、又
は一方の回路板にのみ接続される。さらに、本発明を好
まし〈実施するためには、ゲート線１３３からゲートを
流を印加し、抵抗回路１３０を介して回路板１２１．１
２２にノ（イアスミ流を流しておく必要がある。
ソン接合素子が直列接続された回路、枝：・、１髭信号
入力線と、前記回路板のいずれか一本の回路板と前記抵
抗回路との接続点に接続された出力線とから構成された
ことを特徴とする抵抗結合形ジョセフソン電力増幅回路
が得られるう（構成の詳細な説明） 本発明は、上述の構成をとることにより、従来技術の問
題点を解決した。第１図は、本発明の原理を示すための
抵抗結合形ジョセフソン電力増幅回路の基本構成を示し
たものである。本発明の電力増幅回路は、少くとも、一
方の端子が接地された２個以上のジョセフソン接合、１
０１，１０２が直列に接続された回路板１２１と、同じ
く一方の端子が接地され、２個以上のジョセフソン接合
１１１゜１１２が直列に接続された回路板１２２と、回
路板１２１ 、１２２にゲート電流を供するための抵抗
回路１３０と、入力信号電流が注入される信号入力線１
３１と、出力電流を取り出す出力線１３２とから構成さ
れる。信号入力線１３１は回路板１２１．１２２のいず
れか一方の回路板の端子に接続される。出力線１３２は
、回路板１２１，１２２のいずれか一方の回路板の端子
に接続される。即ち、信号入力線１３１と出力線１３２
は、回路板１２１，１２２にそれぞれ接続されるか、又
は一方の回路板にのみ接続される。さらに、本発明を好
まし〈実施するためには、ゲート線１３３からゲートを
流を印加し、抵抗回路１３０を介して回路板１２１．１
２２にノ（イアスミ流を流しておく必要がある。
なお、第１図において、ジョセフソン接合を直列接続し
た回路板は２本のみを示しだが、３本以上としたもので
あってもよい。
た回路板は２本のみを示しだが、３本以上としたもので
あってもよい。
（第１の実施例）
第２図は、本発明の第１の実施例を示したものである。
第１の実施例は、本発明の抵抗結合型ジョセフソン電力
増幅回路の基本回路のみを実施しているので、入出力分
離回路は含まれていない。
増幅回路の基本回路のみを実施しているので、入出力分
離回路は含まれていない。
第１の実施例の回路は、ジョセフソン接合２０１゜２０
２が直列に接続され一端が接地された回路板２１１と、
ジョセフソン接合２０３．２０・１が直列に接続され一
端が接地された回路板２１２と、抵抗２２１〜２２３で
構成された抵抗回路２１３と、信号入力線２１４と、出
力線２１５と、ゲート電流を供給するゲート線２１６か
ら構成される。抵抗２２１．２２２はゲート電流を分流
する抵抗である。 抵抗２２３け回路板２１１，２１２
を結合しする抵抗で、回路板２１１のジョセフソン接合
２０１，２０２が電圧状態にスイッチした時の出力信号
を通すだめの抵抗である。本実施例の回路は以下のよう
に動作する。
２が直列に接続され一端が接地された回路板２１１と、
ジョセフソン接合２０３．２０・１が直列に接続され一
端が接地された回路板２１２と、抵抗２２１〜２２３で
構成された抵抗回路２１３と、信号入力線２１４と、出
力線２１５と、ゲート電流を供給するゲート線２１６か
ら構成される。抵抗２２１．２２２はゲート電流を分流
する抵抗である。 抵抗２２３け回路板２１１，２１２
を結合しする抵抗で、回路板２１１のジョセフソン接合
２０１，２０２が電圧状態にスイッチした時の出力信号
を通すだめの抵抗である。本実施例の回路は以下のよう
に動作する。
１）ゲート線２１６を介してゲート電流Ｉｇを供給し、
ジョセフソン接合２０１〜２０４にバイアス電流−主流
しておく。１１）信号入力線２１４から信号電流、′工
Ｓが入力されると、入力された信号電流Ｉｓは、はとん
ど回路枝２１１へ流れ、ジョセフソン接合−２０１，２
０２を電圧状態へスイッチさせる。山）ゲート電流Ｉｇ
と信号電流Ｉｓは、はとんど全て回路枝２１２へ流れ込
み、ジョセフソン接合２０３．２０４が電圧状態へスイ
ッチする。１■）ゲート電流Ｉｇと信号電流Ｉｓば、信
号入力線２１４と出力線２１５へそれぞれの負荷に依存
して流れ、出力が得られる。
ジョセフソン接合２０１〜２０４にバイアス電流−主流
しておく。１１）信号入力線２１４から信号電流、′工
Ｓが入力されると、入力された信号電流Ｉｓは、はとん
ど回路枝２１１へ流れ、ジョセフソン接合−２０１，２
０２を電圧状態へスイッチさせる。山）ゲート電流Ｉｇ
と信号電流Ｉｓは、はとんど全て回路枝２１２へ流れ込
み、ジョセフソン接合２０３．２０４が電圧状態へスイ
ッチする。１■）ゲート電流Ｉｇと信号電流Ｉｓば、信
号入力線２１４と出力線２１５へそれぞれの負荷に依存
して流れ、出力が得られる。
ここで、通常この実施例のような回路において、出力側
の負荷抵抗は入力側の等価抵抗より小さく選ばれるので
、ゲート電流Ｉｇはほとんど出力側の負荷抵抗に流れる
。たとえば信号入力線側には、通常入出力分離のだめの
ジョセフソン接合が接続される。第１の実施例の回路に
シいて、ジョセフソン接合２０１，２０２がスイッチす
る前には回路枝２１１にほとんど電圧が発生していない
ので、入力信号の電圧は１個のジョセフソン接合のギヤ
ツブ電圧Ｖｇ以下で良い。従ってこの実施例では、少く
とも電圧増幅率２が得られる。一方入力電流■と出力電
流の比は、はぼＩｇ ／Ｉｓとなり、特開昭５８−４６
７２７に記載されているように電流増幅率２以上が得ら
れる。従って、第１の実施例において電力増幅率４が実
現できる。
の負荷抵抗は入力側の等価抵抗より小さく選ばれるので
、ゲート電流Ｉｇはほとんど出力側の負荷抵抗に流れる
。たとえば信号入力線側には、通常入出力分離のだめの
ジョセフソン接合が接続される。第１の実施例の回路に
シいて、ジョセフソン接合２０１，２０２がスイッチす
る前には回路枝２１１にほとんど電圧が発生していない
ので、入力信号の電圧は１個のジョセフソン接合のギヤ
ツブ電圧Ｖｇ以下で良い。従ってこの実施例では、少く
とも電圧増幅率２が得られる。一方入力電流■と出力電
流の比は、はぼＩｇ ／Ｉｓとなり、特開昭５８−４６
７２７に記載されているように電流増幅率２以上が得ら
れる。従って、第１の実施例において電力増幅率４が実
現できる。
（第２の実施例）
ある。第２の実施例の回路は、ジョセフソン接合３０１
〜３０９がそれぞれ３個ずつ直列に接続され一方の端が
接地された回路枝３１１〜３１３と、抵抗３２１〜３２
５から構成された抵抗回路３３１と、３個のジョセフソ
ン接合３４１〜３４３が直列に接続された信号入力線３
３２と、信号入力線３３２の □入力端子３４４と
接地との間に接続された入力抵抗３４５と、出力線３３
３と、抵抗回路３３１に接続され回路枝３１１〜３１３
に流すゲート電流が供続されるゲート線３３４から構成
される。第２の実施例において、回路枝３１１〜３１３
の全てのジョセフソン接合が電圧状態にスプッチした時
、ゲート電流Ｉｇの半分以上は信号入力線３３２に逆向
きに流れ込みジョセフソン接合３４１〜３４３を電圧状
態にスイッチさせる。この動作も従来例と同じである。
〜３０９がそれぞれ３個ずつ直列に接続され一方の端が
接地された回路枝３１１〜３１３と、抵抗３２１〜３２
５から構成された抵抗回路３３１と、３個のジョセフソ
ン接合３４１〜３４３が直列に接続された信号入力線３
３２と、信号入力線３３２の □入力端子３４４と
接地との間に接続された入力抵抗３４５と、出力線３３
３と、抵抗回路３３１に接続され回路枝３１１〜３１３
に流すゲート電流が供続されるゲート線３３４から構成
される。第２の実施例において、回路枝３１１〜３１３
の全てのジョセフソン接合が電圧状態にスプッチした時
、ゲート電流Ｉｇの半分以上は信号入力線３３２に逆向
きに流れ込みジョセフソン接合３４１〜３４３を電圧状
態にスイッチさせる。この動作も従来例と同じである。
従って、ゲート電流は、各回路枝へのもれ電流を除いた
ほとんど全部出力線３３３へ流れる。
ほとんど全部出力線３３３へ流れる。
即ち電流増幅率約３以上が、第２の実施例で得られる。
一方、この回路の出力電圧として３ Ｖｇが得られるの
で、この回路の電圧増幅率３以上が得合れる。従って、
第２の実施例において、９以上怜電力増幅率が得られる
。この回路でインダクタージス負荷を駆動した時のコイ
ル電流の立上シ時間−率計算する。ジョセフソン接合３
０１〜３０９１７）？ブギャノプ抵抗をＲｓ、、ジョセ
フソン結合３４１〜３４３のサブギャップ抵抗をＲｓ、
とする。抵抗３２１〜３２５及び抵抗３４５は、Ｒｓ、
１Ｒｓ２に比べてほぼ１桁以上小さく設定されている
ので、ここでは零と近似する。コイルのインダクタンス
をＬ、コイルと直列に接続されている負荷抵抗をＲｈと
する。ゲート電流Ｉｇは電流源で駆動されている。
で、この回路の電圧増幅率３以上が得合れる。従って、
第２の実施例において、９以上怜電力増幅率が得られる
。この回路でインダクタージス負荷を駆動した時のコイ
ル電流の立上シ時間−率計算する。ジョセフソン接合３
０１〜３０９１７）？ブギャノプ抵抗をＲｓ、、ジョセ
フソン結合３４１〜３４３のサブギャップ抵抗をＲｓ、
とする。抵抗３２１〜３２５及び抵抗３４５は、Ｒｓ、
１Ｒｓ２に比べてほぼ１桁以上小さく設定されている
ので、ここでは零と近似する。コイルのインダクタンス
をＬ、コイルと直列に接続されている負荷抵抗をＲｈと
する。ゲート電流Ｉｇは電流源で駆動されている。
即ちゲート電流駆動回路の内部インピーダンスは抵抗Ｒ
ｓ、 、Ｒｓ、に比して十分大きいとする。以上の条件
の下で、ジョセフソン接合３０１〜３０９．３４１〜３
４３がスイッチした時のコイル電流の立上り時定数Ｉは
次式で与えられる。
ｓ、 、Ｒｓ、に比して十分大きいとする。以上の条件
の下で、ジョセフソン接合３０１〜３０９．３４１〜３
４３がスイッチした時のコイル電流の立上り時定数Ｉは
次式で与えられる。
一方従来の方式の同様な回路、即ち各回路枝３１１〜３
１３．３３２がジョセフソン接合−個で構成されている
場合のコイル電流の立上り時定数Ｉｏ は次式で与えら
れる。
１３．３３２がジョセフソン接合−個で構成されている
場合のコイル電流の立上り時定数Ｉｏ は次式で与えら
れる。
一シが３倍速くなり、本発明において、高速スイッチの
効果が得られることが分かる。
効果が得られることが分かる。
上第３の実施例）
本発明の第３の実施例を第４図に示す。回路板４０１〜
４０４は、それぞれジョセフソン接合４１１〜４１８が
２個ずつ直列に接続され一端が接地されている。信号入
力線としての回路板４０５も同様にジョセフソン接合４
１９．４２０が２個直列接続される。ゲート線４３１か
ら注入されたゲート電流は、抵抗４２１〜４２３から構
成される第１の抵抗回路４３２を介して、回路板４０１
．４０２へ流れる。同じく、ゲー）ｉ４３３から注入さ
れたゲート電流は抵抗４２４〜４２６から構成される第
２の抵抗回路４３４を介して、回路板４０３．４０４へ
流れる。第１の抵抗回路４３２と回路板４０１．４０２
の回路は、抵抗４２７を介して第２の抵抗回路４３４と
回路板４０３，４０４の回路と結合される。出力線４３
５は第２の抵抗回路の信号入力点に接続される。従って
、第３の実施例において、回路板４０３は、本発明の構
成要素でちる第１の回路板と第２の回路板を兼ねている
。本実施例のような抵抗結合型論理和回路番ておいて、
通常抵抗４２６の値は、負荷のインピーダンスに比して
十分小さく設定されるので、出力線４３５が接続される
位置は、抵、ど９変動は、本発明の目的である電力増幅
、高速：′・動、林にほとんど影響しない。第４図に示
す回路の端子４３６に信号が入力されると回路板４０１
〜４０５のジョセフソン接合４１１〜４２０が順次電圧
状態にスイッチする。よって、ゲー）ｉ４３Ｌ ４３
３に注入されたゲート電流から回路板４０１〜４０５の
もれ電流を除いた電流が出力線４３５に流れる。
４０４は、それぞれジョセフソン接合４１１〜４１８が
２個ずつ直列に接続され一端が接地されている。信号入
力線としての回路板４０５も同様にジョセフソン接合４
１９．４２０が２個直列接続される。ゲート線４３１か
ら注入されたゲート電流は、抵抗４２１〜４２３から構
成される第１の抵抗回路４３２を介して、回路板４０１
．４０２へ流れる。同じく、ゲー）ｉ４３３から注入さ
れたゲート電流は抵抗４２４〜４２６から構成される第
２の抵抗回路４３４を介して、回路板４０３．４０４へ
流れる。第１の抵抗回路４３２と回路板４０１．４０２
の回路は、抵抗４２７を介して第２の抵抗回路４３４と
回路板４０３，４０４の回路と結合される。出力線４３
５は第２の抵抗回路の信号入力点に接続される。従って
、第３の実施例において、回路板４０３は、本発明の構
成要素でちる第１の回路板と第２の回路板を兼ねている
。本実施例のような抵抗結合型論理和回路番ておいて、
通常抵抗４２６の値は、負荷のインピーダンスに比して
十分小さく設定されるので、出力線４３５が接続される
位置は、抵、ど９変動は、本発明の目的である電力増幅
、高速：′・動、林にほとんど影響しない。第４図に示
す回路の端子４３６に信号が入力されると回路板４０１
〜４０５のジョセフソン接合４１１〜４２０が順次電圧
状態にスイッチする。よって、ゲー）ｉ４３Ｌ ４３
３に注入されたゲート電流から回路板４０１〜４０５の
もれ電流を除いた電流が出力線４３５に流れる。
本実施例において、電流増幅率４以上、電圧増幅率２以
上が得られる。よって、電力増幅率８以上が得られる。
上が得られる。よって、電力増幅率８以上が得られる。
（第４の実施例）
本発明の第４の実施例を第５図に示す。回路板５０１〜
５０３は、ジョセフソン接合５１１〜５１６が直列接続
され、一方の端が接地される。ゲート線５３１から注入
されるゲート電流は、抵抗５２１〜５２３から構成され
る抵抗回路５３２を介して回路板５０１．５０２に流れ
る。回路板５０３は抵抗５２４によりて回路板５０２に
結合される。ゲート線５３３からゲート電流が供給され
る。信号入力線５３４には、ジョセフソン接合、５１７
，５１８が直列に接続され、入出力信号の分離が行なわ
れる。
５０３は、ジョセフソン接合５１１〜５１６が直列接続
され、一方の端が接地される。ゲート線５３１から注入
されるゲート電流は、抵抗５２１〜５２３から構成され
る抵抗回路５３２を介して回路板５０１．５０２に流れ
る。回路板５０３は抵抗５２４によりて回路板５０２に
結合される。ゲート線５３３からゲート電流が供給され
る。信号入力線５３４には、ジョセフソン接合、５１７
，５１８が直列に接続され、入出力信号の分離が行なわ
れる。
入力信号は、端子５３５に入力される。入力抵抗５３６
は、接地と入力端子５３５の間に接続される。
は、接地と入力端子５３５の間に接続される。
−ヤ力線５３６は、回路板５０３の一端に接続される。
第４の実施例において、電圧増幅率２以上、電流（発明
の効果） 以上本発明の実施例として、各回路板において、ジョセ
フソン接合が２個又は３個直列接続されたものを述べた
が、４個以上直列接続されたものも同様な効果が得られ
る。さらに電流増幅率の異なる抵抗結合型論理和回路に
対して、直列接続されるジョセフソン接合の数を２個、
３個と変えたものも本発明の好ましい実施形態でちる。
の効果） 以上本発明の実施例として、各回路板において、ジョセ
フソン接合が２個又は３個直列接続されたものを述べた
が、４個以上直列接続されたものも同様な効果が得られ
る。さらに電流増幅率の異なる抵抗結合型論理和回路に
対して、直列接続されるジョセフソン接合の数を２個、
３個と変えたものも本発明の好ましい実施形態でちる。
以上本発明による、ジョセフソン接合を２個以上直列に
した回路板の複数本と抵抗回路から構成される従来の論
理和回路等を変形した抵抗結合型ジョセフソン電力増幅
回路において、電流と電圧が共に増幅される効果を持つ
電力増幅回路が得られる。さらに、出力電圧が増大した
ことによりインダクタンス負荷の立上り時間が速くなり
回路の高速動作の効果が得られる。
した回路板の複数本と抵抗回路から構成される従来の論
理和回路等を変形した抵抗結合型ジョセフソン電力増幅
回路において、電流と電圧が共に増幅される効果を持つ
電力増幅回路が得られる。さらに、出力電圧が増大した
ことによりインダクタンス負荷の立上り時間が速くなり
回路の高速動作の効果が得られる。
第１図は、本発明の詳細な説明するための抵抗結合型ジ
ョセフソン電力増幅回路の基本構成を示またもの、第２
図は、本発明の第１の実施例を示ものである。 １０１．１０２，１１１，１１２・・・ジョセフソン接
合、 １２１゜１２２・・・回路板、１３０・・・抵抗
回路、１３１・・・信号入力線、１３２・・・出力線、
１３３・・・ゲート線、２０１〜２０４・・・ジョセフ
ソン接合、２１１，２１２・・・回路板、２１３・・・
据抗回路、２１４・・・信号入力線、２１５・・・出力
線、１−ｊ −ｉｔ６・・・ゲート線、２２１〜２２３・・・抵抗、
３０１〜３０９゜シｌ ３４１〜３４３・・・ジ目セフソン接合、３１１〜３１
３ ・・・回路枝、３２１〜３２５・・・抵抗、３３１
・・・抵抗回路、３３２・・・入出力分離を兼ねた信号
入力線、３３３・・・出力線、３３４・・・ゲート線、
４０１〜４０・１・・・回路枝、４０５・・・信号人力
Ｌ ４１１〜４２０・・・ジ田セフンン接合、４２１
〜４２７・・・抵抗、４３１，４３３・・・ゲート線、
４３２．４３４・・・抵抗回路、４３５・・・出力線、
５０１〜５０３・・・回路枝、５１１〜５１８・・・ジ
ゴセフノン接合、５２１〜５２４・・・抵抗、５３１
、５３３・・・ゲート線、５３２・・・抵抗回路、５３
４・・・信号入力線、３４４，４３６，５３５・・・入
力端子、３４５ 、４２８ 、５３６・・・入力抵抗。
ョセフソン電力増幅回路の基本構成を示またもの、第２
図は、本発明の第１の実施例を示ものである。 １０１．１０２，１１１，１１２・・・ジョセフソン接
合、 １２１゜１２２・・・回路板、１３０・・・抵抗
回路、１３１・・・信号入力線、１３２・・・出力線、
１３３・・・ゲート線、２０１〜２０４・・・ジョセフ
ソン接合、２１１，２１２・・・回路板、２１３・・・
据抗回路、２１４・・・信号入力線、２１５・・・出力
線、１−ｊ −ｉｔ６・・・ゲート線、２２１〜２２３・・・抵抗、
３０１〜３０９゜シｌ ３４１〜３４３・・・ジ目セフソン接合、３１１〜３１
３ ・・・回路枝、３２１〜３２５・・・抵抗、３３１
・・・抵抗回路、３３２・・・入出力分離を兼ねた信号
入力線、３３３・・・出力線、３３４・・・ゲート線、
４０１〜４０・１・・・回路枝、４０５・・・信号人力
Ｌ ４１１〜４２０・・・ジ田セフンン接合、４２１
〜４２７・・・抵抗、４３１，４３３・・・ゲート線、
４３２．４３４・・・抵抗回路、４３５・・・出力線、
５０１〜５０３・・・回路枝、５１１〜５１８・・・ジ
ゴセフノン接合、５２１〜５２４・・・抵抗、５３１
、５３３・・・ゲート線、５３２・・・抵抗回路、５３
４・・・信号入力線、３４４，４３６，５３５・・・入
力端子、３４５ 、４２８ 、５３６・・・入力抵抗。
Claims (1)
- 一方の端が接地され２個以上のジョセフソン接合素子が
直列接続された回路、枝の複数本と、前記各回路枝の他
端からゲート電流を注入する抵抗回路と、前記回路枝の
いずれか一本の回路枝と前記抵抗回路との接続点に接続
された信号入力線と、前記回路枝のいずれか一本の回路
枝と前記抵抗回路との接続点に接続された出力線とから
構成されたことを特徴とする抵抗結合形ジョセフソン電
力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18891484A JPS6167304A (ja) | 1984-09-11 | 1984-09-11 | 抵抗結合型ジヨセフソン電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18891484A JPS6167304A (ja) | 1984-09-11 | 1984-09-11 | 抵抗結合型ジヨセフソン電力増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167304A true JPS6167304A (ja) | 1986-04-07 |
Family
ID=16232094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18891484A Pending JPS6167304A (ja) | 1984-09-11 | 1984-09-11 | 抵抗結合型ジヨセフソン電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167304A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018513580A (ja) * | 2015-02-27 | 2018-05-24 | イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ | 量子増幅器を作製するための技術ならびに関連する系および方法 |
| US10693566B2 (en) | 2015-04-17 | 2020-06-23 | Yale University | Wireless Josephson parametric converter |
| US11184006B2 (en) | 2016-01-15 | 2021-11-23 | Yale University | Techniques for manipulation of two-qubit quantum states and related systems and methods |
| US11271533B2 (en) | 2014-02-21 | 2022-03-08 | Yale University | Wireless Josephson bifurcation amplifier |
| US11737376B2 (en) | 2017-12-11 | 2023-08-22 | Yale University | Superconducting nonlinear asymmetric inductive element and related systems and methods |
| US11791818B2 (en) | 2019-01-17 | 2023-10-17 | Yale University | Josephson nonlinear circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846727A (ja) * | 1981-09-14 | 1983-03-18 | Nec Corp | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
| JPS58124327A (ja) * | 1982-01-20 | 1983-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導タイミング信号形成回路 |
| JPS58124330A (ja) * | 1982-01-20 | 1983-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導タイミング信号形成回路 |
-
1984
- 1984-09-11 JP JP18891484A patent/JPS6167304A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846727A (ja) * | 1981-09-14 | 1983-03-18 | Nec Corp | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
| JPS58124327A (ja) * | 1982-01-20 | 1983-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導タイミング信号形成回路 |
| JPS58124330A (ja) * | 1982-01-20 | 1983-07-23 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導タイミング信号形成回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11271533B2 (en) | 2014-02-21 | 2022-03-08 | Yale University | Wireless Josephson bifurcation amplifier |
| JP2018513580A (ja) * | 2015-02-27 | 2018-05-24 | イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ | 量子増幅器を作製するための技術ならびに関連する系および方法 |
| US10693566B2 (en) | 2015-04-17 | 2020-06-23 | Yale University | Wireless Josephson parametric converter |
| US11184006B2 (en) | 2016-01-15 | 2021-11-23 | Yale University | Techniques for manipulation of two-qubit quantum states and related systems and methods |
| US11737376B2 (en) | 2017-12-11 | 2023-08-22 | Yale University | Superconducting nonlinear asymmetric inductive element and related systems and methods |
| US11791818B2 (en) | 2019-01-17 | 2023-10-17 | Yale University | Josephson nonlinear circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6167304A (ja) | 抵抗結合型ジヨセフソン電力増幅回路 | |
| JPH02301308A (ja) | ゲイン可変回路 | |
| US4611180A (en) | Grounded bridge amplifier protection through transistor thermo protection | |
| US4482821A (en) | Superconductive logic circuit | |
| US4331158A (en) | Cardiac amplifier system with low transient fast switching | |
| US4559459A (en) | High gain non-linear threshold input Josephson junction logic circuit | |
| JPH03277983A (ja) | Ｄｂ型ａｓによるｄｕｔ負荷切換回路 | |
| JPS6271325A (ja) | 半導体集積回路 | |
| CA1189916A (en) | Circuit utilizing josephson effect | |
| JP2674652B2 (ja) | ジョセフソン論理セルゲート | |
| JPS62109413A (ja) | 多段電力増幅回路 | |
| US3717776A (en) | Analog summer/integrator mode control circuit having digital/analog switch inputs | |
| JPS6031301Y2 (ja) | 直流増幅器 | |
| JPS5843652A (ja) | 直流駆動型ジヨセフソン回路 | |
| JPH0760993B2 (ja) | 比較器 | |
| JPH04906A (ja) | 可変抵抗器 | |
| JPH04225610A (ja) | 加算増幅回路 | |
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JPS5979304A (ja) | 制御切換装置 | |
| JPS58111418A (ja) | 制御電圧により変化可能な伝送量を有する電子増幅器 | |
| JPS58146108A (ja) | 電力増幅器 | |
| JPH0417566B2 (ja) | ||
| JPS6053966B2 (ja) | ジョセフソン論理ゲ−ト | |
| JPS61170119A (ja) | ジヨセフソン効果を用いたスレ−ブ回路 | |
| JPS58209228A (ja) | ジヨセフソン排他的論理和回路 |