JPH04906A - 可変抵抗器 - Google Patents
可変抵抗器Info
- Publication number
- JPH04906A JPH04906A JP10049190A JP10049190A JPH04906A JP H04906 A JPH04906 A JP H04906A JP 10049190 A JP10049190 A JP 10049190A JP 10049190 A JP10049190 A JP 10049190A JP H04906 A JPH04906 A JP H04906A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- resistor
- elements
- input terminal
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 103
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、抵抗値が可変できる可変抵抗器に関し、特に
半導体集積装置上に製造され、半導体スイッチ素子のオ
ン、オフの組み合わせにより抵抗値を可変する可変抵抗
器に関するものである。
半導体集積装置上に製造され、半導体スイッチ素子のオ
ン、オフの組み合わせにより抵抗値を可変する可変抵抗
器に関するものである。
従来の半導体集積装置上に製造される可変抵抗器は、第
４図及び第５図で示すような“並列型”及び“直列型”
の構造より成っていた。すなわち、第４図の“並列型”
では、抵抗素子５１〜５３と、半導体スイッチ素子５４
〜５６とから成り、各々の抵抗素子５１〜５３と半導体
スイッチ素子５４〜５６とが各々一端で並列に接続され
、抵抗素子の他端は、全て入力端子５０に接続され、半
導体スイッチ素子５４〜５６の他端は、全て入力端子６
０に接続されていた。
４図及び第５図で示すような“並列型”及び“直列型”
の構造より成っていた。すなわち、第４図の“並列型”
では、抵抗素子５１〜５３と、半導体スイッチ素子５４
〜５６とから成り、各々の抵抗素子５１〜５３と半導体
スイッチ素子５４〜５６とが各々一端で並列に接続され
、抵抗素子の他端は、全て入力端子５０に接続され、半
導体スイッチ素子５４〜５６の他端は、全て入力端子６
０に接続されていた。
また各々のスイッチをスイッチ制御信号で制御するスイ
ッチ制御端子５７〜５９が半導体スイッチ素子５４〜５
６の各々のスイッチに設けられていた。
ッチ制御端子５７〜５９が半導体スイッチ素子５４〜５
６の各々のスイッチに設けられていた。
一方、第６図の“直列型”では、抵抗素子５１〜５３と
、半導体スイッチ素子５４〜５６とから成り、抵抗素子
５１〜５３を直列に接続して直列接続した一端を入力端
子５０、他端を入力端子６０に接続し、抵抗素子５１〜
５３の各々の抵抗素子に並列に半導体スイッチ素子５４
〜５６を接続していた。また各々のスイッチをスイッチ
制御信号で制御するスイッチ制御端子５４〜５９が半導
体スイッチ素子５４〜５６の各々のスイッチに設けられ
ていた。
、半導体スイッチ素子５４〜５６とから成り、抵抗素子
５１〜５３を直列に接続して直列接続した一端を入力端
子５０、他端を入力端子６０に接続し、抵抗素子５１〜
５３の各々の抵抗素子に並列に半導体スイッチ素子５４
〜５６を接続していた。また各々のスイッチをスイッチ
制御信号で制御するスイッチ制御端子５４〜５９が半導
体スイッチ素子５４〜５６の各々のスイッチに設けられ
ていた。
第４図及び第５図の半導体スイッチ素子は、スイッチ制
御端子５７〜５９に“ハイレベル”のスイッチ制御信号
を与えると導通状態になり、この状態のときには、各半
導体スイッチ素子５４〜５６が比較的小さなオン抵抗値
Ｒｓ４． Ｒｓｓ、 Ｒｓｂ （図示していない）
を有する。またスイッチ制御端子に“ローレベル”のス
イッチ制御信号を与えると遮断状態となり、この状態の
ときは抵抗値が無限大となる。従って、スイッチ制御端
子５７〜５８にスイッチ制御信号を与え、半導体スイッ
チ素子５４〜５６のオン、オフを組み合わせることによ
り入力端子５ｏと入力端子６０間の抵抗値を可変にする
ことができる。
御端子５７〜５９に“ハイレベル”のスイッチ制御信号
を与えると導通状態になり、この状態のときには、各半
導体スイッチ素子５４〜５６が比較的小さなオン抵抗値
Ｒｓ４． Ｒｓｓ、 Ｒｓｂ （図示していない）
を有する。またスイッチ制御端子に“ローレベル”のス
イッチ制御信号を与えると遮断状態となり、この状態の
ときは抵抗値が無限大となる。従って、スイッチ制御端
子５７〜５８にスイッチ制御信号を与え、半導体スイッ
チ素子５４〜５６のオン、オフを組み合わせることによ
り入力端子５ｏと入力端子６０間の抵抗値を可変にする
ことができる。
従って従来の可変抵抗器では、入力端子５０と入力端子
６０の間の抵抗値が半導体スイッチ素子のオン抵抗Ｒｓ
ａ、 Ｒｓｓ、 ＲＳｂに依存するため、半導体ス
イッチ素子の非線型歪の影響を受ける欠点がある。
６０の間の抵抗値が半導体スイッチ素子のオン抵抗Ｒｓ
ａ、 Ｒｓｓ、 ＲＳｂに依存するため、半導体ス
イッチ素子の非線型歪の影響を受ける欠点がある。
本発明の目的は、このような欠点を解消し、半導体スイ
ッチ素子の非線型歪の影響を受けない低歪の可変抵抗器
を提供することにある。
ッチ素子の非線型歪の影響を受けない低歪の可変抵抗器
を提供することにある。
本発明は、複数の抵抗素子を直列に接続し、少なくとも
１個の中間タップを有する抵抗器と、抵抗器の各中間タ
ップと抵抗器の一端の接続点に並列に接続する半導体ス
イッチ素子を複数有する半導体スイッチとを備え、半導
体スイッチにおける半導体スイッチ素子のオン、オフ状
態を組み合わせて制御することにより、抵抗値を可変す
る可変抵抗器であって、 前記半導体スイッチと並列に閉ループに接続することに
より、前記半導体スイッチに起因する非線型歪を小さく
する演算増幅器を有することを特徴とする。
１個の中間タップを有する抵抗器と、抵抗器の各中間タ
ップと抵抗器の一端の接続点に並列に接続する半導体ス
イッチ素子を複数有する半導体スイッチとを備え、半導
体スイッチにおける半導体スイッチ素子のオン、オフ状
態を組み合わせて制御することにより、抵抗値を可変す
る可変抵抗器であって、 前記半導体スイッチと並列に閉ループに接続することに
より、前記半導体スイッチに起因する非線型歪を小さく
する演算増幅器を有することを特徴とする。
また本発明は、第１の入力端子と、複数の抵抗素子を直
列に接続して、少なくとも１個の中間タップを有し、第
１の入力端子と一端を接続する抵抗器と、両端に端子を
有する半導体スイッチ素子を複数有し、抵抗器の中間タ
ップ及び抵抗器の他端の接続点に各々の半導体スイッチ
素子の一端を並列に接続する第１の半導体スイッチと、
両端に端子を有する半導体スイッチ素子を複数有し、抵
抗器の中間タップ及び抵抗器の他端の接続点に各々の半
導体スイッチ素子の一端を並列に第１の半導体スイッチ
と対応して接続する第２の半導体スイッチと、第２の入
力端子とを備え、半導体スイッチ素子のオン、オフ状態
の組み合わせにより、第１及び第２の入力端子間の抵抗
値を可変する可変抵抗器であって、 出力端子と反転及び非反転の入力端子を有し、反転入力
端子を第２の半導体スイッチにおける全ての半導体スイ
ッチ素子の他端と接続し、出力端子を第１の半導体スイ
ッチにおける全ての半導体スイッチ素子の他端と接続し
、非反転入力端子を第２の入力端子に接続する演算増幅
器とを備え、半導体スイッチに起因する非線型歪を小さ
くすることを特徴とする。
列に接続して、少なくとも１個の中間タップを有し、第
１の入力端子と一端を接続する抵抗器と、両端に端子を
有する半導体スイッチ素子を複数有し、抵抗器の中間タ
ップ及び抵抗器の他端の接続点に各々の半導体スイッチ
素子の一端を並列に接続する第１の半導体スイッチと、
両端に端子を有する半導体スイッチ素子を複数有し、抵
抗器の中間タップ及び抵抗器の他端の接続点に各々の半
導体スイッチ素子の一端を並列に第１の半導体スイッチ
と対応して接続する第２の半導体スイッチと、第２の入
力端子とを備え、半導体スイッチ素子のオン、オフ状態
の組み合わせにより、第１及び第２の入力端子間の抵抗
値を可変する可変抵抗器であって、 出力端子と反転及び非反転の入力端子を有し、反転入力
端子を第２の半導体スイッチにおける全ての半導体スイ
ッチ素子の他端と接続し、出力端子を第１の半導体スイ
ッチにおける全ての半導体スイッチ素子の他端と接続し
、非反転入力端子を第２の入力端子に接続する演算増幅
器とを備え、半導体スイッチに起因する非線型歪を小さ
くすることを特徴とする。
更に本発明は、演算増幅器の非反転入力端子と接続する
第２の入力端子を接地したことを特徴とする。
第２の入力端子を接地したことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す回路図である。
この可変抵抗器は、抵抗器５と、第１及び第２の２個の
半導体スイッチ９，１３と、演算増幅器１４とから成る
。抵抗器５は、３個の抵抗素子２．３゜４を備え、半導
体スイッチ９は、３個の半導体スイッチ素子６，７．８
を備え、半導体スイッチ１３は、３個の半導体スイッチ
素子１０．１１．１２を備えている。
半導体スイッチ９，１３と、演算増幅器１４とから成る
。抵抗器５は、３個の抵抗素子２．３゜４を備え、半導
体スイッチ９は、３個の半導体スイッチ素子６，７．８
を備え、半導体スイッチ１３は、３個の半導体スイッチ
素子１０．１１．１２を備えている。
抵抗器５の抵抗素子２，３．４は直列に接続され、抵抗
器５の他端は入力端子１に接続されている。また抵抗素
子２，３．４の接続点ｃ、ｄ、ｅ（抵抗器５の一端）の
内、ｃ、ｄが中間夕・ンブとなっている。
器５の他端は入力端子１に接続されている。また抵抗素
子２，３．４の接続点ｃ、ｄ、ｅ（抵抗器５の一端）の
内、ｃ、ｄが中間夕・ンブとなっている。
半導体スイッチ９の半導体スイッチ素子６．７゜８は、
各々の一端が抵抗素子の接続点ｃ、ｄ、ｅに並列に接続
され、他端は全て演算増幅器１４の出力端子ｆに接続さ
れている。同様に半導体スイッチ１３の半導体スイッチ
素子１０． ＩＬ １２は、各々の一端が抵抗素子の接
続点ｃ、ｄ、ｅに並列に接続され、他端は全て演算増幅
器１４の反転入力端子じに接続されている。またスイッ
チ制御端子２１には、半導体スイッチ素子６，１０を制
御する制御線が接続され、制御端子２２には、半導体ス
イッチ素子７１１を制御する制御線が接続され、制御端
子２３には、半導体スイッチ素子８，１２を制御する制
御線が接続されている。演算増幅器１４の非反転入力端
子りは、入力端子１５に接続されている。
各々の一端が抵抗素子の接続点ｃ、ｄ、ｅに並列に接続
され、他端は全て演算増幅器１４の出力端子ｆに接続さ
れている。同様に半導体スイッチ１３の半導体スイッチ
素子１０． ＩＬ １２は、各々の一端が抵抗素子の接
続点ｃ、ｄ、ｅに並列に接続され、他端は全て演算増幅
器１４の反転入力端子じに接続されている。またスイッ
チ制御端子２１には、半導体スイッチ素子６，１０を制
御する制御線が接続され、制御端子２２には、半導体ス
イッチ素子７１１を制御する制御線が接続され、制御端
子２３には、半導体スイッチ素子８，１２を制御する制
御線が接続されている。演算増幅器１４の非反転入力端
子りは、入力端子１５に接続されている。
半導体スイッチ９．１３のオン、オフを制御する制御端
子２１．２２．２３にスイッチ制御信号を組み合わせて
与えることにより、半導体スイッチ素子６〜８及び半導
体スイッチ素子１０〜１２がオンとなり、入力端子１と
入力端子１５の間の抵抗値を自由に可変することができ
る。半導体スイッチ素子６〜８及び半導体スイッチ素子
１０〜１２０オン状態のとき、各半導体スイッチ素子が
有する非線型歪を小さくするのが演算増幅器１４である
。
子２１．２２．２３にスイッチ制御信号を組み合わせて
与えることにより、半導体スイッチ素子６〜８及び半導
体スイッチ素子１０〜１２がオンとなり、入力端子１と
入力端子１５の間の抵抗値を自由に可変することができ
る。半導体スイッチ素子６〜８及び半導体スイッチ素子
１０〜１２０オン状態のとき、各半導体スイッチ素子が
有する非線型歪を小さくするのが演算増幅器１４である
。
第２図及び第３図は、この実施例の動作を説明するため
の等価回路を示した図である。第２図（ａ）の抵抗Ｒｈ
、ＲＩｏは、半導体スイッチ素子６及び半導体スイッチ
素子１０がオン状態のときのオン抵抗の抵抗値であり、
第３図（ａ）のＲ，、Ｒ，、は、半導体スイッチ素子８
及び半導体スイッチ素子１２がオン状態のときのオン抵
抗の抵抗値である。また、抵抗素子２〜４の抵抗値がＲ
ｚ、 Ｒ：ｔ、 Ｒ４である。
の等価回路を示した図である。第２図（ａ）の抵抗Ｒｈ
、ＲＩｏは、半導体スイッチ素子６及び半導体スイッチ
素子１０がオン状態のときのオン抵抗の抵抗値であり、
第３図（ａ）のＲ，、Ｒ，、は、半導体スイッチ素子８
及び半導体スイッチ素子１２がオン状態のときのオン抵
抗の抵抗値である。また、抵抗素子２〜４の抵抗値がＲ
ｚ、 Ｒ：ｔ、 Ｒ４である。
次に、この実施例の動作について説明する。半導体スイ
ッチ９，１３の制御端子２１〜２３に与えるスイッチＩ
ｌｌ ｉ信号が“ハイレベル゛のとき、半導体スイッチ
９．１３が導通状態となるものとする。また演算増幅器
の利得は充分高くＡ〉１とし、入力端子１５を接地して
入力端子ｌから見た抵抗値について考える。
ッチ９，１３の制御端子２１〜２３に与えるスイッチＩ
ｌｌ ｉ信号が“ハイレベル゛のとき、半導体スイッチ
９．１３が導通状態となるものとする。また演算増幅器
の利得は充分高くＡ〉１とし、入力端子１５を接地して
入力端子ｌから見た抵抗値について考える。
最初に、制御端子２１のスイッチ制御信号が゛ハイレベ
ル”の場合、半導体スイッチ素子６．１０がオン状態と
なるため、半導体スイッチ素子６．半導体スイッチ素子
１０．演算増幅器１４の閉ループが構成され、第２図（
ａ）で示すような等価回路となる。
ル”の場合、半導体スイッチ素子６．１０がオン状態と
なるため、半導体スイッチ素子６．半導体スイッチ素子
１０．演算増幅器１４の閉ループが構成され、第２図（
ａ）で示すような等価回路となる。
すなわち、演算増幅器１４の反転入力端子ｇ及び出力端
子ｆの間に、半導体スイッチ素子６．１０によるオン抵
抗Ｒ，，，Ｒ，，が接続され、これらの中間点Ｃに抵抗
素子２が接続された等価回路である。また半導体スイッ
チ１４の非反転入力端子は接地されている。このとき演
算増幅器の利得Ａが充分高いため、閉ループ内のオン抵
抗Ｒ，，Ｒ，。の抵抗値は、Ｒｈ ／ Ａ 、 Ｒ＋
ｏ／ Ａとなる。Ｒｂ ／ Ａ 、 Ｒ１０／ Ａ
は、抵抗素子２の抵抗値Ｒ２と比較すると充分に小さい
ため無視できる。従って、入力端子１，１５間の抵抗値
は、第２図［有］）で示したものと等価となり、抵抗値
はＲ２となる。
子ｆの間に、半導体スイッチ素子６．１０によるオン抵
抗Ｒ，，，Ｒ，，が接続され、これらの中間点Ｃに抵抗
素子２が接続された等価回路である。また半導体スイッ
チ１４の非反転入力端子は接地されている。このとき演
算増幅器の利得Ａが充分高いため、閉ループ内のオン抵
抗Ｒ，，Ｒ，。の抵抗値は、Ｒｈ ／ Ａ 、 Ｒ＋
ｏ／ Ａとなる。Ｒｂ ／ Ａ 、 Ｒ１０／ Ａ
は、抵抗素子２の抵抗値Ｒ２と比較すると充分に小さい
ため無視できる。従って、入力端子１，１５間の抵抗値
は、第２図［有］）で示したものと等価となり、抵抗値
はＲ２となる。
次に、制御端子２１．２２のスイッチ制御信号が“ロー
レベル”、制御端子２３の制御信号が“ハイレベル”の
場合、半導体スイッチ素子９．１２のみオン状態となり
、半導体スイッチ素子６．１０． ７゜１１がオフ状態
となるため、等価回路は第３図（ａ）となる、すなわち
、演算増幅器１４の反転入力端子ｇ及び出力端子ｆとの
間に半導体スイッチ素子８゜１２によるオン抵抗Ｒｅ、
Ｒｔ□が接続されて半導体スイッチ素子８．半導体スイ
ッチ素子１２．半導体スイッチ１４の閉ループが構成さ
れる。またオン抵抗Ｒｓ、Ｒ＋０の中間点ｅには、抵抗
素子２，３．４が直列に接続されている。上述した様に
、オン抵抗Ｒｍ、Ｒ＋ｔの抵抗値は、Ｒ，／Ａ、Ｒ目／
Ａとなり、抵抗素子２，３．４の抵抗値Ｒ，，Ｒ，，Ｒ
，と比較して充分に小さく無視できる。従って、入力端
子１．１５間の抵抗値は、第３図（ｂ）で示したものと
等価となり、抵抗値はＲ１＋Ｒ３＋Ｒ，となる。
レベル”、制御端子２３の制御信号が“ハイレベル”の
場合、半導体スイッチ素子９．１２のみオン状態となり
、半導体スイッチ素子６．１０． ７゜１１がオフ状態
となるため、等価回路は第３図（ａ）となる、すなわち
、演算増幅器１４の反転入力端子ｇ及び出力端子ｆとの
間に半導体スイッチ素子８゜１２によるオン抵抗Ｒｅ、
Ｒｔ□が接続されて半導体スイッチ素子８．半導体スイ
ッチ素子１２．半導体スイッチ１４の閉ループが構成さ
れる。またオン抵抗Ｒｓ、Ｒ＋０の中間点ｅには、抵抗
素子２，３．４が直列に接続されている。上述した様に
、オン抵抗Ｒｍ、Ｒ＋ｔの抵抗値は、Ｒ，／Ａ、Ｒ目／
Ａとなり、抵抗素子２，３．４の抵抗値Ｒ，，Ｒ，，Ｒ
，と比較して充分に小さく無視できる。従って、入力端
子１．１５間の抵抗値は、第３図（ｂ）で示したものと
等価となり、抵抗値はＲ１＋Ｒ３＋Ｒ，となる。
以上説明したように演算増幅器の閉ループを構成するこ
とにより、半導体スイッチ素子がオン状態となったとき
のオン抵抗による影響を排除することができる。
とにより、半導体スイッチ素子がオン状態となったとき
のオン抵抗による影響を排除することができる。
［発明の効果〕
以上説明したように、本発明の可変抵抗器は、抵抗値切
換用である半導体スイッチ素子のオン抵抗が、演算増幅
器の動作により無視できる構成となっているため、半導
体スイッチ素子に起因する非線型歪が無視できる程小さ
くなるという効果がある。
換用である半導体スイッチ素子のオン抵抗が、演算増幅
器の動作により無視できる構成となっているため、半導
体スイッチ素子に起因する非線型歪が無視できる程小さ
くなるという効果がある。
第１図は、本発明の一実施例を示す回路図、第２図及び
第３図は、第１図の半導体スイッチ素子が導通状態のと
きの等価回路を示す図、第４図及び第５図は、従来の技
術の一例を示す回路図である。 ２〜４・・・抵抗素子 ５・・・・・抵抗器 ６〜８．１０〜１２・・・半導体スイッチ素子９．１３
・・・半導体スイッチ １４・・・・・演算増幅器
第３図は、第１図の半導体スイッチ素子が導通状態のと
きの等価回路を示す図、第４図及び第５図は、従来の技
術の一例を示す回路図である。 ２〜４・・・抵抗素子 ５・・・・・抵抗器 ６〜８．１０〜１２・・・半導体スイッチ素子９．１３
・・・半導体スイッチ １４・・・・・演算増幅器
Claims (3)
- （１）複数の抵抗素子を直列に接続し、少なくとも１個
の中間タップを有する抵抗器と、抵抗器の各中間タップ
と抵抗器の一端の接続点に並列に接続する半導体スイッ
チ素子を複数有する半導体スイッチとを備え、半導体ス
イッチにおける半導体スイッチ素子のオン，オフ状態を
組み合わせて制御することにより、抵抗値を可変する可
変抵抗器であって、 前記半導体スイッチと並列に閉ループに接続することに
より、前記半導体スイッチに起因する非線型歪を小さく
する演算増幅器を有することを特徴とする可変抵抗器。 - （２）第１の入力端子と、複数の抵抗素子を直列に接続
して、少なくとも１個の中間タップを有し、第１の入力
端子と一端を接続する抵抗器と、両端に端子を有する半
導体スイッチ素子を複数有し、抵抗器の中間タップ及び
抵抗器の他端の接続点に各々の半導体スイッチ素子の一
端を並列に接続する第１の半導体スイッチと、両端に端
子を有する半導体スイッチ素子を複数有し、抵抗器の中
間タップ及び抵抗器の他端の接続点に各々の半導体スイ
ッチ素子の一端を並列に第１の半導体スイッチと対応し
て接続する第２の半導体スイッチと、第２の入力端子と
を備え、半導体スイッチ素子のオン，オフ状態の組み合
わせにより、第１及び第２の入力端子間の抵抗値を可変
する可変抵抗器であって、 出力端子と反転及び非反転の入力端子を有し、反転入力
端子を第２の半導体スイッチにおける全ての半導体スイ
ッチ素子の他端と接続し、出力端子を第１の半導体スイ
ッチにおける全ての半導体スイッチ素子の他端と接続し
、非反転入力端子を第２の入力端子に接続する演算増幅
器とを備え、半導体スイッチに起因する非線型歪を小さ
くすることを特徴とする可変抵抗器。 - （３）請求項第２記載の可変抵抗器において、演算増幅
器の非反転入力端子と接続する第２の入力端子を接地し
たことを特徴とする可変抵抗器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10049190A JPH04906A (ja) | 1990-04-18 | 1990-04-18 | 可変抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10049190A JPH04906A (ja) | 1990-04-18 | 1990-04-18 | 可変抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04906A true JPH04906A (ja) | 1992-01-06 |
Family
ID=14275404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10049190A Pending JPH04906A (ja) | 1990-04-18 | 1990-04-18 | 可変抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04906A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426744B2 (en) | 1997-09-12 | 2002-07-30 | Nec Corporation | Display driving apparatus having variable driving ability |
| US7106131B2 (en) | 2003-04-14 | 2006-09-12 | Realtek Semiconductor Corp. | Amplifying circuit |
| JP2014230269A (ja) * | 2013-05-24 | 2014-12-08 | ▲し▼創電子股▲ふん▼有限公司 | 温度検出機能を具えたアナログデジタル変換回路及びその電子装置 |
-
1990
- 1990-04-18 JP JP10049190A patent/JPH04906A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426744B2 (en) | 1997-09-12 | 2002-07-30 | Nec Corporation | Display driving apparatus having variable driving ability |
| US7106131B2 (en) | 2003-04-14 | 2006-09-12 | Realtek Semiconductor Corp. | Amplifying circuit |
| JP2014230269A (ja) * | 2013-05-24 | 2014-12-08 | ▲し▼創電子股▲ふん▼有限公司 | 温度検出機能を具えたアナログデジタル変換回路及びその電子装置 |
| US8957797B2 (en) | 2013-05-24 | 2015-02-17 | Sitronix Technology Corp. | Analog-to-digital converting circuit with temperature sensing and electronic device thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6028449B2 (ja) | 可変減衰器 | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| JPH07321587A (ja) | 減衰装置 | |
| KR970031232A (ko) | 차동증폭기를 갖는 이득 제어 증폭회로(gain controlled amplification circuit having differential amplifier) | |
| US4491800A (en) | Switching circuit operable as an amplifier and a muting circuit | |
| JPH0556685B2 (ja) | ||
| JPH04906A (ja) | 可変抵抗器 | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| US4012688A (en) | Resistive pad with bridging resistor | |
| JPH0567083B2 (ja) | ||
| KR100195320B1 (ko) | 지연회로 | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH04506289A (ja) | ディジタルアナログ変換器 | |
| US4337440A (en) | Electronic cascade circuit comprising a circuit having controllable transfer characteristics and a two-port | |
| US5614865A (en) | Differential amplifier with improved operational range | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| JPS6042510Y2 (ja) | 高周波減衰器 | |
| JPH04154216A (ja) | 半導体集積回路 | |
| JPH07202613A (ja) | 抵抗値自動切替回路 | |
| JPH0610409Y2 (ja) | 電源回路 | |
| JPH04225610A (ja) | 加算増幅回路 | |
| JPH0630426B2 (ja) | 利得可変回路 | |
| KR0172421B1 (ko) | 대역통과 필터 장치 |