JPH0567083B2 - - Google Patents
Info
- Publication number
- JPH0567083B2 JPH0567083B2 JP60083762A JP8376285A JPH0567083B2 JP H0567083 B2 JPH0567083 B2 JP H0567083B2 JP 60083762 A JP60083762 A JP 60083762A JP 8376285 A JP8376285 A JP 8376285A JP H0567083 B2 JPH0567083 B2 JP H0567083B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- input
- analog switch
- feedback
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ゲイン誤差の低減と、アナログスイ
ツチのトランジスタサイズの縮小化を図つたゲイ
ン可変増幅器に関するものである。
ツチのトランジスタサイズの縮小化を図つたゲイ
ン可変増幅器に関するものである。
従来の技術
従来のこの種のゲイン可変の反転増幅器の構成
を、第２図に示す。第２図において、Rs1，Rs2は
入力抵抗、Rf1，Rf2は帰還抵抗、SW1，SW2，
SW3，SW4はアナログスイツチでオン抵抗は全て
Rpである。この反転増幅器のゲインは、−（帰還
抵抗値／入力抵抗値）で与えられ、例えば半導体
集積回路に応用されている。
を、第２図に示す。第２図において、Rs1，Rs2は
入力抵抗、Rf1，Rf2は帰還抵抗、SW1，SW2，
SW3，SW4はアナログスイツチでオン抵抗は全て
Rpである。この反転増幅器のゲインは、−（帰還
抵抗値／入力抵抗値）で与えられ、例えば半導体
集積回路に応用されている。
発明が解決しようとする問題点
このような従来の構成では、例えば、SW1，
SW3がオンしている場合、ゲインは−［（Rf1＋
Rp）／（Rs1＋Rp）］となる。プロセスバラツキ
や温度変化によるRpの変動を小さくしゲイン誤
差を小さくするためには、Rp＜Rf1，Rs1としなけ
ればならない。そのために、アナログスイツチの
オン抵抗を下げること、すなわち、トランジスタ
サイズを大きくしなければならず、面積が大きく
なるという問題点があつた。
SW3がオンしている場合、ゲインは−［（Rf1＋
Rp）／（Rs1＋Rp）］となる。プロセスバラツキ
や温度変化によるRpの変動を小さくしゲイン誤
差を小さくするためには、Rp＜Rf1，Rs1としなけ
ればならない。そのために、アナログスイツチの
オン抵抗を下げること、すなわち、トランジスタ
サイズを大きくしなければならず、面積が大きく
なるという問題点があつた。
本発明はこのような問題点を解決するもので、
アナログスイツチのトランジスタサイズを小さく
し、かつ、製造プロセス条件のばらつきや、温度
変化によるゲイン誤差を小さくすることを目的と
するものである。
アナログスイツチのトランジスタサイズを小さく
し、かつ、製造プロセス条件のばらつきや、温度
変化によるゲイン誤差を小さくすることを目的と
するものである。
問題点を解決するための手段
この問題点を解決するために本発明は、入力抵
抗および帰還抵抗を切り換えるアナログスイツチ
のオン抵抗が接続される入力抵抗および帰還抵抗
（切り換え抵抗）の抵抗値に比例するようにした
ものである。
抗および帰還抵抗を切り換えるアナログスイツチ
のオン抵抗が接続される入力抵抗および帰還抵抗
（切り換え抵抗）の抵抗値に比例するようにした
ものである。
作 用
この構成により、アナログスイツチのオン抵抗
を切り換え抵抗に比べ充分小さくする必要はな
く、またトランジスタサイズの縮小化と、プロセ
スのばらつき、温度変化によるゲイン誤差の減小
化が可能となる。
を切り換え抵抗に比べ充分小さくする必要はな
く、またトランジスタサイズの縮小化と、プロセ
スのばらつき、温度変化によるゲイン誤差の減小
化が可能となる。
実施例
第１図は本発明の一実施例によるゲイン可変の
反転増幅器の回路図であり、第１図において、１
はオペアンプ、Rs1，Rs2は入力抵抗、Rf1，Rf2は
帰還抵抗、SW5，SW6，SW7，SW8はアナログス
イツチでこれらのオン抵抗をそれぞれRps1，
Rps2，Rpf1，Rpf2とする。Vioは入力端子、Vputは
出力端子である。アナログスイツチのオン抵抗を
切り換え抵抗のα倍（０＜α＜１）とすると、
Rps1＝αRs1，Rps2＝αRS2，Rpf1＝αRf1，Rpf2＝
αRf2となる。SW5，SW7がオンしている時には、
この反転増幅器のゲインは−（Rf1＋Rpf1）／
（Rs1＋Rps1）＝−（Rf1＋αRf1）／（Rs1＋αRS1）＝
−Rf1（１＋α）／Rs1（１＋α）＝、二−Rf1／Rs1
となり、ゲインはアナログスイツチのオン抵抗の
影響を受けず、入力抵抗と帰還抵抗の比で決ま
る。このことから、製造プロセス条件のばらつき
によるオン抵抗のばらつきや、温度変化によるオ
ン抵抗の変化によるゲイン誤差を減小させること
ができ、またオン抵抗を切り換え抵抗の抵抗値に
比べ充分小さくする必要はなく、アナログスイツ
チのトランジスタサイズを縮小でき面積を小さく
することができる。
反転増幅器の回路図であり、第１図において、１
はオペアンプ、Rs1，Rs2は入力抵抗、Rf1，Rf2は
帰還抵抗、SW5，SW6，SW7，SW8はアナログス
イツチでこれらのオン抵抗をそれぞれRps1，
Rps2，Rpf1，Rpf2とする。Vioは入力端子、Vputは
出力端子である。アナログスイツチのオン抵抗を
切り換え抵抗のα倍（０＜α＜１）とすると、
Rps1＝αRs1，Rps2＝αRS2，Rpf1＝αRf1，Rpf2＝
αRf2となる。SW5，SW7がオンしている時には、
この反転増幅器のゲインは−（Rf1＋Rpf1）／
（Rs1＋Rps1）＝−（Rf1＋αRf1）／（Rs1＋αRS1）＝
−Rf1（１＋α）／Rs1（１＋α）＝、二−Rf1／Rs1
となり、ゲインはアナログスイツチのオン抵抗の
影響を受けず、入力抵抗と帰還抵抗の比で決ま
る。このことから、製造プロセス条件のばらつき
によるオン抵抗のばらつきや、温度変化によるオ
ン抵抗の変化によるゲイン誤差を減小させること
ができ、またオン抵抗を切り換え抵抗の抵抗値に
比べ充分小さくする必要はなく、アナログスイツ
チのトランジスタサイズを縮小でき面積を小さく
することができる。
発明の効果
以上のように本発明によれば、ゲイン可変の反
転増幅器のゲインに対するアナログスイツチのオ
ン抵抗による影響を小さくでき、またアナログス
イツチのトランジスタサイズを小さくでき、その
実用的効果は大きい。
転増幅器のゲインに対するアナログスイツチのオ
ン抵抗による影響を小さくでき、またアナログス
イツチのトランジスタサイズを小さくでき、その
実用的効果は大きい。
第１図は本発明の実施例におけるゲイン可変の
反転増幅器の電気的結線図、第２図は従来のゲイ
ン可変の反転増幅器の電気的結線図である。 １……オペアンプ、SW1〜SW8……アナログス
イツチ。
反転増幅器の電気的結線図、第２図は従来のゲイ
ン可変の反転増幅器の電気的結線図である。 １……オペアンプ、SW1〜SW8……アナログス
イツチ。
Claims (1)
- １ オペアンプを用いた反転増幅器において、２
種類以上の入力抵抗と、同入力抵抗のそれぞれに
接続された第１のアナログスイツチと、２種類以
上の帰還抵抗および同帰還抵抗のそれぞれに接続
された第２のアナログスイツチを備えるととも
に、前記入力抵抗および帰還抵抗を切り換える前
記第１と第２のアナログスイツチのオン抵抗が接
続される前記入力抵抗と前記帰還抵抗の抵抗値に
比例することを特徴とするゲイン可変増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083762A JPS61242405A (ja) | 1985-04-19 | 1985-04-19 | ゲイン可変増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60083762A JPS61242405A (ja) | 1985-04-19 | 1985-04-19 | ゲイン可変増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61242405A JPS61242405A (ja) | 1986-10-28 |
| JPH0567083B2 true JPH0567083B2 (ja) | 1993-09-24 |
Family
ID=13811586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60083762A Granted JPS61242405A (ja) | 1985-04-19 | 1985-04-19 | ゲイン可変増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61242405A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3799618B2 (ja) * | 1994-10-21 | 2006-07-19 | 株式会社デンソー | 信号処理回路 |
| JPH09162661A (ja) * | 1995-12-06 | 1997-06-20 | Denso Corp | 増幅回路 |
| JP3598658B2 (ja) * | 1996-06-04 | 2004-12-08 | 株式会社デンソー | 自動利得調整回路 |
| DE19630393C2 (de) * | 1996-07-26 | 2000-05-11 | Sgs Thomson Microelectronics | Elektrische Signalverarbeitungsschaltung |
| JP2007279186A (ja) * | 2006-04-04 | 2007-10-25 | Nec Electronics Corp | 増幅回路、及び駆動回路 |
| GB2466301B (en) | 2008-12-19 | 2013-08-14 | Cambridge Silicon Radio Ltd | Low distortion amplifier |
| JP2012244448A (ja) * | 2011-05-20 | 2012-12-10 | Hitachi Ltd | 演算増幅回路 |
-
1985
- 1985-04-19 JP JP60083762A patent/JPS61242405A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61242405A (ja) | 1986-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11265979A (ja) | 制御されたインピーダンスを有する集積回路 | |
| US4352092A (en) | Digital to analog converter | |
| KR970031232A (ko) | 차동증폭기를 갖는 이득 제어 증폭회로(gain controlled amplification circuit having differential amplifier) | |
| JPH0567083B2 (ja) | ||
| US4308467A (en) | Electronic circuitry | |
| JPS59117815A (ja) | 電気抵抗制御回路 | |
| JPH04506289A (ja) | ディジタルアナログ変換器 | |
| JPH0418459B2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0746764B2 (ja) | 増幅器 | |
| KR101042255B1 (ko) | 반도체 소자 | |
| JPH04906A (ja) | 可変抵抗器 | |
| JP2823743B2 (ja) | 半導体集積装置 | |
| JPS62111510A (ja) | 増幅回路 | |
| JPH065788A (ja) | 半導体装置 | |
| JPS59211246A (ja) | アナログｉｃマスタスライス方式 | |
| JPS602672Y2 (ja) | 半導体集積回路装置 | |
| JPS62208704A (ja) | 定電流回路 | |
| KR840004843A (ko) | 특성 절환 회로 | |
| JPH04225610A (ja) | 加算増幅回路 | |
| JPH04150310A (ja) | アナログスイッチ回路 | |
| JPH03759Y2 (ja) | ||
| JPH0715250A (ja) | 増幅回路 | |
| JPH0534844B2 (ja) | ||
| JPH10107635A (ja) | ２セグメントラダー回路及びデジタル・アナログ変換器 |