JPS62111510A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS62111510A JPS62111510A JP25221985A JP25221985A JPS62111510A JP S62111510 A JPS62111510 A JP S62111510A JP 25221985 A JP25221985 A JP 25221985A JP 25221985 A JP25221985 A JP 25221985A JP S62111510 A JPS62111510 A JP S62111510A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- inverting input
- amplifier
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力信号をオン、オフする機能を有する増幅
回路、特に、演算増幅器による反転増幅器の入力信号の
オン、オフが可能な増幅回路に関する。
回路、特に、演算増幅器による反転増幅器の入力信号の
オン、オフが可能な増幅回路に関する。
本発明は、演算増幅器による反転増幅器を含む増幅回路
において、 入力端子と反転入力との間および出力端子と反転入力と
の間にそれぞれ接続される回路網が、抵抗とスイッチの
直列接続した回路を含むことにより、 正確な利得決定が可能で、信号オフ時の漏話等の問題も
なく、かつ部品の寸法を大きくする必要 ゛をなくし集
積回路化しやすいようにしたものである。
において、 入力端子と反転入力との間および出力端子と反転入力と
の間にそれぞれ接続される回路網が、抵抗とスイッチの
直列接続した回路を含むことにより、 正確な利得決定が可能で、信号オフ時の漏話等の問題も
なく、かつ部品の寸法を大きくする必要 ゛をなくし集
積回路化しやすいようにしたものである。
従来、電界効果トランジスタを用いた双方向スイッチ素
子をチップ内に有する半導体集積回路において、演算増
幅器を用いて反転増幅器を構成する場合、第２図に示す
ような回路構成をとっていた。第２図において、１は信
号の入力端子、２は信号の出力端子、３．４は抵抗、５
は例えばアナログスイッチからなる双方向性のスイッチ
、７は演算増幅器である。説明を簡単にするため抵抗３
．４の抵抗値は同一であると仮定する。スイッチ５は半
導体素子で構成するが、オンしたときの抵抗値は通常抵
抗３．４の抵抗値に比較して無視することができない。
子をチップ内に有する半導体集積回路において、演算増
幅器を用いて反転増幅器を構成する場合、第２図に示す
ような回路構成をとっていた。第２図において、１は信
号の入力端子、２は信号の出力端子、３．４は抵抗、５
は例えばアナログスイッチからなる双方向性のスイッチ
、７は演算増幅器である。説明を簡単にするため抵抗３
．４の抵抗値は同一であると仮定する。スイッチ５は半
導体素子で構成するが、オンしたときの抵抗値は通常抵
抗３．４の抵抗値に比較して無視することができない。
抵抗３．４の抵抗値をＲ、スイッチ５の抵抗値をｒとす
ると、この回路の利得は次の（１）式で表される。
ると、この回路の利得は次の（１）式で表される。
したがって、所望の利得（ここではＯ（ｄＢ） ”）を
得るためには、ｒ＜＜Ｒとする必要があるが、Ｒを大き
くすると集積回路化の場合、チップ占有面積が大となり
不経済である。またｒを小さくするためにはスイッチ５
のサイズを大きくする必要があり、オフ時の抵抗値が小
さくなり漏話等の不都合を生じる欠点がある。
得るためには、ｒ＜＜Ｒとする必要があるが、Ｒを大き
くすると集積回路化の場合、チップ占有面積が大となり
不経済である。またｒを小さくするためにはスイッチ５
のサイズを大きくする必要があり、オフ時の抵抗値が小
さくなり漏話等の不都合を生じる欠点がある。
本発明の目的は、上記の欠点を除去することにより、千
ノブ面積を拡大することなく、集積回路化が容易で、か
つ正確な利得決定が可能で、さらに信号のオフ時におい
ても漏話等の問題が生しない入力信号をオン、オフする
機能を有する増幅回路を提供することにある。
ノブ面積を拡大することなく、集積回路化が容易で、か
つ正確な利得決定が可能で、さらに信号のオフ時におい
ても漏話等の問題が生しない入力信号をオン、オフする
機能を有する増幅回路を提供することにある。
〔問題点を解決するための手段〕
本発明の増幅回路は、入力端子と反転入力との間および
反転入力と出力端子との間にそれぞれ接続された第一お
よび第二の回路網を有し演算増幅器を含む増幅回路にお
いて、上記第一および第二の回路網は、それぞれ抵抗と
スイッチとを直列接続した回路を含むことを特徴とする
。
反転入力と出力端子との間にそれぞれ接続された第一お
よび第二の回路網を有し演算増幅器を含む増幅回路にお
いて、上記第一および第二の回路網は、それぞれ抵抗と
スイッチとを直列接続した回路を含むことを特徴とする
。
また、本発明の増幅回路は、演算増幅器、第一および第
二の回路網はひとつの半導体集積回路上に形成されるこ
とが好ましい。
二の回路網はひとつの半導体集積回路上に形成されるこ
とが好ましい。
本発明は、第一および第二の回路網を、例えば第１図に
示す第一実施例のように、帰還回路にも入力回路と同じ
抵抗と直列にスイッチを挿入し、常時はこのスイッチを
オン状態にしておく、したかって、この場合の利得は次
の（２）式で表される。
示す第一実施例のように、帰還回路にも入力回路と同じ
抵抗と直列にスイッチを挿入し、常時はこのスイッチを
オン状態にしておく、したかって、この場合の利得は次
の（２）式で表される。
すなわち、容易にしかも正確に所望の利得０ （ｄＢ）
を得ることができ、単にスイッチを付加するのみで、チ
ップ面積の大幅な増大は必要とせず、集積回路化も容易
となる。
を得ることができ、単にスイッチを付加するのみで、チ
ップ面積の大幅な増大は必要とせず、集積回路化も容易
となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
本第−実施例は、演算増幅器７の反転入力と入力端子１
との間に抵抗３とスイッチ５とが直列に接続され、演算
増幅器７の反転入力と出力端子２との間に抵抗４とスイ
ッチ６とが直列に接続され、演算増幅器７の正転入力は
接地されることからなっている。第２図の従来例と同様
に抵抗３．４の抵抗値が等しいとすると、スイッチ５．
６のオン抵抗も等しくなるようにする。すなわち集積回
路化において、チップ上でのレイアウトを全く同一とす
ることにより、この第一実施例の利得は（２）弐に示す
ように所望のＯ（ｄＢ）となる。おなこの場合スイッチ
６は常にオン状態にしておくものとする。
との間に抵抗３とスイッチ５とが直列に接続され、演算
増幅器７の反転入力と出力端子２との間に抵抗４とスイ
ッチ６とが直列に接続され、演算増幅器７の正転入力は
接地されることからなっている。第２図の従来例と同様
に抵抗３．４の抵抗値が等しいとすると、スイッチ５．
６のオン抵抗も等しくなるようにする。すなわち集積回
路化において、チップ上でのレイアウトを全く同一とす
ることにより、この第一実施例の利得は（２）弐に示す
ように所望のＯ（ｄＢ）となる。おなこの場合スイッチ
６は常にオン状態にしておくものとする。
本第−実施例によると、単にスイッチ６を付加するのみ
であり、従来のように抵抗を大きくしたり、スイッチ用
素子を太き（したりする必要がないので、集積回路化に
おいてチップ面積を大幅に大きくする必要がなく、容易
に集積回路化が実現される。さらにスイッチ用素子を大
きくする必要もないので、信号オフ時の漏話等の不都合
もなくなる。
であり、従来のように抵抗を大きくしたり、スイッチ用
素子を太き（したりする必要がないので、集積回路化に
おいてチップ面積を大幅に大きくする必要がなく、容易
に集積回路化が実現される。さらにスイッチ用素子を大
きくする必要もないので、信号オフ時の漏話等の不都合
もなくなる。
本発明の特徴は、第１図においてスイッチ６を設けたこ
とにある。
とにある。
第２図は本発明の第二実施例を示す回路図である。本第
二実施例は、第１図の第一実施例において、出力端子２
と演算増幅器７の反転入力との間に抵抗４ａとスイッチ
６ａとを直列に接続した単位回路を複数ｎ個並列に接続
したものである。本第二実施例においては、スイッチ６
ａは常にいずれかがオンしている必要があるが、制御回
路によリオンしているスイッチを増してゆくことにより
、可変利得回路が構成できる。
二実施例は、第１図の第一実施例において、出力端子２
と演算増幅器７の反転入力との間に抵抗４ａとスイッチ
６ａとを直列に接続した単位回路を複数ｎ個並列に接続
したものである。本第二実施例においては、スイッチ６
ａは常にいずれかがオンしている必要があるが、制御回
路によリオンしているスイッチを増してゆくことにより
、可変利得回路が構成できる。
なお上記実施例においては、回路網として、抵抗とスイ
ッチ素子とを直列に接続した単位回路単独またはそれら
を並列に接続して用いた場合を示したが、より一般的に
はこの単位回路を直並列に接続した回路網を用いること
ができ、しかも入力回路側および帰還回路側の双方に用
いることができる。
ッチ素子とを直列に接続した単位回路単独またはそれら
を並列に接続して用いた場合を示したが、より一般的に
はこの単位回路を直並列に接続した回路網を用いること
ができ、しかも入力回路側および帰還回路側の双方に用
いることができる。
以上説明したように、本発明によれば、入力回路側およ
び帰還回路側にも、抵抗とスイッチ素子との直列に接続
した単位回路を含んでいるので、簡単な回路構成により
、集積回路化に際してチップ面積を増大することなく、
正確な利得調整と信号オフ時における漏話等の不都合を
なくした入力信号のオン、オフ機能を有する増幅回路が
得られる。
び帰還回路側にも、抵抗とスイッチ素子との直列に接続
した単位回路を含んでいるので、簡単な回路構成により
、集積回路化に際してチップ面積を増大することなく、
正確な利得調整と信号オフ時における漏話等の不都合を
なくした入力信号のオン、オフ機能を有する増幅回路が
得られる。
第１図は本発明の第一実施例を示す回路図。
第２図は本発明の第二実施例を示す回路図。
第３図は従来例を示す回路図。
１・・・入力端子、２・・・出力端子、３．４．４ａ・
・・抵抗、５．６．６ａ・・・スイッチ、７・・・演算
増幅器。
・・抵抗、５．６．６ａ・・・スイッチ、７・・・演算
増幅器。
Claims (2)
- （１）入力端子と反転入力との間および反転入力と出力
端子との間にそれぞれ接続された第一および第二の回路
網を有し演算増幅器を含む増幅回路において、 上記第一および第二の回路網は、それぞれ抵抗とスイッ
チとを直列接続した回路を含むことを特徴とする増幅回
路。 - （２）演算増幅器、第一および第二の回路網はひとつの
半導体集積回路上に形成された特許請求の範囲第（１）
項に記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25221985A JPS62111510A (ja) | 1985-11-11 | 1985-11-11 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25221985A JPS62111510A (ja) | 1985-11-11 | 1985-11-11 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62111510A true JPS62111510A (ja) | 1987-05-22 |
Family
ID=17234167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25221985A Pending JPS62111510A (ja) | 1985-11-11 | 1985-11-11 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62111510A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161109A (ja) * | 1983-03-04 | 1984-09-11 | Fujitsu Ltd | 可変利得増幅器 |
-
1985
- 1985-11-11 JP JP25221985A patent/JPS62111510A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161109A (ja) * | 1983-03-04 | 1984-09-11 | Fujitsu Ltd | 可変利得増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151409B2 (en) | Programmable low noise amplifier and method | |
| JPH11265979A (ja) | 制御されたインピーダンスを有する集積回路 | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| KR950022046A (ko) | 가변 이득 전압 신호 증폭기 및 그 이용 방법 | |
| JPS62111510A (ja) | 増幅回路 | |
| JPH0567083B2 (ja) | ||
| JPH07254830A (ja) | 電子ボリューム回路 | |
| US5300834A (en) | Circuit with a voltage-controlled resistance | |
| JP3951726B2 (ja) | ゲインコントロール回路及び電子ボリューム回路 | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPS592415A (ja) | 増幅器 | |
| JP2000101392A (ja) | 多入力バッファアンプおよびこれを用いた回路 | |
| KR900005654Y1 (ko) | 저역통과 필터의 통과 대역 조절회로 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH084731Y2 (ja) | 周波数特性選択回路 | |
| JPH04906A (ja) | 可変抵抗器 | |
| JPH01300608A (ja) | 増幅回路 | |
| JPH09139642A (ja) | 増幅器 | |
| KR0172421B1 (ko) | 대역통과 필터 장치 | |
| JPS59161109A (ja) | 可変利得増幅器 | |
| JPS62254510A (ja) | スイツチトキヤパシタ回路 | |
| JPS6154717A (ja) | Ｄａコンバ−タ回路 | |
| JPH05251945A (ja) | 出力可変型レギュレータ用半導体集積回路 |