JPS59161109A - 可変利得増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は利得をステップ状に可変とするとき、出来るだ
け少ない素子数の抵抗・スイッチを使用し細密に利得を
可変設定できる利得増幅器に関する。

（２）従来技術と問題点 従来、演算増幅器の利得をステップ状に変化させるとき
、第１図Ａまたは第１図Ｂの回路構成としている。即ち
、信号入力端子と反転入力端子（−）との間に直列挿入
した抵抗素子Ｒｓと、増幅器ｏｐの出力端子と反転入力
端子（−）間への帰還抵抗Ｒｆとの比が演算増幅器ＯＰ
の利得を定めているから、この比を変えることにより利
得を変化さ・Ｉることが出来る。そして第１図ＡではＲ
ｆＯ値をｎ個設け、直列接続されたスイッチＳＷＩ〜Ｓ
　Ｗ　ｎについて開閉制御している。また第１図Ｂでは
Ｒｓの値をｍ個設は同様にスイッチを開閉制御している
。これら回路では利得の可変ステップ数と同数の抵抗・
スイッチの組合せを必要とするからステップ数が増加す
ると、抵抗・スイッチも膨大な数となって回路規模が大
となる。

そして設定利得幅が広くなると抵抗値幅が大となり、利
得の精度が悪くなり易い欠点があった。

（３）発明の目的 本発明の目的は前述の欠点を改善し、出来るだけ少ない
素子数の抵抗・スイッチを使用し細密に利得を可変設定
できる利得増幅器を提供することにある。

（４）発明の構成 前述の目的を達成するための本発明の構成は、信号入力
端子と演算増幅器の反転入力端子との間、該演算増幅器
出力端子・反転入力端子間のいずれか一方または両方に
、スイッチと抵抗素子を直列接続し、該スイッチに対し
て、スイッチと抵抗素子から成る直列回路を少なくとも
１個並列に接続して構成されることを特徴とする可変利
得増幅器である。

（５）発明の実施例 第２図は本発明の一実施例として可変ステフプ数を１６
に設定した場合を示す回路図である。抵抗はＲｓｌ〜Ｒ
ｓ４とＲｆｌ〜Ｒｆ４の８個、スイッチはＳ　Ｗｌｌ〜
Ｓ　Ｗ１４とＳ　Ｗ２１〜５Ｗ２４の８個であり、抵抗
とスイッチは直列接続され、成るスイッチ例えばＳ　Ｗ
ｌｌに対し隣接するスイッチ５Ｗ１２については５Ｗ１
２と抵抗Ｒｓ２との直列接続回路がＳ　Ｗｌｌと並列接
続されている。Ｓ　Ｗｌｌ、５Ｗ１２等の一方端は信号
入力端子Ａと接続され、抵抗Ｒｓｌの他方端は増幅器の
反転入力端子Ｂと接続される。同様にＲｆ、１とＳ　Ｗ
２１等についても他のスイッチ・抵抗の組合せを増幅器
出力端Ｃと反転入力端子Ｂとの間に接続する。

スイッチを開閉制御して利得を設定するとき、所望の入
力抵抗と帰還抵抗を得るスイッチの表を下記に示す。

一般に可変利得ステップ数をＳとし、入力抵抗とスイッ
チの数をｍ、帰還抵抗とスイッチ数をｎとすれば Ｓ＋１≦ｍ＋ｎ（但しｍ＋ｎは最小値〉の関係が成り立
つようにｍ、ｎの値を選定するとき、使用素子数が少な
くてすむ。

スイッチは機械的開閉器よりも電子的開閉器を使用する
ことが好適である。

（６）発明の効果 このようにして本発明によると、所定の可変利得ステッ
プ数に対し少ない素子数により回路構成ができ、半導体
素子による集積回路とするとき好適である。抵抗は素子
を直列にして使用するため、素子数が少なく、且つ抵抗
値の変化幅が少なくてすむ。そのため設定利得の精度を
上げることができる。

【図面の簡単な説明】

第１図は従来の可変珈幅器の回路構成図、第２図は本発
明の一実施例の回路構成を示す図である。 ０Ｐ−演算増幅器　　Ａ−・・信号入力端子Ｂ−−−増
幅器反転入力端子　Ｃ−増幅器出力端子Ｒ３−直列抵抗
　　Ｒｆ・−帰還抵抗 ｓ　ｗ−スイッチ 特許出願人　　　富士通株式会社 （ほか１名） 代理人　　　　弁理士　鈴木栄祐

Claims (1)

【特許請求の範囲】
1. 信号入力端子と演算増幅器の反転入力端子との間、該演
   算増幅器出力端子・反転入力端子間のいずれか一方また
   は両方に、スイッチと抵抗素子を直列接続し、該スイッ
   チに対して、□スイッチと抵抗素子から成る直列回路を
   少なくとも１個並列に接続して構成されることを特徴と
   する可変利得増幅器。