JPH0221780Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、オーデイオ入力信号に対して１つの
チヤンネルについて２つの出力端子を有し、その
２つの出力端子のバランスを変化させるフエーダ
回路に関するものである。

従来の一般的なフエーダ回路は、２つの出力の
バランスを変化させる手段としてボリユームを用
い、第１図に示すように構成されていた。図にお
いて、１，２はそれぞれ抵抗値R₁，R₂の抵抗、
３はｗ（ダブル）カーブボリユームである。入力
信号線は２つに分割され、それぞれ抵抗１，２の
一端に接続されている。抵抗１，２のそれぞれの
他端はｗカーブボリユーム３の両端に接続され、
この接続点がそれぞれ出力端子Ａ，Ｂとなつてい
る。また、ｗカーブボリユーム３の共通端子はア
ースされている。

以上の構成により、入力された信号は２つに分
割され、それぞれ抵抗１，２に入力される。抵抗
１，２とｗカーブボリユーム３は、出力端子Ａ，
Ｂとアース間にそれぞれ可変抵抗VR₁，VR₂を接
続した第２図に示す等価回路の減衰器（ATT）
回路を構成する。ATT回路中の抵抗の値は通常、
R₁＝R₂＝Ｒ、VR₁＋VR₂＝γ、Ｒ／（γ／２）＝
0dBとなるように設定される。そして、ボリユー
ム３の共通端子をその中心から出力端子Ａ，Ｂ側
にそれぞれ移動することにより、出力端子Ａ，Ｂ
の出力レベルは、第３図に破線と実線でそれぞれ
示すように変化する。

上述した回路はボリユームが手動式のものであ
るため、例えばその値を電子的に設定しようとす
る場合には適用できない。

そこで、ボリユームを複数の抵抗とそれに対応
した複数のスイツチで構成し、電子制御によつて
第３図に示す特性を得ることが考えられている。

第４図は第１図の可変抵抗部を抵抗４１とアナ
ログスイツチ４２で構成したものの、第５図は第
４図の抵抗４１とアナログスイツチ４２を上下２
段に分けたものをそれぞれ示し、両者共、減衰量
0dB〜−∞dBを細かく分けようとするとアナロ
グスイツチの数は非常に多くなる。１つの出力に
ついてｎ個に分けると、アナログスイツチ数は
2nとなり、例えば0dB〜−68dBを2dBステツプ
で変化させようとすると、１つの出力当り、35個
に分けられることになつて合計70個のアナログス
イツチが必要になる。

上述のようなことを回避するため、第５図の
ATT回路内を２段にし、１ステツプ当りの減衰
量が大きい、例えば10dBの上位と、小さい、例
えば2dBの下位とに重み付けを行つた第６図に示
すものが考えられている。同図において、６１は
上位の直列抵抗、６２はアナログスイツチ、６３
は下位の直列抵抗、６４はバツフアアンプである
が、バツフアアンプ６４については、直列抵抗６
１及び６２の抵抗値のとり方により必要無い場合
もある。また、重み付けも２段に限らず、より多
段にする場合もある。

第６図の構成では、0dB〜−68dBの範囲を2dB
のステツプで変化させようとして、上位を10dB
ステツプ、下位を2dBステツプとした場合、アナ
ログスイツチの数は、10dBステツプ分に７個、
2dBステツプ分に５個となつて１出力当り12個、
合計で24個となり、第４図、第５図のATT回路
の70個に比べ大幅にアナログスイツチの数が減ら
されている。

しかし、通常の通信路は２チヤンネルであり、
第６図に示すATT回路を２つ必要とし、これに
伴つてアナログスイツチ数も増大する。

本考案は、フエーダ回路では２つの出力がそれ
ぞれ独立に制御されるが、両方共に減衰出力とな
る状態が必要ないという状況に鑑み、減衰動作前
の信号と減衰動作後の信号を取り出し、この２つ
の信号を２つの出力端子に選択的に出力すること
により、より一層のアナログスイツチ数の削減を
図つた電子制御可能なフエーダ回路を提供するこ
とを目的としている。

以下本考案の一実施例を第７図以降を参照して
説明する。

第７図において、７１は10dBステツプのATT
回路で、直列接続された複数の抵抗７１ａと複数
のアナログスイツチ７１ｂで構成されている。７
２は2dBステツプのATT回路で、10dBステツプ
ATT回路７１と同様に直列接続された複数の抵
抗７２ａと複数のアナログスイツチ７２ｂで構成
されている。７３はアナログスイツチSWA，
SWB，SWa，SWbからなる出力端子切り換えス
イツチで、SWAの一端は出力端子Ａに、他端は
入力端子にそれぞれ接続され、SWaの一端は出
力端子Ａに、他端はATT回路７２の出力端にそ
れぞれ接続され、SWBの一端は出力端子Ｂに、
他端はATT回路７２の出力端にそれぞれ接続さ
れ、SWbの一端は出力端子Ｂに、他端は入力端
子にそれぞれ接続されている。

以上の構成により、今出力端子切換スイツチ７
３のSWA，SWBがオン、SWa，SWbがオフと
すると、入力端子により入つた信号は、出力端子
Ａからは減衰されずにそのままのレベルで、出力
端子Ｂからは制御によつて設定された量だけ減衰
されたレベルでそれぞれ出力される。次に、出力
端子切換スイツチ７３のSWA，SWBがオフ、
SWa，SWbがオンとすると、上述とは逆に、出
力端子Ａからは減衰したレベル、出力端子Ｂから
は減衰されないレベルの出力信号が得られる。そ
して、以上の動作を総合すると、第８図のような
特性が得られる。なお、破線は出力Ａ、実線は出
力Ｂをそれぞれ表わす。

フエーダ回路では、２つの出力の１つは必らず
0dB出力で、他方が減衰動作の出力であり、両方
とも0dB出力のときを境に特性が入れ換わるが、
第８図の特性はまさにその通りになつている。

なお、上述の実施例では、ATT回路に10dBス
テツプと2dBステツプで構成したものを使用して
いるが、これに限られるものでなく、電子制御さ
れるATT回路であれば、どのようなものであつ
てもよい。

以上のように本考案によれば、１つのATT回
路の入力レベルと減衰したレベルの２出力を２つ
の出力端子に選択的に出力できるように構成した
ので、ATT回路は１チヤンネル当り１つでよく、
アナログスイツチの数を大巾に減らすことができ
る。

例えば、ATT回路のアナログスイツチ数がｍ
個とすると、従来例では2m個のスイツチを要す
るが、本考案ではｍ＋４個で済み、従つてATT
回路にアナログスイツチを４個以上使用するもの
に効果がある。

【図面の簡単な説明】

第１図はボリユームを用いた従来のフエーダ回
路の一例を示す回路図、第２図は第１図の等価回
路図、第３図は一般的フエーダ回路の出力特性を
示すグラフ、第４図は電子制御可能にした従来の
フエーダ回路の一例を示す回路図、第５図は同じ
く電子制御可能にした従来のフエーダ回路の他の
例を示す回路図、第６図は第５図の回路を改良し
た従来例を示す回路図、第７図は本考案によるフ
エーダ回路の一実施例を示す回路図、及び第８図
は本考案の出力特性を示すグラフである。 Ａ，Ｂ…出力端子、７１，７２…ATT回路、
７３…出力端子切り換えスイツチ。

Claims (1)

【実用新案登録請求の範囲】
1. オーデイオ入力信号に対して１チヤンネル当り
   ２つの出力端子を有し、この２つの出力端子から
   の出力信号のバランスを電子制御により変えるフ
   エーダ回路であつて、電子制御されるATT回路
   の入力端と出力端とのそれぞれを切換スイツチを
   介して前記２つの出力端子のそれぞれに接続し、
   該切換スイツチの選択的な動作により、一方の出
   力端子に入力端を接続しているとき他方の出力端
   子の出力端を接続するようにしたことを特徴とす
   るフエーダ回路。