JP2509520Y2

JP2509520Y2 - 信号減衰回路

Info

Publication number: JP2509520Y2
Application number: JP8099790U
Authority: JP
Inventors: 正人女屋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-07-30
Filing date: 1990-07-30
Publication date: 1996-09-04
Anticipated expiration: 2005-07-30
Also published as: JPH0438123U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案は、信号減衰回路の改良に関するもので、特に
左右チャンネルにそれぞれ配置される第１及び第２減衰
回路の減衰量を互いに等しくすることの出来る信号減衰
回路に関する。

（ロ）従来の技術第２図に示す如く、左右チャンネルに第１及び第２減
衰回路（１）及び（２）を配置し、単一の制御回路
（３）を用いて前記第１及び第２減衰回路（１）及び
（２）の減衰量を互いに逆方向に調整し、左右チャンネ
ルのバランス調整を行なうバランス調整回路が知られて
いる。第２図において、左出力端子（３）に発生する左
ステレオ信号のレベルが右出力端子（４）に発生する右
ステレオ信号のレベルよりも大であれば、検出回路
（５）がその状態を検出し、制御回路（３）が作動し
て、第１減衰回路（１）の減衰量を大、第２減衰回路
（２）の減衰量を小とする。逆に、左ステレオ信号のレ
ベルが右ステレオ信号のレベルよりも小の場合は、制御
回路（３）の動作に応じて、第１減衰回路（１）の減衰
量が小、第２減衰回路（２）の減衰量が大となる。この
制御により、左右チャンネル間のアンバランスが解消さ
れる。尚、検出回路（５）は所定の検出範囲を備え、バ
ランス調整動作は前記検出範囲に入るアナウンサの声等
のセンター信号の伝送時に行なわれる。

第２図の第１及び第２減衰回路（１）及び（２）とし
ては、第３図に示す如く、同一の構成を有する減衰回路
が使用されている。前記減衰回路は、制御回路（３）か
ら発生する２ビットの制御信号に応じて切換えられるス
イッチ（６）乃至（９）、（10）乃至（13）、（14）乃
至（17）、（18）乃至（21）を備え、各スイッチのオン
オフに応じた減衰量を得ることが出来る。例えば、制御
信号Ａ及びＥが印加された状態においては、第１減衰回
路（１）が最大減衰状態になり、第２減衰回路（２）が
最小減衰状態になる。

第４図は、制御回路（３）を構成するアップダウンカ
ウンタ（22）及びデコーダ（23）を示すもので、アップ
ダウンカウンタ（22）は、４個の継続接続されたＤ−FF
（24）乃至（27）により構成され、デコーダ（23）はア
ンドゲート（28）乃至（31）及び（32）乃至（35）によ
り構成され、前記Ｄ−FF（24）乃至（27）の出力に応じ
た制御信号Ａ乃至Ｄ及びＥ乃至Ｈを発生する。この制御
信号Ａ乃至Ｄ及びＥ乃至Ｈが第２図の各スイッチを切換
える為に使用される。

（ハ）考案が解決しようとする課題ところで、第２図のバランス調整回路を用いた自動バ
ランス制御を停止したい場合がある。例えば、ソース機
器の切換えを行なった場合、それに応じて伝送路の状態
が変化するので、一度自動バランス制御をリセットし、
その後再制御を行なう必要がある。リセットした場合、
第１及び第２減衰回路（１）及び（２）の減衰量を等し
くし、その後、制御を行なわなければならないが、第４
図の如き２ビットの制御信号を用いて偶数のスイッチを
切換えるものにおいては、第１及び第２減衰回路（１）
及び（２）の減衰量を等しくすることが出来なかった。

（ニ）課題を解決するための手段本考案は、上述の点に鑑み成されたもので、第１及び
第２減衰回路の減衰量を等しくする為、一方の減衰回路
と入力端との間にオフセット抵抗を挿入した点を特徴と
する。

（ホ）作用本考案に依れば、オフセット抵抗の挿入により、同じ
制御信号を用いて、同じ減衰量を得ることが出来る。

（ヘ）実施例第１図は、本考案の一実施例を示す回路図で、（36）
は直列接続された複数の抵抗（37）乃至（40）と、該複
数の抵抗（37）乃至（40）の一端を共通接続点に接続す
る為のスイッチ（ゲート）（41）乃至（44）とから成る
第１減衰部、（45）は第１バッファ回路、（46）は直列
接続された複数の抵抗（47）乃至（50）と、該複数の抵
抗（47）乃至（50）の一端を共通接続点に接続する為の
スイッチ（51）乃至（54）とから成る第２減衰部、（5
5）は第２バッファ回路であり、全体として第１減衰回
路（56）を構成している。

（57）は第２減衰回路であり、第１減衰回路（56）と
異なる点は、入力端子（58）と第１減衰部（59）を構成
する抵抗（60）の一端との間にオフセット抵抗（61）を
配置した点にある。デコーダ（23）の出力制御信号Ａ乃
至Ｄ及びＥ乃至Ｈに応じて、第１減衰回路（56）の第１
及び第２減衰部（36）及び（46）と第２減衰回路（57）
の第１及び第２減衰部（59）及び（62）とに配置された
スイッチのうち対応するものがオンとなる。その為、第
１及び第２減衰回路（56）及び（57）の減衰量は、オン
となるスイッチに応じて定まる。

第５図は、制御信号Ａ乃至Ｄ及びＥ乃至Ｈと減衰量と
の関係を示すものである。第１及び第２減衰回路（56）
及び（57）に配置された各抵抗の値は、前記第５図の関
係を満足する様に設定される。第５図から明らかな如
く、制御信号Ｄ及びＦが印加されたとき、第１及び第２
減衰回路（56）及び（57）の減衰量が共に−８となり、
減衰量を等しい値に設定することが出来る。例えば、機
器のファンクション切換スイッチの操作時に、第４図の
アップダウンカウンタ（22）にリセットがかかり、その
時の値をデコーダ（23）によりデコードした時、制御信
号Ｄ及びＨが発生する様に構成すれば、ファンクション
切換時に第１及び第２減衰回路（56）及び（57）の減衰
量を等しい値に設定することが出来、次のバランス調整
に適した状態になる。

オフセット抵抗（61）の値は、直列接続された各抵抗
により設定されるステップの最小のものが得られる様
に、設定される。第１図の場合、オフセット抵抗（61）
の値は、ステップ「１」となる様に設定されている。

尚、実施例においては、第１及び第２減衰部（36），
（46），（59）及び（62）を構成する抵抗の数をそれぞ
れ４個に設定したが、これに限定されるものでは無く、
本考案の範囲内で様々な設計をすることが出来る。

（ト）考案の効果以上述べた如く、本考案に依れば、各チャンネルに介
挿される減衰回路の減衰量を互いに等しくすることが出
来る。

【図面の簡単な説明】

第１図は、本考案の一実施例を示す回路図、第２図はバ
ランス調整回路を示す回路図、第３図はそれに用いられ
ている従来の信号減衰回路を示す回路図、第４図はアッ
プダウンカウンタ及びデコーダの一例を示す回路図、及
び第５図は制御信号と減衰量との関係を示す図である。（36），（59）…第１減衰部、（37）〜（40），（47）
〜（50）…抵抗、（46），（62）…第２減衰部、（41）
〜（44），（51）〜（54）…スイッチ、（56），（57）
…第1,第２減衰回路、（61）…オフセット抵抗。

Claims

(57)【実用新案登録請求の範囲】

【請求項１】左右チャンネルの一方及び他方にそれぞれ
配置される第１及び第２減衰回路と、前記第１及び第２
減衰回路の減衰量を同時にかつ逆方向に変化させる制御
回路とから成り、前記第１及び第２減衰回路が等しい減
衰量とならない信号減衰回路であって、前記第１及び第２減衰回路は、直列接続された等しい抵
抗値の複数の抵抗及び該抵抗の一端を共通接続点に接続
する為の複数のスイッチとから成る第１減衰部と、該第
１減衰部の出力端に接続された第１バッファ回路と、直
列接続され所定の重み付けが成された抵抗値の異なる複
数の抵抗及び該抵抗の一端を共通接続点に接続するため
の複数のスイッチとから成り、入力端が前記第１バッフ
ァ回路に接続された第２減衰部と、該第２減衰部の出力
端に接続された第２バッファ回路とから成り、前記スイ
ッチは前記減衰量を設定するための前記制御回路の出力
信号に応じて制御されるように構成され、前記第１減衰回路の入力端は、一方の信号入力端子に接
続され、前記第２減衰回路の入力端は、他方の信号入力
端子にオフセット抵抗を介して接続され、前記オフセッ
ト抵抗は、前記第１及び第２減衰回路のリセット時前記
減衰量が等しくなるように値が設定されることを特徴と
する信号減衰回路。
【請求項２】前記オフセット抵抗は、前記第１減衰部を
構成する抵抗の抵抗値と等しい値に設定されることを特
徴とする請求項１記載の信号減衰回路。