JPH07212168A - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JPH07212168A JPH07212168A JP738794A JP738794A JPH07212168A JP H07212168 A JPH07212168 A JP H07212168A JP 738794 A JP738794 A JP 738794A JP 738794 A JP738794 A JP 738794A JP H07212168 A JPH07212168 A JP H07212168A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- variable attenuator
- resistors
- calculation result
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】電気信号の伝送時に２つのデバイスの間に減衰
器を挿入するとき、減衰値のみでなく入力インピーダン
ス，出力インピーダンスをも自由に設定できる。 【構成】外部から設定すべき入力インピーダンス情報，
出力インピーダンス情報，減衰値情報をＣＴＬ１１に入
力し、ＣＴＬ１１は減衰量を所定の値にするためにＲＡ
１，ＲＢ２，ＲＣ３に設定すべき抵抗値を計算し、その
計算結果をＭＥＭ１０に一時記憶する。ＭＥＭ１０はこ
の計算結果に基づいてＳＬＡ７，ＳＬＢ８，ＳＬＣ９に
それぞれ選択信号を入力し、ＳＬＡ７，ＳＬＢ８，ＳＬ
Ｃ９は各選択信号に従ってＲＬＡ４，ＲＬＢ５，ＲＬＣ
６のリレーを駆動する。これにより、Ｓａ１〜Ｓａｎ，
Ｓｂ１〜Ｓｂｎ，Ｓｃ１〜Ｓｃｎのうち駆動されたリレ
ー接点がメークし、ＲＡ１，ＲＢ２，ＲＣ３の抵抗器の
うちこのメークしたリレー接点に対応する抵抗器が挿入
され、ＣＴＬ１１の指示通りの抵抗値が設定される。
器を挿入するとき、減衰値のみでなく入力インピーダン
ス，出力インピーダンスをも自由に設定できる。 【構成】外部から設定すべき入力インピーダンス情報，
出力インピーダンス情報，減衰値情報をＣＴＬ１１に入
力し、ＣＴＬ１１は減衰量を所定の値にするためにＲＡ
１，ＲＢ２，ＲＣ３に設定すべき抵抗値を計算し、その
計算結果をＭＥＭ１０に一時記憶する。ＭＥＭ１０はこ
の計算結果に基づいてＳＬＡ７，ＳＬＢ８，ＳＬＣ９に
それぞれ選択信号を入力し、ＳＬＡ７，ＳＬＢ８，ＳＬ
Ｃ９は各選択信号に従ってＲＬＡ４，ＲＬＢ５，ＲＬＣ
６のリレーを駆動する。これにより、Ｓａ１〜Ｓａｎ，
Ｓｂ１〜Ｓｂｎ，Ｓｃ１〜Ｓｃｎのうち駆動されたリレ
ー接点がメークし、ＲＡ１，ＲＢ２，ＲＣ３の抵抗器の
うちこのメークしたリレー接点に対応する抵抗器が挿入
され、ＣＴＬ１１の指示通りの抵抗値が設定される。
Description
【０００１】
【産業上の利用分野】本発明は可変減衰器に関し、特に
可変入出力インピーダンスを出力するπ型可変減衰器に
関する。
可変入出力インピーダンスを出力するπ型可変減衰器に
関する。
【０００２】
【従来の技術】図３は従来の可変減衰器の一例を示すπ
型可変減衰器の回路図である。
型可変減衰器の回路図である。
【０００３】図３を参照すると、この従来例のπ型可変
減衰器はインピーダンス素子としての可変抵抗器（Ｖ
Ｒ）３１，３２および３３で構成されており、これらＶ
Ｒ３１，３２および３３の調整部分を共通に接続して、
外部から減衰値情報を一括入力してそれぞれの抵抗値を
同時に変化させることにより、減衰値を調整している。
減衰器はインピーダンス素子としての可変抵抗器（Ｖ
Ｒ）３１，３２および３３で構成されており、これらＶ
Ｒ３１，３２および３３の調整部分を共通に接続して、
外部から減衰値情報を一括入力してそれぞれの抵抗値を
同時に変化させることにより、減衰値を調整している。
【０００４】従来の可変減衰器としては、例えば特公昭
６０−２８４４９号公報に所載のものがある。この可変
減衰器では、一端がそれぞれ出力端に共通接続された第
１，第２および第３のインピーダンス素子と、第１のイ
ンピーダンス素子の他端を入力端および基準電源にそれ
ぞれ接続する第１の電界効果トランジスタ対と、第２の
インピーダンス素子の他端を入力端および基準電源にそ
れぞれ接続する第２の電界効果トランジスタ対と、第３
のインピーダンス素子の他端を基準電源に常時導通状態
で接続する電界効果トランジスタとを備え、第１および
第２の電界効果トランジスタ対をそれぞれ相補駆動する
ことによって、２つの予定した異なった減衰比が選択で
きる温度依存性のない可変減衰器を提供している。
６０−２８４４９号公報に所載のものがある。この可変
減衰器では、一端がそれぞれ出力端に共通接続された第
１，第２および第３のインピーダンス素子と、第１のイ
ンピーダンス素子の他端を入力端および基準電源にそれ
ぞれ接続する第１の電界効果トランジスタ対と、第２の
インピーダンス素子の他端を入力端および基準電源にそ
れぞれ接続する第２の電界効果トランジスタ対と、第３
のインピーダンス素子の他端を基準電源に常時導通状態
で接続する電界効果トランジスタとを備え、第１および
第２の電界効果トランジスタ対をそれぞれ相補駆動する
ことによって、２つの予定した異なった減衰比が選択で
きる温度依存性のない可変減衰器を提供している。
【０００５】
【発明が解決しようとする課題】この従来のπ型可変減
衰器では、入出力インピーダンスが固定であったため、
このπ型可変減衰器の入力側，出力側に接続されるデバ
イスの固有インピーダンスとの間にずれを生じ、インピ
ーダンス不整合の状態になってしまうという問題点があ
った。
衰器では、入出力インピーダンスが固定であったため、
このπ型可変減衰器の入力側，出力側に接続されるデバ
イスの固有インピーダンスとの間にずれを生じ、インピ
ーダンス不整合の状態になってしまうという問題点があ
った。
【０００６】本発明の目的は、電気信号の伝送時に２つ
のデバイスの間に減衰器を挿入するとき、減衰値のみで
なく入力インピーダンスおよび出力インピーダンスをも
自由に設定できる可変減衰器を提供することにある。
のデバイスの間に減衰器を挿入するとき、減衰値のみで
なく入力インピーダンスおよび出力インピーダンスをも
自由に設定できる可変減衰器を提供することにある。
【０００７】
【課題を解決するための手段】本発明によれば、電気入
力信号に対してπ型に構成されたインピーダンス素子に
よって減衰した電気出力信号を得るπ型可変減衰器にお
いて、それぞれ異なる抵抗値を有する複数の抵抗器で構
成される第１の抵抗部と、それぞれ異なる抵抗値を有す
る複数の抵抗器で構成される第２の抵抗部と、それぞれ
異なる抵抗値を有する複数の抵抗器で構成される第３の
抵抗部と、前記第１，第２および第３の抵抗部の前記各
抵抗器に対応して接続された複数のスイッチング素子で
それぞれ構成される第１，第２および第３のスイッチン
グ部と、この第１，第２および第３のスイッチング部の
前記スイッチング素子をそれぞれ選択駆動する第１，第
２および第３のセレクタ部と、外部から読み取った入力
インピーダンス情報，出力インピーダンス情報および減
衰値情報から前記第１，第２および第３の抵抗部に設定
すべき抵抗値を計算して前記第１，第２および第３のセ
レクタ部に計算結果を入力する制御部とを備えることを
特徴とする可変減衰器が得られる。
力信号に対してπ型に構成されたインピーダンス素子に
よって減衰した電気出力信号を得るπ型可変減衰器にお
いて、それぞれ異なる抵抗値を有する複数の抵抗器で構
成される第１の抵抗部と、それぞれ異なる抵抗値を有す
る複数の抵抗器で構成される第２の抵抗部と、それぞれ
異なる抵抗値を有する複数の抵抗器で構成される第３の
抵抗部と、前記第１，第２および第３の抵抗部の前記各
抵抗器に対応して接続された複数のスイッチング素子で
それぞれ構成される第１，第２および第３のスイッチン
グ部と、この第１，第２および第３のスイッチング部の
前記スイッチング素子をそれぞれ選択駆動する第１，第
２および第３のセレクタ部と、外部から読み取った入力
インピーダンス情報，出力インピーダンス情報および減
衰値情報から前記第１，第２および第３の抵抗部に設定
すべき抵抗値を計算して前記第１，第２および第３のセ
レクタ部に計算結果を入力する制御部とを備えることを
特徴とする可変減衰器が得られる。
【０００８】また、前記制御部による前記計算結果を一
時記憶するメモリ部を備え、このメモリ部は前記第１，
第２および第３のセレクタ部に前記計算結果に基づいた
選択信号をそれぞれ送出することを特徴とする可変減衰
器が得られる。
時記憶するメモリ部を備え、このメモリ部は前記第１，
第２および第３のセレクタ部に前記計算結果に基づいた
選択信号をそれぞれ送出することを特徴とする可変減衰
器が得られる。
【０００９】さらに、前記制御部による前記計算結果を
一時記憶するメモリ部を備え、このメモリ部は前記第
１，第２および第３のセレクタ部に前記計算結果に基づ
いた選択信号を送出することを特徴とする可変減衰器が
得られる。
一時記憶するメモリ部を備え、このメモリ部は前記第
１，第２および第３のセレクタ部に前記計算結果に基づ
いた選択信号を送出することを特徴とする可変減衰器が
得られる。
【００１０】さらにまた、前記制御部への前記減衰値情
報として自動利得制御部を通して前記電気出力信号を入
力することを特徴とする可変減衰器が得られる。
報として自動利得制御部を通して前記電気出力信号を入
力することを特徴とする可変減衰器が得られる。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１および図２は本発明の可変減衰器の第
１の実施例および第２の実施例を示すπ型可変減衰器の
回路ブロック図である。
１の実施例および第２の実施例を示すπ型可変減衰器の
回路ブロック図である。
【００１３】図１を参照すると、第１の実施例のπ型可
変減衰器は、それぞれ異なる抵抗値を有する複数の抵抗
器（Ｒａ１，Ｒａ２，…，Ｒａｎ）で構成される第１の
抵抗部（ＲＡ１）と、それぞれ異なる抵抗値を有する複
数の抵抗器（Ｒｂ１，Ｒｂ２，…，Ｒｂｎ）で構成され
る第２の抵抗部（ＲＢ２）と、それぞれ異なる抵抗値を
有する複数の抵抗器（Ｒｃ１，Ｒｃ２，…，Ｒｃｎ）で
構成される第３の抵抗部（ＲＣ３）と、ＲＡ１；ＲＢ２
およびＲＣ３の各Ｒａ１，Ｒａ２，…，Ｒａｎ；Ｒｂ
１，Ｒｂ２，…，ＲｂｎおよびＲｃ１，Ｒｃ２，…，Ｒ
ｃｎに対応して接続された複数のリレー接点（Ｓａ１，
Ｓａ２，…，Ｓａｎ；Ｓｂ１，Ｓｂ２，…，Ｓｂｎおよ
びＳｃ１，Ｓｃ２，…，Ｓｃｎ）でそれぞれ構成される
第１，第２および第３のリレー部（ＲＬＡ４；ＲＬＢ５
およびＲＬＣ６）と、ＲＬＡ４；ＲＬＢ５およびＲＬＣ
６の各Ｓａ１，Ｓａ２，…，Ｓａｎ；Ｓｂ１，Ｓｂ２，
…，ＳｂｎおよびＳｃ１，Ｓｃ２，…，Ｓｃｎをそれぞ
れ選択駆動する第１，第２および第３のセレクタ部（Ｓ
ＬＡ７，ＳＬＢ８およびＳＬＣ９）と、外部から読み取
った入力インピーダンス情報，出力インピーダンス情報
および減衰値情報からＲＡ１，ＲＢ２およびＲＣ３に設
定すべき抵抗値を自動的に計算してその計算結果をメモ
リ部（ＭＥＭ１０）に一時記憶させる制御部（ＣＴＬ１
１）とを備えている。
変減衰器は、それぞれ異なる抵抗値を有する複数の抵抗
器（Ｒａ１，Ｒａ２，…，Ｒａｎ）で構成される第１の
抵抗部（ＲＡ１）と、それぞれ異なる抵抗値を有する複
数の抵抗器（Ｒｂ１，Ｒｂ２，…，Ｒｂｎ）で構成され
る第２の抵抗部（ＲＢ２）と、それぞれ異なる抵抗値を
有する複数の抵抗器（Ｒｃ１，Ｒｃ２，…，Ｒｃｎ）で
構成される第３の抵抗部（ＲＣ３）と、ＲＡ１；ＲＢ２
およびＲＣ３の各Ｒａ１，Ｒａ２，…，Ｒａｎ；Ｒｂ
１，Ｒｂ２，…，ＲｂｎおよびＲｃ１，Ｒｃ２，…，Ｒ
ｃｎに対応して接続された複数のリレー接点（Ｓａ１，
Ｓａ２，…，Ｓａｎ；Ｓｂ１，Ｓｂ２，…，Ｓｂｎおよ
びＳｃ１，Ｓｃ２，…，Ｓｃｎ）でそれぞれ構成される
第１，第２および第３のリレー部（ＲＬＡ４；ＲＬＢ５
およびＲＬＣ６）と、ＲＬＡ４；ＲＬＢ５およびＲＬＣ
６の各Ｓａ１，Ｓａ２，…，Ｓａｎ；Ｓｂ１，Ｓｂ２，
…，ＳｂｎおよびＳｃ１，Ｓｃ２，…，Ｓｃｎをそれぞ
れ選択駆動する第１，第２および第３のセレクタ部（Ｓ
ＬＡ７，ＳＬＢ８およびＳＬＣ９）と、外部から読み取
った入力インピーダンス情報，出力インピーダンス情報
および減衰値情報からＲＡ１，ＲＢ２およびＲＣ３に設
定すべき抵抗値を自動的に計算してその計算結果をメモ
リ部（ＭＥＭ１０）に一時記憶させる制御部（ＣＴＬ１
１）とを備えている。
【００１４】そして、ＲＡ１とＲＬＡ４の直列回路，Ｒ
Ｂ２とＲＬＢ５の直列回路およびＲＣ３とＲＬＣ６の直
列回路をπ型に構成し、ＲＬＡ４とＲＬＢ５との接続点
に電気入力信号を接続し、ＲＢ２のＲｂ１，Ｒｂ２，
…，Ｒｂｎの共通接続点とＲＣ３のＲｃ１，Ｒｃ２，
…，Ｒｃｎの共通接続点とを共に接地し、ＲＡ１とＲＬ
Ｃ６との接続点から電気出力信号を得るように構成され
ている。
Ｂ２とＲＬＢ５の直列回路およびＲＣ３とＲＬＣ６の直
列回路をπ型に構成し、ＲＬＡ４とＲＬＢ５との接続点
に電気入力信号を接続し、ＲＢ２のＲｂ１，Ｒｂ２，
…，Ｒｂｎの共通接続点とＲＣ３のＲｃ１，Ｒｃ２，
…，Ｒｃｎの共通接続点とを共に接地し、ＲＡ１とＲＬ
Ｃ６との接続点から電気出力信号を得るように構成され
ている。
【００１５】続いて、この第１の実施例の動作について
説明する。
説明する。
【００１６】外部から設定すべき入力インピーダンス情
報，出力インピーダンス情報および減衰値情報をＣＴＬ
１１に入力することにより、ＣＴＬ１１はπ型減衰器の
減衰量を所定の値にするためにＲＡ１，ＲＢ２およびＲ
Ｃ３に設定すべき抵抗値を計算し、その計算結果をＭＥ
Ｍ１０に一時記憶する。
報，出力インピーダンス情報および減衰値情報をＣＴＬ
１１に入力することにより、ＣＴＬ１１はπ型減衰器の
減衰量を所定の値にするためにＲＡ１，ＲＢ２およびＲ
Ｃ３に設定すべき抵抗値を計算し、その計算結果をＭＥ
Ｍ１０に一時記憶する。
【００１７】ＭＥＭ１０はＣＴＬ１１からの計算結果に
基づいてＳＬＡ７，ＳＬＢ８およびＳＬＣ９にそれぞれ
選択信号を入力し、ＳＬＡ７，ＳＬＢ８およびＳＬＣ９
は各選択信号に従ってＲＬＡ４，ＲＬＢ５およびＲＬＣ
６の図示していないリレーコイルを駆動する。
基づいてＳＬＡ７，ＳＬＢ８およびＳＬＣ９にそれぞれ
選択信号を入力し、ＳＬＡ７，ＳＬＢ８およびＳＬＣ９
は各選択信号に従ってＲＬＡ４，ＲＬＢ５およびＲＬＣ
６の図示していないリレーコイルを駆動する。
【００１８】これにより、Ｓａ１，Ｓａ１，…，Ｓａ
ｎ；Ｓｂ１，Ｓｂ２，…，ＳｂｎおよびＳｃ１，Ｓｃ
２，…，Ｓｃｎのうち駆動されたリレーのリレー接点が
メークし、ＲＡ１，ＲＢ２およびＲＣ３の抵抗器のうち
このメークしたリレー接点に対応する抵抗器が挿入接続
され、ＣＴＬ１１の指示通りの抵抗値が設定される。
ｎ；Ｓｂ１，Ｓｂ２，…，ＳｂｎおよびＳｃ１，Ｓｃ
２，…，Ｓｃｎのうち駆動されたリレーのリレー接点が
メークし、ＲＡ１，ＲＢ２およびＲＣ３の抵抗器のうち
このメークしたリレー接点に対応する抵抗器が挿入接続
され、ＣＴＬ１１の指示通りの抵抗値が設定される。
【００１９】したがって本実施例によれば、ＣＴＬ１１
に入力した入力インピーダンス情報，出力インピーダン
ス情報および減衰値情報の値に相当する減衰を加えられ
た電気出力信号（入力インピーダンス，出力インピーダ
ンス）が得られる。
に入力した入力インピーダンス情報，出力インピーダン
ス情報および減衰値情報の値に相当する減衰を加えられ
た電気出力信号（入力インピーダンス，出力インピーダ
ンス）が得られる。
【００２０】次に、図２を参照すると、第２の実施例の
うち第１の実施例と同じ構成要素には図１と同じ参照符
号が付されている。
うち第１の実施例と同じ構成要素には図１と同じ参照符
号が付されている。
【００２１】すなわち、第２の実施例は、第１の実施例
に自動利得制御部（ＡＧＣ）１２を付加し、ＣＴＬ１１
に減衰値情報としてＡＧＣ１２を通して電気出力信号を
入力する構成を有する。
に自動利得制御部（ＡＧＣ）１２を付加し、ＣＴＬ１１
に減衰値情報としてＡＧＣ１２を通して電気出力信号を
入力する構成を有する。
【００２２】この構成を採る第２の実施例によれば、Ａ
ＧＣ１２は入力した電気出力信号を検出して減衰値情報
が一定となるように制御するので、常に一定値の減衰し
た電気出力信号を得ることができる。
ＧＣ１２は入力した電気出力信号を検出して減衰値情報
が一定となるように制御するので、常に一定値の減衰し
た電気出力信号を得ることができる。
【００２３】なお、第１，第２の実施例では、スイッチ
ング素子としてリレーを使用した例について説明した
が、これに限るものではなく、例えば電子スイッチング
素子を使用しても同様の効果が得られる。
ング素子としてリレーを使用した例について説明した
が、これに限るものではなく、例えば電子スイッチング
素子を使用しても同様の効果が得られる。
【００２４】
【発明の効果】以上説明したように本発明は、それぞれ
異なる抵抗値を有する複数の抵抗器で構成される第１の
抵抗部と、それぞれ異なる抵抗値を有する複数の抵抗器
で構成される第２の抵抗部と、それぞれ異なる抵抗値を
有する複数の抵抗器で構成される第３の抵抗部と、第
１，第２および第３の抵抗部の各抵抗器に対応して接続
された複数のスイッチング素子でそれぞれ構成される第
１，第２および第３のスイッチング部と、この第１，第
２および第３のスイッチング部の前記スイッチング素子
をそれぞれ選択駆動する第１，第２および第３のセレク
タ部と、外部から読み取った入力インピーダンス情報，
出力インピーダンス情報および減衰値情報から第１，第
２および第３の抵抗部に設定すべき抵抗値を計算して第
１，第２および第３のセレクタ部に計算結果を入力する
制御部とを備えることにより、電気信号の伝送時に外部
から入力インピーダンス情報，出力インピーダンス情報
および減衰値情報を入力して電気信号の出力値を設定す
ることができるので、可変減衰器の入力側，出力側に接
続されるデバイスの固有インピーダンスとの間にずれを
生じることがなくなり、インピーダンス不整合の状態に
ならないという効果を有する。
異なる抵抗値を有する複数の抵抗器で構成される第１の
抵抗部と、それぞれ異なる抵抗値を有する複数の抵抗器
で構成される第２の抵抗部と、それぞれ異なる抵抗値を
有する複数の抵抗器で構成される第３の抵抗部と、第
１，第２および第３の抵抗部の各抵抗器に対応して接続
された複数のスイッチング素子でそれぞれ構成される第
１，第２および第３のスイッチング部と、この第１，第
２および第３のスイッチング部の前記スイッチング素子
をそれぞれ選択駆動する第１，第２および第３のセレク
タ部と、外部から読み取った入力インピーダンス情報，
出力インピーダンス情報および減衰値情報から第１，第
２および第３の抵抗部に設定すべき抵抗値を計算して第
１，第２および第３のセレクタ部に計算結果を入力する
制御部とを備えることにより、電気信号の伝送時に外部
から入力インピーダンス情報，出力インピーダンス情報
および減衰値情報を入力して電気信号の出力値を設定す
ることができるので、可変減衰器の入力側，出力側に接
続されるデバイスの固有インピーダンスとの間にずれを
生じることがなくなり、インピーダンス不整合の状態に
ならないという効果を有する。
【図１】本発明の可変減衰器の第１の実施例を示すπ型
可変減衰器の回路ブロック図である。
可変減衰器の回路ブロック図である。
【図２】本発明の可変減衰器の第２の実施例を示すπ型
可変減衰器の回路ブロック図である。
可変減衰器の回路ブロック図である。
【図３】従来の可変減衰器の一例を示すπ型可変減衰器
の回路図である。
の回路図である。
１，２，３ 第１，第２，第３の抵抗部（ＲＡ，Ｒ
Ｂ，ＲＣ） ４，５，６ 第１，第２，第３のリレー部（ＲＬＡ，
ＲＬＢ，ＲＬＣ） ７，８，９ 第１，第２，第３のセレクタ部（ＳＬ
Ａ，ＳＬＢ，ＳＬＣ） １０ メモリ部（ＭＥＭ） １１ 制御部（ＣＴＬ） １２ 自動利得制御部（ＡＧＣ） ３１，３２，３３ 可変抵抗器（ＶＲ） Ｒａ１，Ｒａ２，…，Ｒａｎ，Ｒｂ１，Ｒｂ２，…，Ｒ
ｂｎ，Ｒｃ１，Ｒｃ２，…，Ｒｃｎ 抵抗器 Ｓａ１，Ｓａ２，…，Ｓａｎ，Ｓｂ１，Ｓｂ２，…，Ｓ
ｂｎ，Ｓｃ１，Ｓｃ２，…，Ｓｃｎ リレー接点
Ｂ，ＲＣ） ４，５，６ 第１，第２，第３のリレー部（ＲＬＡ，
ＲＬＢ，ＲＬＣ） ７，８，９ 第１，第２，第３のセレクタ部（ＳＬ
Ａ，ＳＬＢ，ＳＬＣ） １０ メモリ部（ＭＥＭ） １１ 制御部（ＣＴＬ） １２ 自動利得制御部（ＡＧＣ） ３１，３２，３３ 可変抵抗器（ＶＲ） Ｒａ１，Ｒａ２，…，Ｒａｎ，Ｒｂ１，Ｒｂ２，…，Ｒ
ｂｎ，Ｒｃ１，Ｒｃ２，…，Ｒｃｎ 抵抗器 Ｓａ１，Ｓａ２，…，Ｓａｎ，Ｓｂ１，Ｓｂ２，…，Ｓ
ｂｎ，Ｓｃ１，Ｓｃ２，…，Ｓｃｎ リレー接点
フロントページの続き (72)発明者 原田 千弘 東京都港区西新橋三丁目20番４号 日本電 気エンジニアリング株式会社内
Claims (4)
- 【請求項１】 電気入力信号に対してπ型に構成された
インピーダンス素子によって減衰した電気出力信号を得
るπ型可変減衰器において、それぞれ異なる抵抗値を有
する複数の抵抗器で構成される第１の抵抗部と、それぞ
れ異なる抵抗値を有する複数の抵抗器で構成される第２
の抵抗部と、それぞれ異なる抵抗値を有する複数の抵抗
器で構成される第３の抵抗部と、前記第１，第２および
第３の抵抗部の前記各抵抗器に対応して接続された複数
のスイッチング素子でそれぞれ構成される第１，第２お
よび第３のスイッチング部と、この第１，第２および第
３のスイッチング部の前記スイッチング素子をそれぞれ
選択駆動する第１，第２および第３のセレクタ部と、外
部から読み取った入力インピーダンス情報，出力インピ
ーダンス情報および減衰値情報から前記第１，第２およ
び第３の抵抗部に設定すべき抵抗値を計算して前記第
１，第２および第３のセレクタ部に計算結果を入力する
制御部とを備えることを特徴とする可変減衰器。 - 【請求項２】 前記制御部による前記計算結果を一時記
憶するメモリ部を備え、このメモリ部は前記第１，第２
および第３のセレクタ部に前記計算結果に基づいた選択
信号をそれぞれ送出することを特徴とする請求項１記載
の可変減衰器。 - 【請求項３】 前記スイッチング素子がリレー接点であ
ることを特徴とする請求項１記載の可変減衰器。 - 【請求項４】 前記制御部への前記減衰値情報として自
動利得制御部を通して前記電気出力信号を入力すること
を特徴とする請求項１または２もしくは３記載の可変減
衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP738794A JPH07212168A (ja) | 1994-01-27 | 1994-01-27 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP738794A JPH07212168A (ja) | 1994-01-27 | 1994-01-27 | 可変減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212168A true JPH07212168A (ja) | 1995-08-11 |
Family
ID=11664522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP738794A Pending JPH07212168A (ja) | 1994-01-27 | 1994-01-27 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307445B1 (en) | 1997-07-09 | 2001-10-23 | Nokia Networks Oy | Impedance match of transmission lines having a connection arrangement for selecting impedance |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643822A (en) * | 1979-09-18 | 1981-04-22 | Matsushita Electric Ind Co Ltd | Digital control attenuator |
| JPS6022021B2 (ja) * | 1982-12-25 | 1985-05-30 | 株式会社梅彦 | 金属様光沢を有する壁装材用素材の製造法 |
| JPS6335338B2 (ja) * | 1980-10-20 | 1988-07-14 | Hitachi Shomei Kk | |
| JPH02260708A (ja) * | 1989-03-30 | 1990-10-23 | Anritsu Corp | 電子可変抵抗器 |
| JPH0257619B2 (ja) * | 1984-03-22 | 1990-12-05 | Hakusui Kasei Kogyo Kk | |
| JPH03283809A (ja) * | 1990-03-30 | 1991-12-13 | Matsushita Electric Ind Co Ltd | 減衰装置 |
-
1994
- 1994-01-27 JP JP738794A patent/JPH07212168A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5643822A (en) * | 1979-09-18 | 1981-04-22 | Matsushita Electric Ind Co Ltd | Digital control attenuator |
| JPS6335338B2 (ja) * | 1980-10-20 | 1988-07-14 | Hitachi Shomei Kk | |
| JPS6022021B2 (ja) * | 1982-12-25 | 1985-05-30 | 株式会社梅彦 | 金属様光沢を有する壁装材用素材の製造法 |
| JPH0257619B2 (ja) * | 1984-03-22 | 1990-12-05 | Hakusui Kasei Kogyo Kk | |
| JPH02260708A (ja) * | 1989-03-30 | 1990-10-23 | Anritsu Corp | 電子可変抵抗器 |
| JPH03283809A (ja) * | 1990-03-30 | 1991-12-13 | Matsushita Electric Ind Co Ltd | 減衰装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307445B1 (en) | 1997-07-09 | 2001-10-23 | Nokia Networks Oy | Impedance match of transmission lines having a connection arrangement for selecting impedance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970013825A (ko) | 송신될 신호의 이득을 조정하는 송신장치 및 방법과, 수신신호의 이득을 조정하는 수신장치 및 방법(transmitting apparatus and method of adjusting gain of signal to be transmitted, and receiving apparatus and method of adjusting gain of received signal) | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| US4887045A (en) | Sum/differential signal processing circuit | |
| JPH07212168A (ja) | 可変減衰器 | |
| US4606043A (en) | Programmable automatic cable equalizer | |
| JP2509520Y2 (ja) | 信号減衰回路 | |
| US4392114A (en) | Audio device having a tone control cancelling circuit | |
| JPS58200623A (ja) | 可変減衰回路 | |
| JP2737409B2 (ja) | 伝送路切換回路 | |
| JPH0221780Y2 (ja) | ||
| JP4180943B2 (ja) | 信号レベル切替回路 | |
| JPH0474899B2 (ja) | ||
| US4605822A (en) | Active equalization circuit | |
| JPH07202613A (ja) | 抵抗値自動切替回路 | |
| JPH0319410A (ja) | 汎用増幅器 | |
| US4973938A (en) | Signal level adjuster | |
| JPH077351A (ja) | 音響装置 | |
| JPH05327387A (ja) | プログラマブル減衰装置 | |
| KR200334820Y1 (ko) | 오디오출력장치 | |
| JPH0419851Y2 (ja) | ||
| JPS585040A (ja) | 時分割双方向伝送の受信回路方式 | |
| JPS6123862Y2 (ja) | ||
| JP2004200953A (ja) | 減衰装置 | |
| JPS60112348A (ja) | 防側音回路 | |
| JP3116399B2 (ja) | 回線切替器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |