JPS61145918A - 電子ボリユ−ム回路 - Google Patents
電子ボリユ−ム回路Info
- Publication number
- JPS61145918A JPS61145918A JP26900684A JP26900684A JPS61145918A JP S61145918 A JPS61145918 A JP S61145918A JP 26900684 A JP26900684 A JP 26900684A JP 26900684 A JP26900684 A JP 26900684A JP S61145918 A JPS61145918 A JP S61145918A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switching circuit
- input
- digital control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は民生機器のディジタル制御式の音量調整、ある
いは音質調整（周波数特性制御）に用いることができる
電子ボリューム回路に関するものである。
いは音質調整（周波数特性制御）に用いることができる
電子ボリューム回路に関するものである。
従来の技術
近年、民生機器分野では小型化ならびに高性能化に対応
するために、ディジタル制御技術を応用した電子制御化
が行なわれており、消費者に対してよシ使いやすい音響
システムの開発がなされてきている。
するために、ディジタル制御技術を応用した電子制御化
が行なわれており、消費者に対してよシ使いやすい音響
システムの開発がなされてきている。
以下、図面を参照しながら従来の本発明に関連の深いデ
ィジタル制御型電子ボリューム回路について説明する。
ィジタル制御型電子ボリューム回路について説明する。
第２図は従来のディジタル制御型電子ボリューム回路の
構成図を示すものである。第２図において、１は入力端
子であり、２ＲｄＲ−２Ｒはしご形抵抗網で多る。３は
たとえばＭＯ８型ＦＥＴのアナログスイッチ群で構成さ
れるスイッチング回路である。４は帰還抵抗ＲｆＢを有
する演算増幅器などで構成される加算回路である。５は
出力端子である。
構成図を示すものである。第２図において、１は入力端
子であり、２ＲｄＲ−２Ｒはしご形抵抗網で多る。３は
たとえばＭＯ８型ＦＥＴのアナログスイッチ群で構成さ
れるスイッチング回路である。４は帰還抵抗ＲｆＢを有
する演算増幅器などで構成される加算回路である。５は
出力端子である。
以上のように構成されたディジタル制御型電子ボリュー
ム回路について、以下その動作について説明する。
ム回路について、以下その動作について説明する。
まず電流源として動作する入力信号はＲ−２Ｒはしご形
抵抗網２に入力され、とのＲ−２Ｒはしこ形抵抗網２の
各端子から得られる出力電流は外部からのディジタル制
御信号によって制御されるスイッチング回路３により選
択され、次の加算回路４によって電圧に変換される。Ｈ
−２Ｒはしご形抵抗網２の各端子から得られる出力電流
は入力端子１から遠ざかるにしたがって入力電流の半分
ずつになり、つまり第ｎ段目での出力電流は入力電流の
（１／２）”となるため、スイッチング回路３を構成す
る各スイッチ素子をそれぞれ独立に制御することにより
任意の減衰量が得られる。
抵抗網２に入力され、とのＲ−２Ｒはしこ形抵抗網２の
各端子から得られる出力電流は外部からのディジタル制
御信号によって制御されるスイッチング回路３により選
択され、次の加算回路４によって電圧に変換される。Ｈ
−２Ｒはしご形抵抗網２の各端子から得られる出力電流
は入力端子１から遠ざかるにしたがって入力電流の半分
ずつになり、つまり第ｎ段目での出力電流は入力電流の
（１／２）”となるため、スイッチング回路３を構成す
る各スイッチ素子をそれぞれ独立に制御することにより
任意の減衰量が得られる。
発明が解決しようとする問題点
しかしながら上記のような構成では、スイッチング回路
３を構成するＭＯ３型ＦΣＴなどの半導体スイッチが切
換わる際に、半導体スイッチ素子の極間容量によって、
ディジタル制御信号の微分された雑音が出力信号に印加
されるので、上記のような構成による電子ボリューム回
路によって音量を変化させようとした場合に、この雑音
信号がクリック音として発生するという問題点を有して
いた。さらに、従来のような構成の電子ボリューム回路
においては任意の減衰量を得るためにはスイッチング回
路３を構成するスイッチ素子の複数個を導通状態にしな
ければならず、このことにより、このスイッチング回路
３を制御するディジタル制御信号の発生回路が複雑なも
のになるという問題点も有していた。
３を構成するＭＯ３型ＦΣＴなどの半導体スイッチが切
換わる際に、半導体スイッチ素子の極間容量によって、
ディジタル制御信号の微分された雑音が出力信号に印加
されるので、上記のような構成による電子ボリューム回
路によって音量を変化させようとした場合に、この雑音
信号がクリック音として発生するという問題点を有して
いた。さらに、従来のような構成の電子ボリューム回路
においては任意の減衰量を得るためにはスイッチング回
路３を構成するスイッチ素子の複数個を導通状態にしな
ければならず、このことにより、このスイッチング回路
３を制御するディジタル制御信号の発生回路が複雑なも
のになるという問題点も有していた。
本発明は上記問題点に鑑み、半導体スイッチ素子の極間
容量に起因して発生するクリック音の影響が少なく、か
つ、簡単なディジタル制御信号によって任意の減衰の得
られる電子ボリューム回路を提供するものである。
容量に起因して発生するクリック音の影響が少なく、か
つ、簡単なディジタル制御信号によって任意の減衰の得
られる電子ボリューム回路を提供するものである。
問題点を解決するための手段
上記問題点を解□決するために本発明の電子ボリューム
回路は、入力信号のレベルを任意の値に減衰させる際に
、その値に対応する入力端子をディジタル制御信号によ
りどれか１つだけ選択するスイッチング回路と、このス
イッチング回路から入力信号が供給され、そのレベルを
任意の値に減衰させるだめのその合成抵抗値がＲである
ように抵抗分割された抵抗から構成されるＲ−２Ｒはし
ご形抵抗網と、このＲ−２Ｒはしご形抵抗網の出力から
信号を取り出す緩衝増幅回路とから構成されたものであ
る。
回路は、入力信号のレベルを任意の値に減衰させる際に
、その値に対応する入力端子をディジタル制御信号によ
りどれか１つだけ選択するスイッチング回路と、このス
イッチング回路から入力信号が供給され、そのレベルを
任意の値に減衰させるだめのその合成抵抗値がＲである
ように抵抗分割された抵抗から構成されるＲ−２Ｒはし
ご形抵抗網と、このＲ−２Ｒはしご形抵抗網の出力から
信号を取り出す緩衝増幅回路とから構成されたものであ
る。
作用
本発明は上記した構成によって、半導体スイッチ素子の
極間容量に起因して発生するディジタル制御信号の微分
された雑音信号も、入力信号と同様に、Ｒ−２Ｒはしご
形抵抗網によって減衰されるので、半導体スイッチ素子
の極間容量に起因して発生するクリック音の影響の少な
いものとなる。
極間容量に起因して発生するディジタル制御信号の微分
された雑音信号も、入力信号と同様に、Ｒ−２Ｒはしご
形抵抗網によって減衰されるので、半導体スイッチ素子
の極間容量に起因して発生するクリック音の影響の少な
いものとなる。
また、入力信号のレベルを任意の値に減衰させる際に、
その値に対応する入力端子をディジタル制御信号により
どれか１つだけを選択するという方法を用いたので、簡
単なディジタル制御信号によって任意の減衰の得られる
ものとなる。
その値に対応する入力端子をディジタル制御信号により
どれか１つだけを選択するという方法を用いたので、簡
単なディジタル制御信号によって任意の減衰の得られる
ものとなる。
実施例
以下本発明の一実施例の電子ボリューム回路について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明の一実施例に係る電子ボリューム回路の
構成図を示すものである。第１図において、６はたとえ
ばＭＯ８型ＦＥＴのアナログスイッチ群で構成されるス
イッチング回路、７は任意の減衰量を得るために抵抗分
割された抵抗を含むＲ−２Ｒはしご形抵抗網、８は演算
増幅器などで構成される緩衝増幅回路、９はスイッチン
グ回路６を構成する各スイッチ素子を制御するディジタ
ル制御信号を発生するマイクロコンピュータ等で構成さ
れるコントローラ、１ｏはこのコントローラ９かものデ
ィジタル制御信号を反転してスイッチ素子に制御信号を
入力するインバータである。
構成図を示すものである。第１図において、６はたとえ
ばＭＯ８型ＦＥＴのアナログスイッチ群で構成されるス
イッチング回路、７は任意の減衰量を得るために抵抗分
割された抵抗を含むＲ−２Ｒはしご形抵抗網、８は演算
増幅器などで構成される緩衝増幅回路、９はスイッチン
グ回路６を構成する各スイッチ素子を制御するディジタ
ル制御信号を発生するマイクロコンピュータ等で構成さ
れるコントローラ、１ｏはこのコントローラ９かものデ
ィジタル制御信号を反転してスイッチ素子に制御信号を
入力するインバータである。
以上のように構成された電子ボリューム回路について以
下その動作を説明する。
下その動作を説明する。
まず、入力端子１から入力される入力信号は、スイッチ
ング回路６によって選択されたスイッチ素子から次のＲ
−２Ｒはしご形抵抗網７に入力される。このときコント
ローラ９によって制御されるスイッチング回路６のスイ
ッチ素子は１か所のみが選択され、他のスイッチングは
開放状態または接地点に接続される。Ｒ−２Ｒはしご形
抵抗網７に入力された信号は、このＲ−２Ｒはしご形抵
抗網７によって所定の値に減衰される。このＲ−２Ｒは
しご形抵抗網７の分割抵抗の各値は次式で与えられる。
ング回路６によって選択されたスイッチ素子から次のＲ
−２Ｒはしご形抵抗網７に入力される。このときコント
ローラ９によって制御されるスイッチング回路６のスイ
ッチ素子は１か所のみが選択され、他のスイッチングは
開放状態または接地点に接続される。Ｒ−２Ｒはしご形
抵抗網７に入力された信号は、このＲ−２Ｒはしご形抵
抗網７によって所定の値に減衰される。このＲ−２Ｒは
しご形抵抗網７の分割抵抗の各値は次式で与えられる。
Ｒ１＋Ｒ２＝Ｒ
上式においてＸは減衰量によって決まる定数で、−ゑ
例えば、３ｄＢステツプの場合には、！＝１０２０であ
る。このときＡ１から信号が入力されると６ｄＢ減衰さ
れ、Ａ２から入力されると９ ｄＢ ＳＡ３から入力さ
れると１２ｄＢ、・・・・・・以下同様・・・・・・Ａ
ｎから入力されると３（ｎ＋１）ｄＢ減衰されることに
なり、３ｄＢステツプの減衰量が得られる。
る。このときＡ１から信号が入力されると６ｄＢ減衰さ
れ、Ａ２から入力されると９ ｄＢ ＳＡ３から入力さ
れると１２ｄＢ、・・・・・・以下同様・・・・・・Ａ
ｎから入力されると３（ｎ＋１）ｄＢ減衰されることに
なり、３ｄＢステツプの減衰量が得られる。
またこのとき、Ｒ−２Ｒはしご形抵抗網７には、入力信
号と共に、スイッチング回路６を構成する半導体スイッ
チが切換わる際に、半導体スイッチ素子の極間容量に起
因して発生する雑音も入力されるが、本発明のような構
成では、この雑音も入力信号と同様にＲ−２Ｒはしご形
抵抗網７によって減衰される。Ｒ−２Ｒはしご形抵抗網
７によって減衰された入力信号は、次の緩衝増幅回路８
に入力された後、出力端子６に出力される。したがって
、適当な比に抵抗分割された抵抗を含むＲ−２Ｒはしご
形抵抗網７を用いることによって、任意の減衰量の得ら
れる電子ボリューム回路を得ることができる。
号と共に、スイッチング回路６を構成する半導体スイッ
チが切換わる際に、半導体スイッチ素子の極間容量に起
因して発生する雑音も入力されるが、本発明のような構
成では、この雑音も入力信号と同様にＲ−２Ｒはしご形
抵抗網７によって減衰される。Ｒ−２Ｒはしご形抵抗網
７によって減衰された入力信号は、次の緩衝増幅回路８
に入力された後、出力端子６に出力される。したがって
、適当な比に抵抗分割された抵抗を含むＲ−２Ｒはしご
形抵抗網７を用いることによって、任意の減衰量の得ら
れる電子ボリューム回路を得ることができる。
以上のように本実施例によれば、スイッチング回路６に
よって、Ｒ−２Ｒはしご形抵抗網７の入力端子を１か所
のみ選択するという方法を用いたことによシ、半導体ス
イッチ素子の極間容量に起因して発生するクリソ、り音
の影響の少ない、かつ、簡単なディジタル制御信号によ
って制御可能な電子ボリューム回路が得られる。
よって、Ｒ−２Ｒはしご形抵抗網７の入力端子を１か所
のみ選択するという方法を用いたことによシ、半導体ス
イッチ素子の極間容量に起因して発生するクリソ、り音
の影響の少ない、かつ、簡単なディジタル制御信号によ
って制御可能な電子ボリューム回路が得られる。
なお、上の実施例ではＲ−２Ｒはしご形抵抗網７のＨの
部分を３ｄＢステツプとなるようにＲ４とＲ２に抵抗分
割するとしたが、減衰ステップは３ｄＢに限られるもの
でなく、Ｒ−２Ｒはしご形抵抗網７のＨの部分をさらに
細かく抵抗分割して、例えば２ｄＢステツプの減衰を得
るとしてもよい。
部分を３ｄＢステツプとなるようにＲ４とＲ２に抵抗分
割するとしたが、減衰ステップは３ｄＢに限られるもの
でなく、Ｒ−２Ｒはしご形抵抗網７のＨの部分をさらに
細かく抵抗分割して、例えば２ｄＢステツプの減衰を得
るとしてもよい。
まだ、減衰特性は上の実施例のように単一ステップに限
られるものでなく、Ｒ−２Ｒはしご形抵抗網７のＨの部
分を様々な比に分割したものを組み合わせることによっ
て任意の減衰特性を持った電子ボリューム回路を得るこ
とができる。
られるものでなく、Ｒ−２Ｒはしご形抵抗網７のＨの部
分を様々な比に分割したものを組み合わせることによっ
て任意の減衰特性を持った電子ボリューム回路を得るこ
とができる。
発明の効果
以上のように本発明は、スイッチング回路によって、Ｒ
−２Ｒはしご形抵抗網の入力端子を１か所のみ選択する
という方法を用いているため、スイッチング回路を構成
する半導体スイッチが切り換わる際に、この半導体スイ
ッチ素子の極間容量に起因して発生するクリック音の影
響の少ない、かつ、簡単なディジタル制御信号によって
制御可能な任意の減衰特性を有する電子ボリューム回路
が得られるという優れた効果が得られる。
−２Ｒはしご形抵抗網の入力端子を１か所のみ選択する
という方法を用いているため、スイッチング回路を構成
する半導体スイッチが切り換わる際に、この半導体スイ
ッチ素子の極間容量に起因して発生するクリック音の影
響の少ない、かつ、簡単なディジタル制御信号によって
制御可能な任意の減衰特性を有する電子ボリューム回路
が得られるという優れた効果が得られる。
第１図は本発明の一実施例に係る電子ボリューム回路の
構成図、第２図は従来のディジタル制御型電子ボリュー
ム回路の構成図である。 １・・・・・・入力端子、２，７・・・・・・Ｒ−２Ｒ
はしご形抵抗網、３，６・・・・・・スイッチング回路
、４・・・・・・加算回路、６・・・・・・出力端子、
８・・・・・・緩衝増幅回路、９・・・・・・コントロ
ーラ、１０・・・・・・インバータ。
構成図、第２図は従来のディジタル制御型電子ボリュー
ム回路の構成図である。 １・・・・・・入力端子、２，７・・・・・・Ｒ−２Ｒ
はしご形抵抗網、３，６・・・・・・スイッチング回路
、４・・・・・・加算回路、６・・・・・・出力端子、
８・・・・・・緩衝増幅回路、９・・・・・・コントロ
ーラ、１０・・・・・・インバータ。
Claims (1)
- 入力信号のレベルを任意の値に減衰させる際に、その値
に対応する入力端子をディジタル制御信号によりどれか
１つだけ選択するスイッチング回路と、このスイッチン
グ回路から入力信号が供給され、そのレベルを任意の値
に減衰させるためのその合成抵抗値がＲであるように抵
抗分割された抵抗から構成されるＲ−２Ｒはしご形抵抗
網と、このＲ−２Ｒはしご形抵抗網の出力から信号を取
り出す緩衝増幅回路とから構成したことを特徴とする電
子ボリューム回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26900684A JPS61145918A (ja) | 1984-12-19 | 1984-12-19 | 電子ボリユ−ム回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26900684A JPS61145918A (ja) | 1984-12-19 | 1984-12-19 | 電子ボリユ−ム回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61145918A true JPS61145918A (ja) | 1986-07-03 |
Family
ID=17466349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26900684A Pending JPS61145918A (ja) | 1984-12-19 | 1984-12-19 | 電子ボリユ−ム回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145918A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321110A (ja) * | 1989-06-19 | 1991-01-29 | Hitachi Ltd | 利得制御回路 |
| US6876243B2 (en) | 1999-11-11 | 2005-04-05 | Broadcom Corporation | High linearity large bandwidth, switch insensitive, programmable gain attenuator |
| US6894558B2 (en) | 1999-11-11 | 2005-05-17 | Broadcom Corporation | Adjustable bandwidth high pass filter for large input signal, low supply voltage applications |
| US6967529B2 (en) | 1999-11-11 | 2005-11-22 | Broadcom Corporation | Large dynamic range programmable gain attenuator |
| US7038533B2 (en) | 1999-11-11 | 2006-05-02 | Broadcom Corporation | Gigabit ethernet transceiver with analog front end |
-
1984
- 1984-12-19 JP JP26900684A patent/JPS61145918A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321110A (ja) * | 1989-06-19 | 1991-01-29 | Hitachi Ltd | 利得制御回路 |
| US6876243B2 (en) | 1999-11-11 | 2005-04-05 | Broadcom Corporation | High linearity large bandwidth, switch insensitive, programmable gain attenuator |
| US6894558B2 (en) | 1999-11-11 | 2005-05-17 | Broadcom Corporation | Adjustable bandwidth high pass filter for large input signal, low supply voltage applications |
| US6967529B2 (en) | 1999-11-11 | 2005-11-22 | Broadcom Corporation | Large dynamic range programmable gain attenuator |
| US7038533B2 (en) | 1999-11-11 | 2006-05-02 | Broadcom Corporation | Gigabit ethernet transceiver with analog front end |
| US7081790B2 (en) | 1999-11-11 | 2006-07-25 | Broadcom Corporation | Adjustable bandwidth high pass filter for large input signal, low supply voltage applications |
| US7102428B2 (en) | 1999-11-11 | 2006-09-05 | Broadcom Corporation | Large dynamic range programmable gain attenuator |
| US7106122B2 (en) | 1999-11-11 | 2006-09-12 | Broadcom Corporation | High linearity large bandwidth, switch insensitive, programmable gain attenuator |
| US7671681B2 (en) * | 1999-11-11 | 2010-03-02 | Broadcom Corporation | Gigabit ethernet transceiver with analog front end |
| US8841963B2 (en) | 1999-11-11 | 2014-09-23 | Broadcom Corporation | Gigabit ethernet transceiver with analog front end |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891274B2 (ja) | 可変信号減衰装置 | |
| US20010007590A1 (en) | Loudness volume control system | |
| JPH0226882B2 (ja) | ||
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| US4432097A (en) | Tone control circuit | |
| JPS6268311A (ja) | 電子ボリユ−ム回路 | |
| US4710962A (en) | Signal control apparatus | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| US4392114A (en) | Audio device having a tone control cancelling circuit | |
| JPH04160912A (ja) | 電子ボリューム | |
| JPH0566767B2 (ja) | ||
| JPH0566768B2 (ja) | ||
| JPH0595239A (ja) | レベル制御回路 | |
| JP2993449B2 (ja) | ステップアッテネータ | |
| US4466118A (en) | Dual range audio level control | |
| JPH0566769B2 (ja) | ||
| JPH11177371A (ja) | 抵抗ラダー式電子ボリューム | |
| JPH0221780Y2 (ja) | ||
| JP2000031761A (ja) | ゲイン可変回路 | |
| JPH06310964A (ja) | Ｐｉｎアッテネータ回路 | |
| JPS63286015A (ja) | 聴感補正回路 | |
| JPH0644781B2 (ja) | デイジタルト−ン発生回路 | |
| JPS6325773Y2 (ja) | ||
| JPS59161109A (ja) | 可変利得増幅器 | |
| JPS60257612A (ja) | 利得制御可能な集積回路増幅器 |