JPH0595239A - レベル制御回路 - Google Patents
レベル制御回路Info
- Publication number
- JPH0595239A JPH0595239A JP27882191A JP27882191A JPH0595239A JP H0595239 A JPH0595239 A JP H0595239A JP 27882191 A JP27882191 A JP 27882191A JP 27882191 A JP27882191 A JP 27882191A JP H0595239 A JPH0595239 A JP H0595239A
- Authority
- JP
- Japan
- Prior art keywords
- level control
- circuit
- control circuit
- level
- audio signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Attenuators (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】本発明はＲ−２Ｒ型抵抗アツテネータ回路網構
成のレベル制御回路において、レベル制御時に発生する
グリツチノイズを有効に抑圧しようとするものである。 【構成】スイツチ群手段の複数のスイツチの一端に入力
信号を共通入力すると共に、複数のスイツチの他端をＲ
−２Ｒ型抵抗回路網手段の抵抗値２Ｒの第２の抵抗にそ
れぞれ接続し、レベル制御データに応じてスイツチ群手
段の複数のスイツチを制御するようにしたことにより、
レベル制御時スイツチ群手段の切り換えに応じて発生す
るグリツチノイズを抑圧し得る。
成のレベル制御回路において、レベル制御時に発生する
グリツチノイズを有効に抑圧しようとするものである。 【構成】スイツチ群手段の複数のスイツチの一端に入力
信号を共通入力すると共に、複数のスイツチの他端をＲ
−２Ｒ型抵抗回路網手段の抵抗値２Ｒの第２の抵抗にそ
れぞれ接続し、レベル制御データに応じてスイツチ群手
段の複数のスイツチを制御するようにしたことにより、
レベル制御時スイツチ群手段の切り換えに応じて発生す
るグリツチノイズを抑圧し得る。
Description
【０００１】
【産業上の利用分野】本発明はレベル制御回路に関し、
例えばアナログオーデイオ信号のレベルを可変制御する
ものに適用し得る。
例えばアナログオーデイオ信号のレベルを可変制御する
ものに適用し得る。
【０００２】
【従来の技術】従来、レベル制御回路として、オーデイ
オ装置のコントロールパネル上にあるボリユームの値を
デイジタル符号化し、アナログ回路上に構成された抵抗
アツテネータ回路網の値をデイジタル的にコントロール
することにより、アナログオーデイオ信号のレベルを可
変するようになされたものがある。
オ装置のコントロールパネル上にあるボリユームの値を
デイジタル符号化し、アナログ回路上に構成された抵抗
アツテネータ回路網の値をデイジタル的にコントロール
することにより、アナログオーデイオ信号のレベルを可
変するようになされたものがある。
【０００３】すなわち図４に示すようにオーデイオ装置
１の入力端ＩＮから入力されたアナログオーデイオ信号
Ｓ１は、ボルテージフオロア構成のバツフア２を経て抵
抗アツテネータ回路網構成のレベル制御回路３に入力さ
れる。一方ユーザによつて操作されたコントロールパネ
ルのレベルボリユーム４の値は、アナログデイジタル変
換回路（ＡＤＣ）５においてデイジタルデータＤ１に変
換され、マイクロコンピユータ構成でなるシステムコン
トロール回路６に入力される。
１の入力端ＩＮから入力されたアナログオーデイオ信号
Ｓ１は、ボルテージフオロア構成のバツフア２を経て抵
抗アツテネータ回路網構成のレベル制御回路３に入力さ
れる。一方ユーザによつて操作されたコントロールパネ
ルのレベルボリユーム４の値は、アナログデイジタル変
換回路（ＡＤＣ）５においてデイジタルデータＤ１に変
換され、マイクロコンピユータ構成でなるシステムコン
トロール回路６に入力される。
【０００４】このシステムコントロール回路６で発生す
るレベルコントロールデータＤ２により、レベル制御回
路３の出力レベルがレベルボリユーム４と連動してコン
トロールされ、この結果レベルが制御されたオーデイオ
信号Ｓ２が、レベル制御回路３の可変制御によつて生じ
るグリツチノイズを除去するために配されたサンプルホ
ールド７に入力される。
るレベルコントロールデータＤ２により、レベル制御回
路３の出力レベルがレベルボリユーム４と連動してコン
トロールされ、この結果レベルが制御されたオーデイオ
信号Ｓ２が、レベル制御回路３の可変制御によつて生じ
るグリツチノイズを除去するために配されたサンプルホ
ールド７に入力される。
【０００５】このサンプルホールド７を制御するコント
ロール信号Ｃ１としてのホールドパルスは、レベルコン
トロールデータＤ２と同様にシステムコントロール回路
６において発生され、レベルコントロールデータＤ２と
同様の期間の間立ち上がるようになされている。
ロール信号Ｃ１としてのホールドパルスは、レベルコン
トロールデータＤ２と同様にシステムコントロール回路
６において発生され、レベルコントロールデータＤ２と
同様の期間の間立ち上がるようになされている。
【０００６】これによりサンプルホールド７は、コント
ロール信号Ｃ１の立ち上がる期間の間、入力されるオー
デイオ信号Ｓ２のレベルをホールドし、この結果得られ
る出力信号Ｓ３が帯域制限回路８に入力されて不要帯域
が除去され、出力端ＯＵＴを通じて出力オーディオ信号
Ｓ４として送出される。
ロール信号Ｃ１の立ち上がる期間の間、入力されるオー
デイオ信号Ｓ２のレベルをホールドし、この結果得られ
る出力信号Ｓ３が帯域制限回路８に入力されて不要帯域
が除去され、出力端ＯＵＴを通じて出力オーディオ信号
Ｓ４として送出される。
【０００７】このオーデイオ装置１の場合、レベル制御
回路３は図５に示すようにいわゆるＲ−２Ｒ型抵抗アツ
テネータ回路網構成のデイジタルアナログ変換器（ＤＡ
Ｃ）を利用しており、実際上Ｒ−２Ｒ型抵抗アツテネー
タ回路網３Ａ、複数のスイツチＳＷを組み合わせたスイ
ツチ回路３Ｂ、コントロール回路３Ｃ及び電流電圧変換
回路３Ｄで構成されている。
回路３は図５に示すようにいわゆるＲ−２Ｒ型抵抗アツ
テネータ回路網構成のデイジタルアナログ変換器（ＤＡ
Ｃ）を利用しており、実際上Ｒ−２Ｒ型抵抗アツテネー
タ回路網３Ａ、複数のスイツチＳＷを組み合わせたスイ
ツチ回路３Ｂ、コントロール回路３Ｃ及び電流電圧変換
回路３Ｄで構成されている。
【０００８】このＲ−２Ｒ型抵抗アツテネータ回路網３
Ａは、抵抗値Ｒの複数の抵抗の直列接続回路の一端でな
るコモン端子ａから見た回路インピーダンスが常に一定
で、スイツチ回路３Ｂの状態には影響されない特徴があ
る。さらに各ビツトに対応する電流が正確に１／２
n （ｎは MSBを１としてLSBに向かつて数えるとする）
になつており極めて直線性が良い特徴もある。
Ａは、抵抗値Ｒの複数の抵抗の直列接続回路の一端でな
るコモン端子ａから見た回路インピーダンスが常に一定
で、スイツチ回路３Ｂの状態には影響されない特徴があ
る。さらに各ビツトに対応する電流が正確に１／２
n （ｎは MSBを１としてLSBに向かつて数えるとする）
になつており極めて直線性が良い特徴もある。
【０００９】実際上図６に示すように入力されるオーデ
イオ信号Ｓ１（図６（Ａ））は、レベルコントロールデ
ータＤ２（図６（Ｂ））に応じてコントロール回路３Ｃ
によつて設定されたスイツチ回路３Ｂを通じて、ビツト
ごとに重み付けされた電流の総和ＩO として出力され、
電流電圧変換回路３Ｄにより電圧波形に変換され、レベ
ル制御後のオーデイオ信号Ｓ２（図６（Ｃ））として送
出される。
イオ信号Ｓ１（図６（Ａ））は、レベルコントロールデ
ータＤ２（図６（Ｂ））に応じてコントロール回路３Ｃ
によつて設定されたスイツチ回路３Ｂを通じて、ビツト
ごとに重み付けされた電流の総和ＩO として出力され、
電流電圧変換回路３Ｄにより電圧波形に変換され、レベ
ル制御後のオーデイオ信号Ｓ２（図６（Ｃ））として送
出される。
【００１０】
【発明が解決しようとする課題】ところがかかる構成の
レベル制御回路３においては、Ｒ−２Ｒ型抵抗アツテネ
ータ回路網３Ａのコモン端子ａ側に信号源としてのオー
デイオ信号Ｓ２を入力し、スイツチ回路３Ｂのスイツチ
ＳＷ側を差動増幅器でなる電流電圧変換回路３Ｄに接続
していた為、スイツチＳＷが切り換わるタイミングでい
わゆるグリツチノイズが発生するという問題がある。
レベル制御回路３においては、Ｒ−２Ｒ型抵抗アツテネ
ータ回路網３Ａのコモン端子ａ側に信号源としてのオー
デイオ信号Ｓ２を入力し、スイツチ回路３Ｂのスイツチ
ＳＷ側を差動増幅器でなる電流電圧変換回路３Ｄに接続
していた為、スイツチＳＷが切り換わるタイミングでい
わゆるグリツチノイズが発生するという問題がある。
【００１１】このグリツチノイズは電流電圧変換回路３
Ｄでなる差動増幅器の入力側で発生するため、たとえノ
イズ自体が微少なレベルでも信号源インピーダンスが小
さい分アンプゲインが高くなり、大きなノイズとして出
力されオーデイオ信号Ｓ２に表われてしまう。
Ｄでなる差動増幅器の入力側で発生するため、たとえノ
イズ自体が微少なレベルでも信号源インピーダンスが小
さい分アンプゲインが高くなり、大きなノイズとして出
力されオーデイオ信号Ｓ２に表われてしまう。
【００１２】このグリツチノイズの影響を軽減するため
には、図４について上述したようにサンプルホールド回
路７や帯域制限回路８等の複雑な回路を追加する必要が
あり、結局回路規模が増大化すると共に消費電力が増加
し、さらに性能の劣化などの問題があり、解決策として
は未だ不十分であつた。
には、図４について上述したようにサンプルホールド回
路７や帯域制限回路８等の複雑な回路を追加する必要が
あり、結局回路規模が増大化すると共に消費電力が増加
し、さらに性能の劣化などの問題があり、解決策として
は未だ不十分であつた。
【００１３】また電流電圧変換回路３Ｄの差動増幅器に
入力オフセツト電圧が存在する場合、レベルコントロー
ルデータによつて従つてＲ−２Ｒ型抵抗アツテネータ回
路網３Ａの内部インピーダンスが変動するため、出力さ
れるオーデイオ信号Ｓ２の波形が大きく変動する問題が
あつた。
入力オフセツト電圧が存在する場合、レベルコントロー
ルデータによつて従つてＲ−２Ｒ型抵抗アツテネータ回
路網３Ａの内部インピーダンスが変動するため、出力さ
れるオーデイオ信号Ｓ２の波形が大きく変動する問題が
あつた。
【００１４】本発明は以上の点を考慮してなされたもの
で、Ｒ−２Ｒ型抵抗アツテネータ回路網構成でレベル制
御時に発生するグリツチノイズをできるだけ抑圧し得る
レベル制御回路を提案しようとするものである。
で、Ｒ−２Ｒ型抵抗アツテネータ回路網構成でレベル制
御時に発生するグリツチノイズをできるだけ抑圧し得る
レベル制御回路を提案しようとするものである。
【００１５】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、抵抗値Ｒの第１の抵抗及び抵抗値
２Ｒの第２の抵抗をそれぞれ複数組み合わせてなるＲ−
２Ｒ型抵抗回路網手段１０Ａと、一端がＲ−２Ｒ型抵抗
回路網手段１０Ａの第２の抵抗にそれぞれ接続され、他
端に入力信号Ｓ１が共通入力された複数のスイツチＳＷ
でなるスイツチ群手段１０Ｂと、レベル制御データＤ２
に応じてスイツチ群手段Ｄ２の複数のスイツチＳＷを制
御するスイツチ制御手段１０Ｃと、Ｒ−２Ｒ型抵抗回路
網手段１０Ａの共通端子ｂに接続された差動増幅器構成
の電流電圧変換手段１０Ｄとを設けるようにした。
め本発明においては、抵抗値Ｒの第１の抵抗及び抵抗値
２Ｒの第２の抵抗をそれぞれ複数組み合わせてなるＲ−
２Ｒ型抵抗回路網手段１０Ａと、一端がＲ−２Ｒ型抵抗
回路網手段１０Ａの第２の抵抗にそれぞれ接続され、他
端に入力信号Ｓ１が共通入力された複数のスイツチＳＷ
でなるスイツチ群手段１０Ｂと、レベル制御データＤ２
に応じてスイツチ群手段Ｄ２の複数のスイツチＳＷを制
御するスイツチ制御手段１０Ｃと、Ｒ−２Ｒ型抵抗回路
網手段１０Ａの共通端子ｂに接続された差動増幅器構成
の電流電圧変換手段１０Ｄとを設けるようにした。
【００１６】
【作用】スイツチ群手段１０Ｂの複数のスイツチＳＷの
一端に入力信号Ｓ１を共通入力すると共に、複数のスイ
ツチＳＷの他端をＲ−２Ｒ型抵抗回路網手段１０Ａの抵
抗値２Ｒの第２の抵抗にそれぞれ接続し、Ｒ−２Ｒ型抵
抗回路網手段１０Ａのレベル制御データＤ２に応じてス
イツチ群手段１０Ｂの複数のスイツチＳＷを制御して入
力信号Ｓ１のレベルを可変制御するようにしたことによ
り、レベル制御時スイツチ群手段１０Ｂの切り換えに応
じて発生するグリツチノイズを有効に抑圧し得る。
一端に入力信号Ｓ１を共通入力すると共に、複数のスイ
ツチＳＷの他端をＲ−２Ｒ型抵抗回路網手段１０Ａの抵
抗値２Ｒの第２の抵抗にそれぞれ接続し、Ｒ−２Ｒ型抵
抗回路網手段１０Ａのレベル制御データＤ２に応じてス
イツチ群手段１０Ｂの複数のスイツチＳＷを制御して入
力信号Ｓ１のレベルを可変制御するようにしたことによ
り、レベル制御時スイツチ群手段１０Ｂの切り換えに応
じて発生するグリツチノイズを有効に抑圧し得る。
【００１７】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１８】図１において、１０は全体としてオーデイ
オ装置のレベル制御回路を示し、従来のレベル制御回路
３と同様にＲ−２Ｒ型抵抗アツテネータ回路網１０Ａを
用い、スイツチ回路１０Ｂ、コントロール回路１０Ｃ及
び電流電圧変換回路１０Ｄより構成されているが、実際
上Ｒ−２Ｒ型抵抗アツテネータ回路網１０Ａの入力及び
出力が反転して使用されている。
オ装置のレベル制御回路を示し、従来のレベル制御回路
３と同様にＲ−２Ｒ型抵抗アツテネータ回路網１０Ａを
用い、スイツチ回路１０Ｂ、コントロール回路１０Ｃ及
び電流電圧変換回路１０Ｄより構成されているが、実際
上Ｒ−２Ｒ型抵抗アツテネータ回路網１０Ａの入力及び
出力が反転して使用されている。
【００１９】すなわちこのレベル制御回路１０ではバツ
フア２を通じて入力オーデイオ信号Ｓ１が、スイツチ回
路１０Ｂの複数のスイツチＳＷの一端に入力され、また
複数のスイツチＳＷの他端がそれぞれＲ−２Ｒ型抵抗ア
ツテネータ回路網１０Ａの抵抗値２Ｒの抵抗に接続され
ている。
フア２を通じて入力オーデイオ信号Ｓ１が、スイツチ回
路１０Ｂの複数のスイツチＳＷの一端に入力され、また
複数のスイツチＳＷの他端がそれぞれＲ−２Ｒ型抵抗ア
ツテネータ回路網１０Ａの抵抗値２Ｒの抵抗に接続され
ている。
【００２０】このスイツチ回路１０Ｂの複数のスイツチ
ＳＷは、レベルコントロールデータＤ２に応じてコント
ロール回路１０Ｃによつて設定され、これにより入力さ
れるオーデイオ信号Ｓ１が、ビツトごとに重み付けされ
た電流の総和Ｉ0 として、Ｒ−２Ｒ型抵抗アツテネータ
回路網１０Ａのコモン端子ｂより出力され、電流電圧変
換回路１０Ｄにより電圧波形に変換され、レベル制御後
のオーデイオ信号Ｓ２として送出される。
ＳＷは、レベルコントロールデータＤ２に応じてコント
ロール回路１０Ｃによつて設定され、これにより入力さ
れるオーデイオ信号Ｓ１が、ビツトごとに重み付けされ
た電流の総和Ｉ0 として、Ｒ−２Ｒ型抵抗アツテネータ
回路網１０Ａのコモン端子ｂより出力され、電流電圧変
換回路１０Ｄにより電圧波形に変換され、レベル制御後
のオーデイオ信号Ｓ２として送出される。
【００２１】ここで従来についても上述したようにＲ−
２Ｒ型抵抗アツテネータ回路網１０Ａはコモン端子ｂか
ら見たインピーダンスが一定なため、コモン端子ｂ側か
ら出力電流ＩO を送出するようにしたことにより、電流
電圧変換回路１０Ｄの差動増幅器に入力オフセツト電圧
が存在しても、出力されるオーデイオ信号Ｓ２の波形へ
の悪影響を未然に防止し得る。
２Ｒ型抵抗アツテネータ回路網１０Ａはコモン端子ｂか
ら見たインピーダンスが一定なため、コモン端子ｂ側か
ら出力電流ＩO を送出するようにしたことにより、電流
電圧変換回路１０Ｄの差動増幅器に入力オフセツト電圧
が存在しても、出力されるオーデイオ信号Ｓ２の波形へ
の悪影響を未然に防止し得る。
【００２２】またスイツチ回路１０ＢをＲ−２Ｒ型抵抗
アツテネータ回路網１０Ａの前に配置するようにしたこ
とにより、電流電圧変換回路１０Ｄの入力側の等価回路
は図２（Ａ）に示すように表すことができ、これにより
グリツチノイズＮについてもアンプゲインが従来に比較
して極めて低くなる分ノイズの影響が出力されるオーデ
イオ信号Ｓ２に表れなくなることが分かる。
アツテネータ回路網１０Ａの前に配置するようにしたこ
とにより、電流電圧変換回路１０Ｄの入力側の等価回路
は図２（Ａ）に示すように表すことができ、これにより
グリツチノイズＮについてもアンプゲインが従来に比較
して極めて低くなる分ノイズの影響が出力されるオーデ
イオ信号Ｓ２に表れなくなることが分かる。
【００２３】なお図２（Ｂ）は従来のレベル制御回路３
における電流電圧変換回路１０Ｄの入力側の等価回路を
示し、たとえグリツチノイズＮ自体が微少なレベルでも
信号源インピーダンスが小さい分アンプゲインが高くな
り、大きなノイズとして出力されるオーデイオ信号Ｓ２
に表れることがわかる。
における電流電圧変換回路１０Ｄの入力側の等価回路を
示し、たとえグリツチノイズＮ自体が微少なレベルでも
信号源インピーダンスが小さい分アンプゲインが高くな
り、大きなノイズとして出力されるオーデイオ信号Ｓ２
に表れることがわかる。
【００２４】因に、実験として従来及び実施例のレベル
制御回路３及び１０に、それぞれ同じオーデイオ信号Ｓ
１を入力すると共に、同様のタイミングでコントロール
パネル上のボリユームを操作し、レベル制御回路３及び
１０から出力されるオーデイオ信号Ｓ２とオーデイオ装
置から出力される出力オーデイオ信号ＡＤをそれぞれ測
定した。
制御回路３及び１０に、それぞれ同じオーデイオ信号Ｓ
１を入力すると共に、同様のタイミングでコントロール
パネル上のボリユームを操作し、レベル制御回路３及び
１０から出力されるオーデイオ信号Ｓ２とオーデイオ装
置から出力される出力オーデイオ信号ＡＤをそれぞれ測
定した。
【００２５】この結果、図３（Ａ）に示すように従来の
レベル制御回路３では、レベル制御回路３から出力され
るオーデイオ信号Ｓ２とオーデイオ装置から出力される
出力オーデイオ信号ＡＤの何れにもグリツチノイズＮが
存在するのに対し、実施例のレベル制御回路１０では、
図３（Ｂ）に示すようにオーデイオ信号Ｓ２及び出力オ
ーデイオ信号ＡＤの何れにもグリツチノイズＮが存在し
ないことがわかる。
レベル制御回路３では、レベル制御回路３から出力され
るオーデイオ信号Ｓ２とオーデイオ装置から出力される
出力オーデイオ信号ＡＤの何れにもグリツチノイズＮが
存在するのに対し、実施例のレベル制御回路１０では、
図３（Ｂ）に示すようにオーデイオ信号Ｓ２及び出力オ
ーデイオ信号ＡＤの何れにもグリツチノイズＮが存在し
ないことがわかる。
【００２６】以上の構成によれば、スイツチ回路１０Ｂ
の複数のスイツチＳＷの一端にオーデイオ信号Ｓ１を共
通入力すると共に、複数のスイツチＳＷの他端をＲ−２
Ｒ型抵抗アツテネータ回路網１０Ａの抵抗値２Ｒの第２
の抵抗にそれぞれ接続し、レベルコントロールデータＤ
２に応じてスイツチ回路１０Ｂの複数のスイツチＳＷを
制御するようにしたことにより、レベル制御時スイツチ
回路１０Ｂの切り換えに応じて発生するグリツチノイズ
を有効に抑圧し得るレベル制御回路１０を実現できる。
の複数のスイツチＳＷの一端にオーデイオ信号Ｓ１を共
通入力すると共に、複数のスイツチＳＷの他端をＲ−２
Ｒ型抵抗アツテネータ回路網１０Ａの抵抗値２Ｒの第２
の抵抗にそれぞれ接続し、レベルコントロールデータＤ
２に応じてスイツチ回路１０Ｂの複数のスイツチＳＷを
制御するようにしたことにより、レベル制御時スイツチ
回路１０Ｂの切り換えに応じて発生するグリツチノイズ
を有効に抑圧し得るレベル制御回路１０を実現できる。
【００２７】さらに上述の構成によれば、グリツチノイ
ズを抑圧し得ることにより、従来必要であつたサンプル
ホールド回路等のデグリツチヤーも不要となり、回路規
模を縮小し得ると共に消費電力を低減し、性能を格段的
に向上し得るレベル制御回路１０を実現できる。
ズを抑圧し得ることにより、従来必要であつたサンプル
ホールド回路等のデグリツチヤーも不要となり、回路規
模を縮小し得ると共に消費電力を低減し、性能を格段的
に向上し得るレベル制御回路１０を実現できる。
【００２８】さらにまた上述の構成によれば、Ｒ−２Ｒ
型抵抗アツテネータ回路網１０Ａのコモン端子ｂから出
力電流Ｉ0 を送出するようにしたことにより、電流電圧
変換回路１０Ｄの差動増幅器に入力オフセツト電圧が存
在しても、出力されるオーデイオ信号Ｓ２の波形への悪
影響を未然に防止し得るレベル制御回路１０を実現でき
る。
型抵抗アツテネータ回路網１０Ａのコモン端子ｂから出
力電流Ｉ0 を送出するようにしたことにより、電流電圧
変換回路１０Ｄの差動増幅器に入力オフセツト電圧が存
在しても、出力されるオーデイオ信号Ｓ２の波形への悪
影響を未然に防止し得るレベル制御回路１０を実現でき
る。
【００２９】なお上述の実施例においては、本発明をオ
ーデイオ装置に適用しアナログオーデイオ信号のレベル
を可変制御する場合について述べたが、本発明はこれに
限らず、種々のアナログ信号のレベルを制御するものに
広く適用して好適なものである。
ーデイオ装置に適用しアナログオーデイオ信号のレベル
を可変制御する場合について述べたが、本発明はこれに
限らず、種々のアナログ信号のレベルを制御するものに
広く適用して好適なものである。
【００３０】
【発明の効果】上述のように本発明によれば、スイツチ
群手段の複数のスイツチの一端に入力信号を共通入力す
ると共に、複数のスイツチの他端をＲ−２Ｒ型抵抗回路
網手段の抵抗値２Ｒの第２の抵抗にそれぞれ接続し、レ
ベル制御データに応じてスイツチ群手段の複数のスイツ
チを制御するようにしたことにより、レベル制御時スイ
ツチ群手段の切り換えに応じて発生するグリツチノイズ
を未然に防止し得るレベル制御回路を実現できる。
群手段の複数のスイツチの一端に入力信号を共通入力す
ると共に、複数のスイツチの他端をＲ−２Ｒ型抵抗回路
網手段の抵抗値２Ｒの第２の抵抗にそれぞれ接続し、レ
ベル制御データに応じてスイツチ群手段の複数のスイツ
チを制御するようにしたことにより、レベル制御時スイ
ツチ群手段の切り換えに応じて発生するグリツチノイズ
を未然に防止し得るレベル制御回路を実現できる。
【図１】本発明によるレベル制御回路の一実施例の回路
構成を示す接続図である。
構成を示す接続図である。
【図２】グリツチノイズの回路的な影響を示す略線図で
ある。
ある。
【図３】本発明によるレベル制御回路及び従来のレベル
制御回路の特性を比較した実験データを示す信号波形図
である。
制御回路の特性を比較した実験データを示す信号波形図
である。
【図４】従来のオーデイオ装置の全体構成を示すブロツ
ク図である。
ク図である。
【図５】そのオーデイオ装置中のレベル制御回路の回路
構成を示す接続図である。
構成を示す接続図である。
【図６】その動作の説明に供する信号波形図である。
１……オーデイオ装置、３、１０……レベル制御回路、
３Ａ、１０Ａ……Ｒ−２Ｒ型抵抗アツテネータ回路網、
３Ｂ、１０Ｂ……スイツチ回路、３Ｃ、１０Ｃ……コン
トロール回路、３Ｄ、１０Ｄ……電流電圧変換回路。
３Ａ、１０Ａ……Ｒ−２Ｒ型抵抗アツテネータ回路網、
３Ｂ、１０Ｂ……スイツチ回路、３Ｃ、１０Ｃ……コン
トロール回路、３Ｄ、１０Ｄ……電流電圧変換回路。
Claims (1)
- 【請求項１】抵抗値Ｒの第１の抵抗及び抵抗値２Ｒの第
２の抵抗をそれぞれ複数組み合わせてなるＲ−２Ｒ型抵
抗回路網手段と、 一端が上記Ｒ−２Ｒ型抵抗回路網手段の第２の抵抗にそ
れぞれ接続され、他端に入力信号が共通接続された複数
のスイツチでなるスイツチ群手段と、 レベル制御データに応じて上記スイツチ群手段の上記複
数のスイツチを制御するスイツチ制御手段と、 上記Ｒ−２Ｒ型抵抗回路網手段の共通端子に接続された
差動増幅器構成の電流電圧変換手段とを具え、上記レベ
ル制御データに応じて上記入力信号のレベルを可変制御
するようにしたことを特徴とするレベル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27882191A JPH0595239A (ja) | 1991-09-30 | 1991-09-30 | レベル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27882191A JPH0595239A (ja) | 1991-09-30 | 1991-09-30 | レベル制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595239A true JPH0595239A (ja) | 1993-04-16 |
Family
ID=17602622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27882191A Pending JPH0595239A (ja) | 1991-09-30 | 1991-09-30 | レベル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595239A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303060A (ja) * | 1993-04-15 | 1994-10-28 | Mitsubishi Electric Corp | ゲインコントロールアンプ回路 |
| WO2000014871A1 (fr) * | 1998-09-03 | 2000-03-16 | Toa Corporation | Amplificateur a influence de bruit reduite |
| EP3012973A1 (en) * | 2014-10-22 | 2016-04-27 | Analog Devices Global | Apparatus and methods for reducing glitches in digital step attenuators |
| US10778206B2 (en) | 2018-03-20 | 2020-09-15 | Analog Devices Global Unlimited Company | Biasing of radio frequency switches for fast switching |
| US11152917B1 (en) | 2020-05-28 | 2021-10-19 | Analog Devices International Unlimited Company | Multi-level buffers for biasing of radio frequency switches |
| US11863227B2 (en) | 2021-10-25 | 2024-01-02 | Analog Devices International Unlimited Company | Radio frequency switches with fast switching speed |
-
1991
- 1991-09-30 JP JP27882191A patent/JPH0595239A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06303060A (ja) * | 1993-04-15 | 1994-10-28 | Mitsubishi Electric Corp | ゲインコントロールアンプ回路 |
| WO2000014871A1 (fr) * | 1998-09-03 | 2000-03-16 | Toa Corporation | Amplificateur a influence de bruit reduite |
| EP3012973A1 (en) * | 2014-10-22 | 2016-04-27 | Analog Devices Global | Apparatus and methods for reducing glitches in digital step attenuators |
| CN105553440A (zh) * | 2014-10-22 | 2016-05-04 | 亚德诺半导体集团 | 用于减小数字步进衰减器中的假信号的装置及方法 |
| US9548722B2 (en) | 2014-10-22 | 2017-01-17 | Analog Devices Global | Apparatus and methods for reducing glitches in digital step attenuators |
| CN105553440B (zh) * | 2014-10-22 | 2019-06-18 | 亚德诺半导体集团 | 用于减小数字步进衰减器中的假信号的装置及方法 |
| US10778206B2 (en) | 2018-03-20 | 2020-09-15 | Analog Devices Global Unlimited Company | Biasing of radio frequency switches for fast switching |
| US11152917B1 (en) | 2020-05-28 | 2021-10-19 | Analog Devices International Unlimited Company | Multi-level buffers for biasing of radio frequency switches |
| US11863227B2 (en) | 2021-10-25 | 2024-01-02 | Analog Devices International Unlimited Company | Radio frequency switches with fast switching speed |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980080611A (ko) | 디지털/아날로그 컨버터 | |
| US4430609A (en) | Signal transfer device having a transfer characteristic which is adjustable in steps | |
| US4544912A (en) | Scale switchable digital-to-analog converter | |
| JPH0595239A (ja) | レベル制御回路 | |
| JP2002016498A (ja) | 電流加算型ｄａ変換器 | |
| JPH0377429A (ja) | ディジタル・アナログ変換器 | |
| US4591826A (en) | Gray code DAC ladder | |
| JP3595638B2 (ja) | ディジタルデータレベル調整回路 | |
| JPH0436609B2 (ja) | ||
| JP3308598B2 (ja) | 乗算形デジタル−アナログ変換器 | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JPH0777350B2 (ja) | Ｄ／ａ変換器のグリッチ発生抑止回路 | |
| JPH0450646Y2 (ja) | ||
| JPS6347290B2 (ja) | ||
| JPS612427A (ja) | 変換器 | |
| JPH01133424A (ja) | Ｄａ変換回路 | |
| JPS61203719A (ja) | 信号処理回路 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPH036119A (ja) | アナログ信号切換回路 | |
| JPS5939925B2 (ja) | ディジタル−アナログ変換器 | |
| JPS63246927A (ja) | 基準電圧発生回路 | |
| JPS62165420A (ja) | アツテネ−タ回路 | |
| JPH02207620A (ja) | ゲイン切換付ｄ／ａ変換装置 | |
| JP3240617B2 (ja) | ディジタルレベル制御回路 |