JPH0239131B2 - - Google Patents
Info
- Publication number
- JPH0239131B2 JPH0239131B2 JP55108471A JP10847180A JPH0239131B2 JP H0239131 B2 JPH0239131 B2 JP H0239131B2 JP 55108471 A JP55108471 A JP 55108471A JP 10847180 A JP10847180 A JP 10847180A JP H0239131 B2 JPH0239131 B2 JP H0239131B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- attenuation
- connection
- resistor
- attenuation step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229920002635 polyurethane Polymers 0.000 claims 1
- 239000004814 polyurethane Substances 0.000 claims 1
- 230000005236 sound signal Effects 0.000 description 9
- 230000002238 attenuated effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
Landscapes
- Attenuators (AREA)
Description
本発明は例えばデジタル式オーデイオ装置のボ
リウムに使用して好適なステツプ式電子ボリウム
に関し、特に回路素子数を少なくすると共にバツ
フアー増幅器を使用することなく減衰精度の高い
ステツプ式電子ボリウムを提案せんとするもので
ある。 従来例えば1dBステツプで０〜数10dBまで可
変できる様にすると共に、その構成回路素子数を
少なくする様にしたステツプ式電子ボリウムとし
て第１図に示す如きものが提案されている。 即ち第１図に於いて、１は音声信号の入力端子
を示し、この音声信号入力端子１に供給される音
声信号は第１の減衰ステツプ回路２に供給され
る。この場合第１の減衰ステツプ回路２は10dB
ステツプとなされたもので、この入力端子は例え
ば３個の抵抗器２ａ，２ｂ及び２ｃの直列回路を
介して接地され、また入力端子１、抵抗器２ａ及
び２ｂの接続点、抵抗器２ｂ及び２ｃの接続点は
夫々トランジスタ等より構成した電子制御形の接
続スイツチ３ａ，３ｂ，３ｃを介して、この第１
の減衰ステツプ回路２と後述する第２の減衰ステ
ツプ回路５との互いの干渉をさける為のバツフア
ー増幅回路４の入力端子に接続される。このとき
第１の減衰ステツプ回路２は接続スイツチ３ａ，
３ｂ，３ｃのいずれか１つが選択的にオンされる
如くなされており、この接続スイツチ３ａがオン
されたときは出力信号が入力信号に対して無減
衰、接続スイツチ３ｂがオンされたときは10dB
減衰、接続スイツチ３ｃがオンされたときは
20dB減衰される如くなされている。又このバツ
フアー増幅回路４の出力側が第２の減衰ステツプ
回路５を介して出力端子６に接続される。この場
合第２の減衰ステツプ回路５は1dBステツプとな
されたもので、この入力端子即ちバツフアー増幅
回路４の出力側は10個の抵抗器５ａ，５ｂ，５ｃ
……５ｊの直列回路を介して接地され、バツフア
ー増幅回路４の出力側、抵抗器５ａ及び５ｂの接
続点、抵抗器５ｂ及び５ｃの接続点、……抵抗器
５ｉ及び５ｊの接続点を夫々トランジスタ等より
構成した電子制御形の接続スイツチ７ａ，７ｂ，
７ｃ……７ｊを介して出力端子６に接続される。
このとき第２の減衰ステツプ回路５は接続スイツ
チ７ａ，７ｂ，７ｃ……７ｊのいずれか１つが選
択的にオンされる如くなされており、この接続ス
イツチ７ａ，７ｂ，７ｃ……７ｊが夫々オンされ
たときはこの第２の減衰ステツプ回路５の出力信
号が入力信号に対して、0dB，1dB，2dB……
9dB減衰される如くなされている。この第１図に
於いては第１及び第２の減衰ステツプ回路２及び
５の夫々の接続スイツチ３ａ，３ｂ，３ｃ及び７
ａ，７ｂ，７ｃ……７ｊは音量調整キーよりの信
号により夫々選択的にオンされる如くなされてい
る。 斯る第１図に示す如きステツプ式電子ボリウム
に於いて、音声信号入力端子１に供給される音声
信号を例えば12dB減衰したいときは第１の減衰
ステツプ回路２の接続スイツチ３ｂと第２の減衰
ステツプ回路５の接続スイツチ７ｃとを夫々オン
すれば良い。その他の場合も同様にして所定の音
量とすることができる。 斯る第１図に於いては10dBステツプの第１の
減衰ステツプ回路２を設けているので、減衰精度
の高いステツプ式電子ボリウムとしてもステツプ
数だけ抵抗器、接続スイツチ等を設ける必要がな
いのでそれだけ回路素子数を少なくすることがで
きる利益がある。 然しながら斯る第１図に示す如き従来例に於い
ては、第１の減衰ステツプ回路２と第２の減衰ス
テツプ回路５との間にバツフアー増幅回路４を必
要とする為この第１図に示す如きステツプ式電子
スイツチを集積回路化する場合、このバツフアー
回路４の入出力用の端子を必要とし、それだけ集
積回路化に不利である。 本発明は斯る点に鑑み上述の如く回路素子数を
少なくする様にしたステツプ式電子ボリウムに於
いて、バツフアー増幅器を使用することなく構成
できる様にしたものである。 以下第２図及び第３図を参照しながら本発明ス
テツプ式電子ボリウムの原理を説明しよう。この
第２図に於いて第１図に対応する部分には同一符
号を付し、その詳細説明は省略する。 第２図は本発明の電子ボリウムの原理図で音声
信号入力端子１を第１の減衰ステツプ回路２の入
力端子に接続する。この第１の減衰ステツプ回路
２はデジタル信号で制御をするのに回路構成の関
係上8dBステツプとしたもので、この第１の減衰
ステツプ回路２の入力端子をトランジスタ等より
構成した電子制御形の接続スイツチ８、抵抗器２
ａ、入力インピーダンス補正用抵抗器９、抵抗器
２ｂ，２ｃの直列回路を介して接地し、またこの
第１の減衰ステツプ回路２の入力端子、抵抗器９
及び２ｂの接続点、抵抗器２ｂ及び２ｃの接続点
を夫々トランジスタ等より構成した電子制御形の
接続スイツチ３ａ，３ｂ，３ｃを介してこの第１
の減衰ステツプ回路２の出力端子に接続する。ま
た入力インピーダンス補正用抵抗器９の両端間に
トランジスタ等より構成した電子制御形の接続ス
イツチ１０を接続する。 この場合第１の減衰ステツプ回路２は接続スイ
ツチ３ａ，３ｂ，３ｃのいずれか１つが選択的に
オンされる如く構成すると共に接続スイツチ３ａ
と８とはそのオンオフが互いに逆の関係になる如
くし、また接続スイツチ３ｂと１０とはそのオン
オフが互いに逆の関係になる如くする。またこの
とき接続スイツチ３ａ，３ｂ，３ｃが夫々オンさ
れたときはこの第１の減衰ステツプ回路２の出力
信号が入力信号に対して0dB，8dB，16dB減衰す
る如くする。この為本発明に於いてはこの抵抗器
２ａ，９，２ｂ，２ｃの夫々の抵抗値を後述する
式の条件を満足するように選定する。 この第１の減衰ステツプ回路２の出力端子を第
２の減衰ステツプ回路５の入力端子に接続する。
この第２の減衰ステツプ回路５は1dBステツプと
なしたもので、この入力端子を８個の抵抗器５
ａ，５ｂ……５ｈの直列回路を介して接地し、こ
の第２の減衰ステツプ回路５の入力端子、抵抗器
５ａ及び５ｂの接続点、抵抗器５ｂ及び５ｃの接
続点、……抵抗器５ｇ及び５ｈの接続点を夫々ト
ランジスタ等より構成した電子制御形の接続スイ
ツチ７ａ，７ｂ……７ｈを介してこの第２の減衰
ステツプ回路５の出力端子即ち出力端子６に接続
する。またこの第２の減衰ステツプ回路５の出力
端子をトランジスタ等より構成した電子制御形の
接続スイツチ１１を介して接地する。この場合第
２の減衰ステツプ回路５は接続スイツチ７ａ，７
ｂ……７ｈ及び１１のいずれか１つが選択的にオ
ンされる如くなされており、この接続スイツチ７
ａ，７ｂ……７ｈ及び１１が夫々オンされたとき
はこの第２の減衰ステツプ回路５の出力信号が入
力信号に対して、0dB，1dB……7dB及び∞減衰
される如くなされる。又この場合抵抗器２ａ，
９，２ｂ，２ｃは夫々以下述べる如き関係を満足
する如き値とする。即ち抵抗器２ａ，９，２ｂ，
２ｃの直列回路の全抵抗値をR0とし、接続スイ
ツチ３ｂ，３ｃをオンすることにより分割される
比をαとし、第２の減衰ステツプ回路５の抵抗器
５ａ，５ｂ，５ｃ……５ｈの直列回路の全抵抗値
をR1としたときこの第２図のステツプ式電子ボ
リウムの等価回路は第３図に示す如く表わされ
る。本発明に於いてはこの音声信号入力端子１側
から見た入力インピーダンス値を常に第２の減衰
ステツプ回路５の抵抗器５ａ，５ｂ，５ｃ……５
ｈの直列回路の全抵抗値R1と等しくなる如くす
る。即ち R1＝１／１／αR0＋１／R1＋（１−α）R0 となる如くする。 従つてこの第１の減衰ステツプ回路２の減衰量
をβとしたとき β＝１／１／αR0＋１／R1／１／１／αR0＋１
／R1＋（１−α）R0＝１／１／αR0＋１／R1／R1＝αR0
／αR0＋R1 となり、これより αR0＝βR1／１−β 従つて R0＝１／α βR1／１−β となる。これより8dB，16dBのとき即ち接続ス
イツチ３ｂ，３ｃの夫々オンのときのR0，αR0を
求め各ステツプに対して入力インピーダンス値が
一定のR1になる様に設定する。 本例に於いて減衰が０〜7dBの各ステツプの値
の減衰を望むときは第１の減衰ステツプ回路２の
接続スイツチ３ａをオン（このとき接続スイツチ
８はオフ）とし、第２の減衰ステツプ回路５の所
望の接続スイツチ７ａ，７ｂ……７ｈをオンとす
れば所望の減衰信号が出力端子６に得られる。こ
の場合入力端子１より見た入力インピーダンス値
はR1である。 また８〜15dBの各ステツプの値の減衰を望む
ときは第１の減衰ステツプ回路２の接続スイツチ
８及び３ｂを夫々オン（接続スイツチ３ａ，３
ｃ，１０をオフ）とし、この第１の減衰ステツプ
回路２で8dB減衰し、残りを第２の減衰ステツプ
回路５により所望の接続スイツチ７ａ，７ｂ……
７ｈをオンとして減衰し、所望の減衰信号を出力
端子６に得る。この場合入力端子１より見た入力
インピーダンス値はR1に設定されている。 また16〜23dBの各ステツプの値の減衰を望む
ときは第１の減衰ステツプ回路２の接続スイツチ
８，１０及び３ｃを夫々オン（接続スイツチ３
ａ，３ｂをオフ）とし、この第１の減衰ステツプ
回路２で16dB減衰し、残りを第２の減衰ステツ
プ回路５により所望の接続スイツチ７ａ，７ｂ…
…７ｈをオンとして減衰し、所望の減衰信号を出
力端子６に得る。この場合も入力端子１より見た
入力インピーダンス値はR1に設定されている。 以上述べた如く本発明は依れば第１の減衰ステ
ツプ回路２を設けているので第１図と同様に回路
素子数を少なくすることができる。又本発明に依
れば音声信号入力端子１より見た入力インピーダ
ンス値を常に一定R1になる様にしているので、
第１及び第２の減衰ステツプ回路２及び５間にバ
ツフアー増幅器を挿入しなくともハイインピーダ
ンス駆動にする減衰量精度を得ることができる。
従つて本発明に依れば集積回路化する場合にバツ
フアー増幅器を必要としないのでその端子を必要
とせず極めて有利である。 次に、以上説明した原理に基づいた本発明の電
子ボリユームの一実施例を、第４図を参照して説
明しよう。この第４図は、０〜55dBまで1dBス
テツプで減衰できる様にしたステツプ式電子ボリ
ウムに適用した例を示す。この第４図に於いては
第１の減衰ステツプ回路２に第２図例と同様にし
て24dB減衰、32dB減衰、40dB減衰及び48dB減
衰用の接続スイツチ３ｄ，３ｅ，３ｆ及び３ｇを
夫々接続スイツチ３ｂ，３ｃと同様に設けたもの
である。又この第４図に於いて２ｄ，２ｅ……２
ｈは夫々抵抗器を示す。ここで、各抵抗器が上述
した入力インピーダンス値をR1とするための抵
抗値の一例を以下に示す。 抵抗器２ａ……18.0kΩ 抵抗器２ｂ……23.7kΩ 抵抗器２ｃ……5.96kΩ 抵抗器２ｄ……2.12kΩ 抵抗器２ｅ……807Ω 抵抗器２ｆ……3.14kΩ 抵抗器２ｇ……2.06kΩ 抵抗器２ｈ……578Ω 抵抗器９……11.7kΩ 抵抗器５ａ……5.55kΩ 抵抗器５ｂ……5.12kΩ 抵抗器５ｃ……4.69kΩ 抵抗器５ｄ……4.26kΩ 抵抗器５ｅ…3.85kΩ 抵抗器５ｆ……3.47kΩ 抵抗器５ｇ……3.12kΩ 抵抗器５ｈ……25.5kΩ このように設定することで、入力インピーダン
ス値をほぼR1に設定できる。この場合、第２図
例で説明したように、16〜24dBの各ステツプの
値の減衰をさせたとき（即ち接続スイツチ３ｃを
オンとしたとき）、接続スイツチ１０をオンとし、
入力インピーダンス値のR1への補正を設定した
場合の、減衰量8dBのときの減衰量16dBのとき
の各抵抗値αR0と（１−α）R0とR0とを以下の
表に示す。
リウムに使用して好適なステツプ式電子ボリウム
に関し、特に回路素子数を少なくすると共にバツ
フアー増幅器を使用することなく減衰精度の高い
ステツプ式電子ボリウムを提案せんとするもので
ある。 従来例えば1dBステツプで０〜数10dBまで可
変できる様にすると共に、その構成回路素子数を
少なくする様にしたステツプ式電子ボリウムとし
て第１図に示す如きものが提案されている。 即ち第１図に於いて、１は音声信号の入力端子
を示し、この音声信号入力端子１に供給される音
声信号は第１の減衰ステツプ回路２に供給され
る。この場合第１の減衰ステツプ回路２は10dB
ステツプとなされたもので、この入力端子は例え
ば３個の抵抗器２ａ，２ｂ及び２ｃの直列回路を
介して接地され、また入力端子１、抵抗器２ａ及
び２ｂの接続点、抵抗器２ｂ及び２ｃの接続点は
夫々トランジスタ等より構成した電子制御形の接
続スイツチ３ａ，３ｂ，３ｃを介して、この第１
の減衰ステツプ回路２と後述する第２の減衰ステ
ツプ回路５との互いの干渉をさける為のバツフア
ー増幅回路４の入力端子に接続される。このとき
第１の減衰ステツプ回路２は接続スイツチ３ａ，
３ｂ，３ｃのいずれか１つが選択的にオンされる
如くなされており、この接続スイツチ３ａがオン
されたときは出力信号が入力信号に対して無減
衰、接続スイツチ３ｂがオンされたときは10dB
減衰、接続スイツチ３ｃがオンされたときは
20dB減衰される如くなされている。又このバツ
フアー増幅回路４の出力側が第２の減衰ステツプ
回路５を介して出力端子６に接続される。この場
合第２の減衰ステツプ回路５は1dBステツプとな
されたもので、この入力端子即ちバツフアー増幅
回路４の出力側は10個の抵抗器５ａ，５ｂ，５ｃ
……５ｊの直列回路を介して接地され、バツフア
ー増幅回路４の出力側、抵抗器５ａ及び５ｂの接
続点、抵抗器５ｂ及び５ｃの接続点、……抵抗器
５ｉ及び５ｊの接続点を夫々トランジスタ等より
構成した電子制御形の接続スイツチ７ａ，７ｂ，
７ｃ……７ｊを介して出力端子６に接続される。
このとき第２の減衰ステツプ回路５は接続スイツ
チ７ａ，７ｂ，７ｃ……７ｊのいずれか１つが選
択的にオンされる如くなされており、この接続ス
イツチ７ａ，７ｂ，７ｃ……７ｊが夫々オンされ
たときはこの第２の減衰ステツプ回路５の出力信
号が入力信号に対して、0dB，1dB，2dB……
9dB減衰される如くなされている。この第１図に
於いては第１及び第２の減衰ステツプ回路２及び
５の夫々の接続スイツチ３ａ，３ｂ，３ｃ及び７
ａ，７ｂ，７ｃ……７ｊは音量調整キーよりの信
号により夫々選択的にオンされる如くなされてい
る。 斯る第１図に示す如きステツプ式電子ボリウム
に於いて、音声信号入力端子１に供給される音声
信号を例えば12dB減衰したいときは第１の減衰
ステツプ回路２の接続スイツチ３ｂと第２の減衰
ステツプ回路５の接続スイツチ７ｃとを夫々オン
すれば良い。その他の場合も同様にして所定の音
量とすることができる。 斯る第１図に於いては10dBステツプの第１の
減衰ステツプ回路２を設けているので、減衰精度
の高いステツプ式電子ボリウムとしてもステツプ
数だけ抵抗器、接続スイツチ等を設ける必要がな
いのでそれだけ回路素子数を少なくすることがで
きる利益がある。 然しながら斯る第１図に示す如き従来例に於い
ては、第１の減衰ステツプ回路２と第２の減衰ス
テツプ回路５との間にバツフアー増幅回路４を必
要とする為この第１図に示す如きステツプ式電子
スイツチを集積回路化する場合、このバツフアー
回路４の入出力用の端子を必要とし、それだけ集
積回路化に不利である。 本発明は斯る点に鑑み上述の如く回路素子数を
少なくする様にしたステツプ式電子ボリウムに於
いて、バツフアー増幅器を使用することなく構成
できる様にしたものである。 以下第２図及び第３図を参照しながら本発明ス
テツプ式電子ボリウムの原理を説明しよう。この
第２図に於いて第１図に対応する部分には同一符
号を付し、その詳細説明は省略する。 第２図は本発明の電子ボリウムの原理図で音声
信号入力端子１を第１の減衰ステツプ回路２の入
力端子に接続する。この第１の減衰ステツプ回路
２はデジタル信号で制御をするのに回路構成の関
係上8dBステツプとしたもので、この第１の減衰
ステツプ回路２の入力端子をトランジスタ等より
構成した電子制御形の接続スイツチ８、抵抗器２
ａ、入力インピーダンス補正用抵抗器９、抵抗器
２ｂ，２ｃの直列回路を介して接地し、またこの
第１の減衰ステツプ回路２の入力端子、抵抗器９
及び２ｂの接続点、抵抗器２ｂ及び２ｃの接続点
を夫々トランジスタ等より構成した電子制御形の
接続スイツチ３ａ，３ｂ，３ｃを介してこの第１
の減衰ステツプ回路２の出力端子に接続する。ま
た入力インピーダンス補正用抵抗器９の両端間に
トランジスタ等より構成した電子制御形の接続ス
イツチ１０を接続する。 この場合第１の減衰ステツプ回路２は接続スイ
ツチ３ａ，３ｂ，３ｃのいずれか１つが選択的に
オンされる如く構成すると共に接続スイツチ３ａ
と８とはそのオンオフが互いに逆の関係になる如
くし、また接続スイツチ３ｂと１０とはそのオン
オフが互いに逆の関係になる如くする。またこの
とき接続スイツチ３ａ，３ｂ，３ｃが夫々オンさ
れたときはこの第１の減衰ステツプ回路２の出力
信号が入力信号に対して0dB，8dB，16dB減衰す
る如くする。この為本発明に於いてはこの抵抗器
２ａ，９，２ｂ，２ｃの夫々の抵抗値を後述する
式の条件を満足するように選定する。 この第１の減衰ステツプ回路２の出力端子を第
２の減衰ステツプ回路５の入力端子に接続する。
この第２の減衰ステツプ回路５は1dBステツプと
なしたもので、この入力端子を８個の抵抗器５
ａ，５ｂ……５ｈの直列回路を介して接地し、こ
の第２の減衰ステツプ回路５の入力端子、抵抗器
５ａ及び５ｂの接続点、抵抗器５ｂ及び５ｃの接
続点、……抵抗器５ｇ及び５ｈの接続点を夫々ト
ランジスタ等より構成した電子制御形の接続スイ
ツチ７ａ，７ｂ……７ｈを介してこの第２の減衰
ステツプ回路５の出力端子即ち出力端子６に接続
する。またこの第２の減衰ステツプ回路５の出力
端子をトランジスタ等より構成した電子制御形の
接続スイツチ１１を介して接地する。この場合第
２の減衰ステツプ回路５は接続スイツチ７ａ，７
ｂ……７ｈ及び１１のいずれか１つが選択的にオ
ンされる如くなされており、この接続スイツチ７
ａ，７ｂ……７ｈ及び１１が夫々オンされたとき
はこの第２の減衰ステツプ回路５の出力信号が入
力信号に対して、0dB，1dB……7dB及び∞減衰
される如くなされる。又この場合抵抗器２ａ，
９，２ｂ，２ｃは夫々以下述べる如き関係を満足
する如き値とする。即ち抵抗器２ａ，９，２ｂ，
２ｃの直列回路の全抵抗値をR0とし、接続スイ
ツチ３ｂ，３ｃをオンすることにより分割される
比をαとし、第２の減衰ステツプ回路５の抵抗器
５ａ，５ｂ，５ｃ……５ｈの直列回路の全抵抗値
をR1としたときこの第２図のステツプ式電子ボ
リウムの等価回路は第３図に示す如く表わされ
る。本発明に於いてはこの音声信号入力端子１側
から見た入力インピーダンス値を常に第２の減衰
ステツプ回路５の抵抗器５ａ，５ｂ，５ｃ……５
ｈの直列回路の全抵抗値R1と等しくなる如くす
る。即ち R1＝１／１／αR0＋１／R1＋（１−α）R0 となる如くする。 従つてこの第１の減衰ステツプ回路２の減衰量
をβとしたとき β＝１／１／αR0＋１／R1／１／１／αR0＋１
／R1＋（１−α）R0＝１／１／αR0＋１／R1／R1＝αR0
／αR0＋R1 となり、これより αR0＝βR1／１−β 従つて R0＝１／α βR1／１−β となる。これより8dB，16dBのとき即ち接続ス
イツチ３ｂ，３ｃの夫々オンのときのR0，αR0を
求め各ステツプに対して入力インピーダンス値が
一定のR1になる様に設定する。 本例に於いて減衰が０〜7dBの各ステツプの値
の減衰を望むときは第１の減衰ステツプ回路２の
接続スイツチ３ａをオン（このとき接続スイツチ
８はオフ）とし、第２の減衰ステツプ回路５の所
望の接続スイツチ７ａ，７ｂ……７ｈをオンとす
れば所望の減衰信号が出力端子６に得られる。こ
の場合入力端子１より見た入力インピーダンス値
はR1である。 また８〜15dBの各ステツプの値の減衰を望む
ときは第１の減衰ステツプ回路２の接続スイツチ
８及び３ｂを夫々オン（接続スイツチ３ａ，３
ｃ，１０をオフ）とし、この第１の減衰ステツプ
回路２で8dB減衰し、残りを第２の減衰ステツプ
回路５により所望の接続スイツチ７ａ，７ｂ……
７ｈをオンとして減衰し、所望の減衰信号を出力
端子６に得る。この場合入力端子１より見た入力
インピーダンス値はR1に設定されている。 また16〜23dBの各ステツプの値の減衰を望む
ときは第１の減衰ステツプ回路２の接続スイツチ
８，１０及び３ｃを夫々オン（接続スイツチ３
ａ，３ｂをオフ）とし、この第１の減衰ステツプ
回路２で16dB減衰し、残りを第２の減衰ステツ
プ回路５により所望の接続スイツチ７ａ，７ｂ…
…７ｈをオンとして減衰し、所望の減衰信号を出
力端子６に得る。この場合も入力端子１より見た
入力インピーダンス値はR1に設定されている。 以上述べた如く本発明は依れば第１の減衰ステ
ツプ回路２を設けているので第１図と同様に回路
素子数を少なくすることができる。又本発明に依
れば音声信号入力端子１より見た入力インピーダ
ンス値を常に一定R1になる様にしているので、
第１及び第２の減衰ステツプ回路２及び５間にバ
ツフアー増幅器を挿入しなくともハイインピーダ
ンス駆動にする減衰量精度を得ることができる。
従つて本発明に依れば集積回路化する場合にバツ
フアー増幅器を必要としないのでその端子を必要
とせず極めて有利である。 次に、以上説明した原理に基づいた本発明の電
子ボリユームの一実施例を、第４図を参照して説
明しよう。この第４図は、０〜55dBまで1dBス
テツプで減衰できる様にしたステツプ式電子ボリ
ウムに適用した例を示す。この第４図に於いては
第１の減衰ステツプ回路２に第２図例と同様にし
て24dB減衰、32dB減衰、40dB減衰及び48dB減
衰用の接続スイツチ３ｄ，３ｅ，３ｆ及び３ｇを
夫々接続スイツチ３ｂ，３ｃと同様に設けたもの
である。又この第４図に於いて２ｄ，２ｅ……２
ｈは夫々抵抗器を示す。ここで、各抵抗器が上述
した入力インピーダンス値をR1とするための抵
抗値の一例を以下に示す。 抵抗器２ａ……18.0kΩ 抵抗器２ｂ……23.7kΩ 抵抗器２ｃ……5.96kΩ 抵抗器２ｄ……2.12kΩ 抵抗器２ｅ……807Ω 抵抗器２ｆ……3.14kΩ 抵抗器２ｇ……2.06kΩ 抵抗器２ｈ……578Ω 抵抗器９……11.7kΩ 抵抗器５ａ……5.55kΩ 抵抗器５ｂ……5.12kΩ 抵抗器５ｃ……4.69kΩ 抵抗器５ｄ……4.26kΩ 抵抗器５ｅ…3.85kΩ 抵抗器５ｆ……3.47kΩ 抵抗器５ｇ……3.12kΩ 抵抗器５ｈ……25.5kΩ このように設定することで、入力インピーダン
ス値をほぼR1に設定できる。この場合、第２図
例で説明したように、16〜24dBの各ステツプの
値の減衰をさせたとき（即ち接続スイツチ３ｃを
オンとしたとき）、接続スイツチ１０をオンとし、
入力インピーダンス値のR1への補正を設定した
場合の、減衰量8dBのときの減衰量16dBのとき
の各抵抗値αR0と（１−α）R0とR0とを以下の
表に示す。
【表】
また、24dB以上の信号減衰を行うとき（即ち
スイツチ３ｄ〜３ｇの何れかをオンとしたとき）
には、この電子ボリウムが接続されるオーデイオ
装置の負荷抵抗に比べ、第１の減衰ステツプ回路
２の抵抗値αR0が充分に小さく、入力インピーダ
ンスの変化が小さいので、抵抗器２ｂ〜２ｅには
入力インピーダンス補正用抵抗器及びこの補正用
抵抗器と並列接続のスイツチを設けていない。こ
の第４図に於いて１ａ，６ａは接地端子である。 斯る第４図は第２図と同様に動作させることが
できる。 斯る第４図に示す如きステツプ式電子ボリウム
を具体的に制御する場合例えば第５図に示す如き
デジタル回路にて行なう。即ち音量調整用キーよ
りの例えば６ビツトの音量制御信号を入力端子１
２ａ，１２ｂよりシフトレジスタ１２に供給し、
このシフトレジスタ１２よりの６ビツトの信号を
並列に６ビツトラツチ回路１３に供給し、この６
ビツトラツチ回路１３の初めから３ビツトの信号
を並列に第１表に示す如く３ビツトの音量制御信
号を設け、８個の制御信号を出力するラインデコ
ーダ１４ａに供給する。このラインデコーダ１４
ａよりの出力信号により第１表に示す如く第１の
減衰ステツプ回路２の各接続スイツチ３ａ，３ｂ
……３ｇ，８，１０及び１１を制御する。この表
に於いて接続スイツチは“１”がオン“０”がオ
フである。
スイツチ３ｄ〜３ｇの何れかをオンとしたとき）
には、この電子ボリウムが接続されるオーデイオ
装置の負荷抵抗に比べ、第１の減衰ステツプ回路
２の抵抗値αR0が充分に小さく、入力インピーダ
ンスの変化が小さいので、抵抗器２ｂ〜２ｅには
入力インピーダンス補正用抵抗器及びこの補正用
抵抗器と並列接続のスイツチを設けていない。こ
の第４図に於いて１ａ，６ａは接地端子である。 斯る第４図は第２図と同様に動作させることが
できる。 斯る第４図に示す如きステツプ式電子ボリウム
を具体的に制御する場合例えば第５図に示す如き
デジタル回路にて行なう。即ち音量調整用キーよ
りの例えば６ビツトの音量制御信号を入力端子１
２ａ，１２ｂよりシフトレジスタ１２に供給し、
このシフトレジスタ１２よりの６ビツトの信号を
並列に６ビツトラツチ回路１３に供給し、この６
ビツトラツチ回路１３の初めから３ビツトの信号
を並列に第１表に示す如く３ビツトの音量制御信
号を設け、８個の制御信号を出力するラインデコ
ーダ１４ａに供給する。このラインデコーダ１４
ａよりの出力信号により第１表に示す如く第１の
減衰ステツプ回路２の各接続スイツチ３ａ，３ｂ
……３ｇ，８，１０及び１１を制御する。この表
に於いて接続スイツチは“１”がオン“０”がオ
フである。
【表】
【表】
尚接続スイツチ８は接続スイツチ３ａの逆の動
作をし、接続スイツチ１０は接続スイツチ３ｂと
逆の動作をする。又６ビツトラツチ回路１３の次
の３ビツトの信号を並列に第２表に示す如く３ビ
ツトの音量制御信号を設け、８個の制御信号を出
力するラインデコーダ１４ｂに供給する。このラ
インデコーダ１４ｂよりの出力信号により第２表
に示す如く第２の減衰ステツプ回路５の各接続ス
イツチ７ａ，７ｂ，７ｃ……７ｈを制御する。
作をし、接続スイツチ１０は接続スイツチ３ｂと
逆の動作をする。又６ビツトラツチ回路１３の次
の３ビツトの信号を並列に第２表に示す如く３ビ
ツトの音量制御信号を設け、８個の制御信号を出
力するラインデコーダ１４ｂに供給する。このラ
インデコーダ１４ｂよりの出力信号により第２表
に示す如く第２の減衰ステツプ回路５の各接続ス
イツチ７ａ，７ｂ，７ｃ……７ｈを制御する。
【表】
尚第５図に於いて１３ａはストローブ信号入力
端子である。 以上述べた如く本発明に依れば第５図に示す如
く、音量制御信号を例えば６ビツトで構成できる
ので音量調整装置をそれだけ簡略化できる。 尚本発明は上述実施例に限ることなく本発明の
要旨を逸脱することなく、その他種々の構成が取
り得ることは勿論である。
端子である。 以上述べた如く本発明に依れば第５図に示す如
く、音量制御信号を例えば６ビツトで構成できる
ので音量調整装置をそれだけ簡略化できる。 尚本発明は上述実施例に限ることなく本発明の
要旨を逸脱することなく、その他種々の構成が取
り得ることは勿論である。
第１図は従来のステツプ式電子ボリウムの例を
示す構成図、第２図は本発明ステツプ式電子ボリ
ウムの原理を示す構成図、第３図は本発明の説明
に供する線図、第４図は本発明の一実施例を示す
構成図、第５図は本発明を音量制御装置に使用し
た例を示す構成図である。 １は音声信号の入力端子、２は第１の減衰ステ
ツプ回路、２ａ，２ｂ，２ｃ，５ａ，５ｂ……５
ｈは夫々抵抗器、３ａ，３ｂ，３ｃ，７ａ，７ｂ
……７ｈ，８，１０及び１１は夫々接続スイツ
チ、５は第２の減衰ステツプ回路、６は出力端
子、９は入力インピーダンス補正用抵抗器であ
る。
示す構成図、第２図は本発明ステツプ式電子ボリ
ウムの原理を示す構成図、第３図は本発明の説明
に供する線図、第４図は本発明の一実施例を示す
構成図、第５図は本発明を音量制御装置に使用し
た例を示す構成図である。 １は音声信号の入力端子、２は第１の減衰ステ
ツプ回路、２ａ，２ｂ，２ｃ，５ａ，５ｂ……５
ｈは夫々抵抗器、３ａ，３ｂ，３ｃ，７ａ，７ｂ
……７ｈ，８，１０及び１１は夫々接続スイツ
チ、５は第２の減衰ステツプ回路、６は出力端
子、９は入力インピーダンス補正用抵抗器であ
る。
Claims (1)
- 【特許請求の範囲】 １ 接続スイツチを接続するための複数の接続点
を有し、該夫々の接続点で区分されることによつ
て直列的に接続されて成る複数の抵抗器が信号入
力側と基準電位間に設けられると共に、上記接続
点にその一端が接続され他端が信号出力側に共通
接続される複数の接続スイツチが設けられた第１
及び第２の減衰ステツプ回路が直列的に接続され
ており、上記夫々の接続スイツチを制御すること
によつて入力信号レベルを制御するステツプ式電
子ポリウムにおいて、 上記接続スイツチの制御に対応して上記複数の
接続点の内の所定接続点間を接続させるための入
力インピーダンス補正用接続スイツチを、上記第
２の減衰ステツプ回路の前段に接続された上記第
１の減衰ステツプ回路に設けることにより、入力
信号レベルの制御に対応して入力インピーダンス
の補正を行うようにしたことを特徴とするステツ
プ式電子ボリウム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10847180A JPS5733816A (en) | 1980-08-07 | 1980-08-07 | Step system electronic volume |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10847180A JPS5733816A (en) | 1980-08-07 | 1980-08-07 | Step system electronic volume |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5733816A JPS5733816A (en) | 1982-02-24 |
| JPH0239131B2 true JPH0239131B2 (ja) | 1990-09-04 |
Family
ID=14485591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10847180A Granted JPS5733816A (en) | 1980-08-07 | 1980-08-07 | Step system electronic volume |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5733816A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327376A (ja) * | 1992-05-20 | 1993-12-10 | Fujitsu Ltd | ディジタル制御可変利得回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953360A (ja) * | 1972-09-26 | 1974-05-23 |
-
1980
- 1980-08-07 JP JP10847180A patent/JPS5733816A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4953360A (ja) * | 1972-09-26 | 1974-05-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5733816A (en) | 1982-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523712A (en) | Resistor array circuit device and variable gain device utilizing same | |
| US5523721A (en) | Digitally controlled variable gain circuit | |
| US7639076B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| JP2891274B2 (ja) | 可変信号減衰装置 | |
| US4494077A (en) | Amplifier system switchable between two amplifying operations | |
| US20010007590A1 (en) | Loudness volume control system | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| EP0234435B1 (en) | Low-frequency power amplifier, in particular of the integrated type | |
| US5216355A (en) | Electronic volume controller | |
| JPH0239131B2 (ja) | ||
| EP0482288B1 (en) | Electronic volume controller | |
| GB2214736A (en) | Gain control circuit | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| DE3132402C2 (ja) | ||
| US6724897B1 (en) | Amplifier with alternate output level | |
| JP2993449B2 (ja) | ステップアッテネータ | |
| US5175623A (en) | Method and apparatus for linear video mixer with digital control | |
| JPS61145918A (ja) | 電子ボリユ−ム回路 | |
| US5177380A (en) | ECL latch with single-ended and differential inputs | |
| JPH07176964A (ja) | 利得制御装置 | |
| JPS592415A (ja) | 増幅器 | |
| JPH0339931Y2 (ja) | ||
| JPH084734Y2 (ja) | 多段アッテネ−タ | |
| JP2002026678A (ja) | 抵抗ラダー式電子ボリューム | |
| US5483293A (en) | Output control circuit capable of carrying out a wide variety of fade operations |