JPH07176964A - 利得制御装置 - Google Patents
利得制御装置Info
- Publication number
- JPH07176964A JPH07176964A JP5316831A JP31683193A JPH07176964A JP H07176964 A JPH07176964 A JP H07176964A JP 5316831 A JP5316831 A JP 5316831A JP 31683193 A JP31683193 A JP 31683193A JP H07176964 A JPH07176964 A JP H07176964A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- gain
- signal
- gain control
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Picture Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 可変範囲の広い利得制御を行うことができ、
精度、温度特性に優れた利得制御装置を得る。 【構成】 帰還量により利得が設定される増幅器におい
て、複数のスイッチ手段が接続された複数の抵抗器より
構成される抵抗回路網によって帰還量が設定され、前記
スイッチ手段を切り替え制御することにより利得を制御
した。
精度、温度特性に優れた利得制御装置を得る。 【構成】 帰還量により利得が設定される増幅器におい
て、複数のスイッチ手段が接続された複数の抵抗器より
構成される抵抗回路網によって帰還量が設定され、前記
スイッチ手段を切り替え制御することにより利得を制御
した。
Description
【0001】
【産業上の利用分野】本発明は、帰還量により利得が設
定される増幅器における利得制御装置に関するものであ
る。
定される増幅器における利得制御装置に関するものであ
る。
【0002】
【従来の技術】従来この種の装置においては、様々なも
のが知られており、演算増幅器の出力を抵抗分割により
帰還し利得を設定する増幅器において、例えば利得を電
気的に制御する場合を考えると、前記した帰還量を設定
する抵抗器の一部にFETを用いるという方法が知られ
ている。これはFETのゲート、ソース間のバイアス電
圧を可変することによるドレイン、ソース間の抵抗値変
化を利用するものであるが、これによりバイアス電圧を
制御し帰還量を可変することにより、増幅器の利得を制
御するものである。
のが知られており、演算増幅器の出力を抵抗分割により
帰還し利得を設定する増幅器において、例えば利得を電
気的に制御する場合を考えると、前記した帰還量を設定
する抵抗器の一部にFETを用いるという方法が知られ
ている。これはFETのゲート、ソース間のバイアス電
圧を可変することによるドレイン、ソース間の抵抗値変
化を利用するものであるが、これによりバイアス電圧を
制御し帰還量を可変することにより、増幅器の利得を制
御するものである。
【0003】
【発明が解決しようとしている課題】しかしながら、上
記従来例においては、FETの素子間のばらつきが大き
く同一の電圧値であっても抵抗値がばらつくため、個体
差を吸収するためのバイアス調整が事前に必要となり、
又FETの温度による抵抗値変化も大きいため精度の良
い利得制御が行えないという欠点を有していた。
記従来例においては、FETの素子間のばらつきが大き
く同一の電圧値であっても抵抗値がばらつくため、個体
差を吸収するためのバイアス調整が事前に必要となり、
又FETの温度による抵抗値変化も大きいため精度の良
い利得制御が行えないという欠点を有していた。
【0004】
【課題を解決するための手段(及び作用)】帰還量によ
り利得が設定される増幅器において、複数の抵抗器によ
り構成される抵抗回路網によって帰還量が設定され、し
かもこの抵抗回路網には複数のスイッチ手段が接続され
ており、このスイッチ手段を切り替え制御し、抵抗回路
網の構成を変え、帰還量を可変することにより利得を制
御するようにしたものである。
り利得が設定される増幅器において、複数の抵抗器によ
り構成される抵抗回路網によって帰還量が設定され、し
かもこの抵抗回路網には複数のスイッチ手段が接続され
ており、このスイッチ手段を切り替え制御し、抵抗回路
網の構成を変え、帰還量を可変することにより利得を制
御するようにしたものである。
【0005】
【実施例】図1に本発明の第1実施例の構成を表すブロ
ック図を示す。図中、1は演算増幅器、2は抵抗値がR
である抵抗器、3及び4は抵抗値が2Rである抵抗器、
5及び6は抵抗値がR1及びR2である抵抗器、7はス
イッチ回路である。
ック図を示す。図中、1は演算増幅器、2は抵抗値がR
である抵抗器、3及び4は抵抗値が2Rである抵抗器、
5及び6は抵抗値がR1及びR2である抵抗器、7はス
イッチ回路である。
【0006】次に動作を説明すると、入力された映像信
号は5の抵抗器を通じて1の演算増幅器の反転入力端子
に供給されていて、又同時に7のスイッチ回路の一端に
も供給されている。一方、1の演算増幅器の出力信号は
2、3、6の抵抗器を通じて、前記した反転入力端子に
帰還されていて、又同時に7のスイッチ回路の他端にも
供給されている。したがって1の演算増幅器は反転増幅
器を構成しているが、7のスイッチ回路においてD0〜
D5の6ビットの利得制御信号により切り替え制御さ
れ、映像入力信号か映像出力信号かのどちらか一方が選
択され、2及び4の抵抗器を通じて前記した反転入力端
子に供給されているため、つまり利得制御信号に応じて
2〜6の抵抗器による抵抗回路網の構成が切り替えられ
るために帰還率が変化し、利得を可変することができ
る。
号は5の抵抗器を通じて1の演算増幅器の反転入力端子
に供給されていて、又同時に7のスイッチ回路の一端に
も供給されている。一方、1の演算増幅器の出力信号は
2、3、6の抵抗器を通じて、前記した反転入力端子に
帰還されていて、又同時に7のスイッチ回路の他端にも
供給されている。したがって1の演算増幅器は反転増幅
器を構成しているが、7のスイッチ回路においてD0〜
D5の6ビットの利得制御信号により切り替え制御さ
れ、映像入力信号か映像出力信号かのどちらか一方が選
択され、2及び4の抵抗器を通じて前記した反転入力端
子に供給されているため、つまり利得制御信号に応じて
2〜6の抵抗器による抵抗回路網の構成が切り替えられ
るために帰還率が変化し、利得を可変することができ
る。
【0007】この帰還率の変化をみるため図2に利得制
御信号を0から63まで単調増加させたときの反転入力
端子の映像出力信号電位を基準にした電位Vを示す。
(ただしR1=R2=4Rであり、VIは映像入力信号
の映像出力信号電位を基準にした電位を表している。)
これによると、利得制御信号の増加とともに反転入力端
子の電位も増加し、入力信号電位VIに近づくため、す
なわち帰還率が下がるため利得は増加していく。
御信号を0から63まで単調増加させたときの反転入力
端子の映像出力信号電位を基準にした電位Vを示す。
(ただしR1=R2=4Rであり、VIは映像入力信号
の映像出力信号電位を基準にした電位を表している。)
これによると、利得制御信号の増加とともに反転入力端
子の電位も増加し、入力信号電位VIに近づくため、す
なわち帰還率が下がるため利得は増加していく。
【0008】図2により反転増幅器の利得を算出する
と、約−12dB〜+12dBとなり、この可変範囲を
64に分割して制御できる。
と、約−12dB〜+12dBとなり、この可変範囲を
64に分割して制御できる。
【0009】図3は5及び6の抵抗器の値がR1=2.
5R、R2=10Rを満たす場合の利得制御信号に対す
る反転入力端子の電位変化である。この場合は約−8d
B〜+20dBの利得変化を行うことができる。このよ
うに、5及び6の抵抗器の値を適切に設定することによ
り、可変範囲の設定を変化させることができ、又同時に
利得制御信号のビット数を増やすことにより、より細か
く分割して利得の制御が行うことができる。
5R、R2=10Rを満たす場合の利得制御信号に対す
る反転入力端子の電位変化である。この場合は約−8d
B〜+20dBの利得変化を行うことができる。このよ
うに、5及び6の抵抗器の値を適切に設定することによ
り、可変範囲の設定を変化させることができ、又同時に
利得制御信号のビット数を増やすことにより、より細か
く分割して利得の制御が行うことができる。
【0010】〔他の実施例〕図4及び図5に本発明の第
2及び第3実施例の構成を表すブロック図を示す。
2及び第3実施例の構成を表すブロック図を示す。
【0011】これらの図においては、図1と同一機能を
有しているものは、同一番号で示している。そのほか
は、8が抵抗値が4R、9及び10が抵抗値が8Rであ
る抵抗器である。動作については、図1で説明したよう
に、利得制御信号により抵抗回路網の構成を切り替える
ことにより帰還率を変化させ、利得を制御している。
有しているものは、同一番号で示している。そのほか
は、8が抵抗値が4R、9及び10が抵抗値が8Rであ
る抵抗器である。動作については、図1で説明したよう
に、利得制御信号により抵抗回路網の構成を切り替える
ことにより帰還率を変化させ、利得を制御している。
【0012】図4については1の演算増幅器が非反転増
幅器として構成されていて、5の抵抗器の値を様々に設
定することにより、利得の制御範囲を可変することがで
きる。
幅器として構成されていて、5の抵抗器の値を様々に設
定することにより、利得の制御範囲を可変することがで
きる。
【0013】図5については、図1と同様、反転増幅器
を構成しているが8〜10の抵抗器を用いて異なる抵抗
回路網を使用している。この場合も、5の抵抗器の値を
様々に設定することにより、利得の制御範囲を可変する
ことができる。
を構成しているが8〜10の抵抗器を用いて異なる抵抗
回路網を使用している。この場合も、5の抵抗器の値を
様々に設定することにより、利得の制御範囲を可変する
ことができる。
【0014】
【発明の効果】以上説明したように、簡単な構成によ
り、可変範囲の広い利得制御を行うことができる。又利
得制御をディジタルで行い、しかも抵抗器の比精度を利
用しているため、精度も良く、温特にも優れている。
り、可変範囲の広い利得制御を行うことができる。又利
得制御をディジタルで行い、しかも抵抗器の比精度を利
用しているため、精度も良く、温特にも優れている。
【図面の簡単な説明】
【図1】第一実施例の構成を表すブロック図。
【図2】利得制御信号の変化に対する反転入力端子の電
位変化(R1=R2=4R)を示す図。
位変化(R1=R2=4R)を示す図。
【図3】利得制御信号の変化に対する反転入力端子の電
位変化(R1=2.5R、R2=10R)を示す図。
位変化(R1=2.5R、R2=10R)を示す図。
【図4】第2実施例の構成を表すブロック図。
【図5】第3実施例の構成を表すブロック図。
【符号の説明】 1 増幅器 2 抵抗値がRである抵抗器 3、4 抵抗値が2Rである抵抗器 5、6 様々な抵抗値を有する抵抗器 7 スイッチ回路 8 抵抗値が4Rである抵抗器 9、10 抵抗値が8Rである抵抗器
Claims (1)
- 【請求項1】 帰還量により利得が設定される増幅器に
おいて、複数のスイッチ手段が接続された、複数の抵抗
器より構成される抵抗回路網によって帰還量が設定さ
れ、前記スイッチ手段を切り替え制御することにより利
得を制御したことを特徴とする利得制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5316831A JPH07176964A (ja) | 1993-12-16 | 1993-12-16 | 利得制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5316831A JPH07176964A (ja) | 1993-12-16 | 1993-12-16 | 利得制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07176964A true JPH07176964A (ja) | 1995-07-14 |
Family
ID=18081409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5316831A Withdrawn JPH07176964A (ja) | 1993-12-16 | 1993-12-16 | 利得制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07176964A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100698319B1 (ko) * | 2005-02-17 | 2007-03-23 | 삼성전자주식회사 | 이득 제어 증폭기 및 이에 기초한 캐스코드 이득 제어 증폭기 |
US7209143B2 (en) | 2003-12-12 | 2007-04-24 | Samsung Electronics Co., Ltd. | Computer system |
JP2010503346A (ja) * | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | プログラマブル利得増幅器用の利得調節 |
JP2011124648A (ja) * | 2009-12-08 | 2011-06-23 | Fujifilm Corp | 可変利得増幅回路、撮像装置 |
-
1993
- 1993-12-16 JP JP5316831A patent/JPH07176964A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7209143B2 (en) | 2003-12-12 | 2007-04-24 | Samsung Electronics Co., Ltd. | Computer system |
KR100698319B1 (ko) * | 2005-02-17 | 2007-03-23 | 삼성전자주식회사 | 이득 제어 증폭기 및 이에 기초한 캐스코드 이득 제어 증폭기 |
US7417499B2 (en) | 2005-02-17 | 2008-08-26 | Samsung Electronics Co., Ltd. | Gain controlled amplifier and cascoded gain controlled amplifier based on the same |
US7639076B2 (en) | 2005-02-17 | 2009-12-29 | Samsung Electronics Co., Ltd. | Gain controlled amplifier and cascoded gain controlled amplifier based on the same |
JP2010503346A (ja) * | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | プログラマブル利得増幅器用の利得調節 |
JP2010503345A (ja) * | 2006-09-07 | 2010-01-28 | ナショナル セミコンダクタ コーポレイション | プログラマブル利得増幅器用の利得調節 |
JP2011124648A (ja) * | 2009-12-08 | 2011-06-23 | Fujifilm Corp | 可変利得増幅回路、撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545534B1 (en) | Low voltage variable gain amplifier with constant input impedance and adjustable one-pole filtering characteristic | |
GB2045561A (en) | Variable delay circuits | |
US5319345A (en) | Variable resistor | |
US5210450A (en) | Active selectable digital delay circuit | |
US5006735A (en) | Method and apparatus for compensating a solid state attenuator | |
US4859955A (en) | Apparatus for smoothing an abrupt change in signal level | |
US6018269A (en) | Programmable gain amplifier | |
JPH07176964A (ja) | 利得制御装置 | |
JPH05275999A (ja) | パワーデバイスの駆動保護回路 | |
US4715051A (en) | Electronic potentiometer | |
JPS6313572B2 (ja) | ||
US4085340A (en) | Range switching transient eliminator circuit | |
US4038611A (en) | Variable on-and off-time relaxation oscillator | |
JPH07254830A (ja) | 電子ボリューム回路 | |
JPH04160912A (ja) | 電子ボリューム | |
US3962648A (en) | Function generator | |
US4392114A (en) | Audio device having a tone control cancelling circuit | |
JPH04227314A (ja) | デジタル遅延回路 | |
JPS592415A (ja) | 増幅器 | |
JP3225729B2 (ja) | D/a変換器のゲイン調整回路 | |
JPH026449B2 (ja) | ||
JPH0846515A (ja) | デジタルアナログ変換装置 | |
JPH024507Y2 (ja) | ||
JP2944337B2 (ja) | レベル変換回路 | |
JPH0467807B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |