JPS6313572B2 - - Google Patents
Info
- Publication number
- JPS6313572B2 JPS6313572B2 JP17069679A JP17069679A JPS6313572B2 JP S6313572 B2 JPS6313572 B2 JP S6313572B2 JP 17069679 A JP17069679 A JP 17069679A JP 17069679 A JP17069679 A JP 17069679A JP S6313572 B2 JPS6313572 B2 JP S6313572B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- terminal
- output terminal
- input terminal
- terminating resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は可変利得増幅器、特に電気信号によつ
て増幅利得を変えることのできる可変利得増幅器
に関する。
て増幅利得を変えることのできる可変利得増幅器
に関する。
可変利得増幅器は、第１図に示す様に、演算増
幅器１に帰還回路２を設けることによつて形成で
きる。そしてその利得は、帰還抵抗２１の抵抗値
RF、接地抵抗２２の抵抗値RSとして、１＋RF／RSで 決まるため、利得調整のためには、RS又はRF又
は双方を変えればよい。
幅器１に帰還回路２を設けることによつて形成で
きる。そしてその利得は、帰還抵抗２１の抵抗値
RF、接地抵抗２２の抵抗値RSとして、１＋RF／RSで 決まるため、利得調整のためには、RS又はRF又
は双方を変えればよい。
利得可変の操作を電気信号でかつ、少ない入力
で広い範囲に亘つて、実現するためには、デイジ
タル―アナログ変換で用いられている2nで重み
付けられた素子を、バイナリのデイジタル信号で
コントロールしてやれば良い。例えば第２図に示
す様に、帰還抵抗を、2nの荷重抵抗２３―０，
２３―１…２３―ｎのそれぞれを、スイツチ２４
―０，２４―１，…２４―ｎで切換えることで実
現出来る。この方法は、個別部品で可変増幅器を
構成する場合には、たしかに優れた方法である
が、最小ビツトと最大ビツトとの抵抗の比は2n
あり、ビツト数が多くなれば非常に大きな抵抗が
必要となり、集積化するには整合比がとり難く、
かつチツプ面積が大きくなるので実現が困難であ
つた。
で広い範囲に亘つて、実現するためには、デイジ
タル―アナログ変換で用いられている2nで重み
付けられた素子を、バイナリのデイジタル信号で
コントロールしてやれば良い。例えば第２図に示
す様に、帰還抵抗を、2nの荷重抵抗２３―０，
２３―１…２３―ｎのそれぞれを、スイツチ２４
―０，２４―１，…２４―ｎで切換えることで実
現出来る。この方法は、個別部品で可変増幅器を
構成する場合には、たしかに優れた方法である
が、最小ビツトと最大ビツトとの抵抗の比は2n
あり、ビツト数が多くなれば非常に大きな抵抗が
必要となり、集積化するには整合比がとり難く、
かつチツプ面積が大きくなるので実現が困難であ
つた。
このため、第３図に示すような、２―１，２―
２，…２―ｎで示す抵抗値2Rの並列素子と、こ
れらのｎ個の並列素子のそれぞれに接続された、
３―１，３―２，…３―ｎで示す、バイナリのデ
イジタル信号でコントロールされるｎ個の切換用
ビツトスイツチと、ｎ―１個の抵抗値Ｒの直列素
子４と、抵抗値2Rの終端抵抗２５と２６とによ
り構成されたラダー抵抗回路２０を帰還回路とし
て用いることが提案された。抵抗は全べてＲか
2Rで済むので、集積化には非常に適している。
しかしながら、此の場合の利得の可変範囲が限ら
れている。すなわち、第３図の回路の入出力関係
は次式で与えられる。
２，…２―ｎで示す抵抗値2Rの並列素子と、こ
れらのｎ個の並列素子のそれぞれに接続された、
３―１，３―２，…３―ｎで示す、バイナリのデ
イジタル信号でコントロールされるｎ個の切換用
ビツトスイツチと、ｎ―１個の抵抗値Ｒの直列素
子４と、抵抗値2Rの終端抵抗２５と２６とによ
り構成されたラダー抵抗回路２０を帰還回路とし
て用いることが提案された。抵抗は全べてＲか
2Rで済むので、集積化には非常に適している。
しかしながら、此の場合の利得の可変範囲が限ら
れている。すなわち、第３図の回路の入出力関係
は次式で与えられる。
Vin＝｛１／３＋２／３o
〓K=1
bK／2K｝Vo
ここでbKはＫビツト目の切換用ビツトのスイツ
チの状態を示し、 出力端子１３につながれた場合：１ アース １４ 〃 ：０ 従つて、最大利得 AMAX＝３ 最小利得 AMIN＝１／１−１／３×１／2n１ となり、利得可変幅は、１〜３倍の範囲となり、
よつて利用範囲が制限され、可変範囲がもつと狭
くて良い場合には無駄なビツト数増加となる。
チの状態を示し、 出力端子１３につながれた場合：１ アース １４ 〃 ：０ 従つて、最大利得 AMAX＝３ 最小利得 AMIN＝１／１−１／３×１／2n１ となり、利得可変幅は、１〜３倍の範囲となり、
よつて利用範囲が制限され、可変範囲がもつと狭
くて良い場合には無駄なビツト数増加となる。
本発明の目的は、可変利得範囲に自由度を持ち
且つ集積化が容易な可変利得増幅器を提供するこ
とにある。
且つ集積化が容易な可変利得増幅器を提供するこ
とにある。
本発明の可変利得増幅器は、非反転入力端子を
信号入力端子と接続し出力端子を信号出力端子と
接続した演算増幅器と、それぞれ第１の入力端を
前記信号出力端子と接続し第２の入力端を接地端
子と接続してこれら入力端の信号を切換え伝達す
る第１番〜第ｎ番の切換用ビツトスイツチと一端
をこれら第１番〜第ｎ番の切換用ビツトスイツチ
の出力端とそれぞれ対応して接続した抵抗値2R
の第１番〜第ｎ番の並列素子とこれら第ｉ番〔ｉ
は１〜（ｎ〜１）の整数〕および第（ｉ＋１）番
の並列素子の他端間にそれぞれ接続された抵抗値
Ｒの第ｉ番の直列素子と前記第ｎ番の並列素子及
び第（ｎ−１）番の直列素子の接続点と前記接地
端子との間に接続された抵抗値2Rの第１の終端
抵抗とを備えたＲ―2Rラダー抵抗回路と、分割
係数ｘを０＜ｘ＜２の任意の数とし、一端を前記
信号出力端子と接続し他端を前記演算増幅器の反
転入力端子と接続した抵抗値xRの第１の分割終
端抵抗と一端を前記反転入力端子と接続し他端を
前記第１番の並列素子及び第１番の直列素子の接
続点と接続した抵抗値（２−ｘ）Ｒの第２の分割
終端抵抗とを備えた第２の終端抵抗とを有してい
る。このことによつてＲ―2Rの関係を乱さずに
利得の自由度を増加させることができる。
信号入力端子と接続し出力端子を信号出力端子と
接続した演算増幅器と、それぞれ第１の入力端を
前記信号出力端子と接続し第２の入力端を接地端
子と接続してこれら入力端の信号を切換え伝達す
る第１番〜第ｎ番の切換用ビツトスイツチと一端
をこれら第１番〜第ｎ番の切換用ビツトスイツチ
の出力端とそれぞれ対応して接続した抵抗値2R
の第１番〜第ｎ番の並列素子とこれら第ｉ番〔ｉ
は１〜（ｎ〜１）の整数〕および第（ｉ＋１）番
の並列素子の他端間にそれぞれ接続された抵抗値
Ｒの第ｉ番の直列素子と前記第ｎ番の並列素子及
び第（ｎ−１）番の直列素子の接続点と前記接地
端子との間に接続された抵抗値2Rの第１の終端
抵抗とを備えたＲ―2Rラダー抵抗回路と、分割
係数ｘを０＜ｘ＜２の任意の数とし、一端を前記
信号出力端子と接続し他端を前記演算増幅器の反
転入力端子と接続した抵抗値xRの第１の分割終
端抵抗と一端を前記反転入力端子と接続し他端を
前記第１番の並列素子及び第１番の直列素子の接
続点と接続した抵抗値（２−ｘ）Ｒの第２の分割
終端抵抗とを備えた第２の終端抵抗とを有してい
る。このことによつてＲ―2Rの関係を乱さずに
利得の自由度を増加させることができる。
以下実施例に従つて説明する。第４図に示す回
路は、従来回路である第３図に非常に類似してい
るが、演算増幅器１の反転入力端子１２の接続点
が終端抵抗２５を抵抗値xRの第１の分割終端抵
抗２５ａと抵抗値（２―ｘ）Ｒの第２の分割終端
抵抗２５ｂで分割された点となつている。Ａ点か
ら増幅器側を見た抵抗は2Rとなつているため、
Ｒ―2Rの関係は保たれており、重ね合せの理も
従来と同様に適応出来る。従つて第４図の入出力
関係は次式で与えられる。
路は、従来回路である第３図に非常に類似してい
るが、演算増幅器１の反転入力端子１２の接続点
が終端抵抗２５を抵抗値xRの第１の分割終端抵
抗２５ａと抵抗値（２―ｘ）Ｒの第２の分割終端
抵抗２５ｂで分割された点となつている。Ａ点か
ら増幅器側を見た抵抗は2Rとなつているため、
Ｒ―2Rの関係は保たれており、重ね合せの理も
従来と同様に適応出来る。従つて第４図の入出力
関係は次式で与えられる。
Vin＝｛（１−Ｘ／３）＋Ｘ／３o
〓K=1
bK／2K｝Vo
ここでＸは０＜Ｘ＜２、bKは前の説明と同じで
切換用ビツトスイツチの状態を示す。
切換用ビツトスイツチの状態を示す。
この場合の利得は
AMAX＝３／３−Ｘ
AMIN＝１／１−Ｘ／３ １／2n１
となり、利得可変範囲はＸの選び方により、自由
に設定出来る。本発明を集積化する場合は、Ｒ―
2Rラダー抵抗回路は拡散抵抗のみならずMOSト
ランジスタの三極管領域を用いることも可能であ
ることは言うまでもない。
に設定出来る。本発明を集積化する場合は、Ｒ―
2Rラダー抵抗回路は拡散抵抗のみならずMOSト
ランジスタの三極管領域を用いることも可能であ
ることは言うまでもない。
本発明の可変利得増幅器は、希望する利得範囲
に従つて、抵抗の分割係数Ｘを設定することによ
り、利得可変ステツプを決めるデイジタルのビツ
ト数を最小にすることが出来るため、部品数を少
なく、又集積化の場合には、チツプの占有面積を
少なくすることが可能となる効果が得られる。ま
た、データロガー装置、各種測定装置および集積
回路内部を含む基準電圧源の電圧設定等応用分野
は非常に広い。
に従つて、抵抗の分割係数Ｘを設定することによ
り、利得可変ステツプを決めるデイジタルのビツ
ト数を最小にすることが出来るため、部品数を少
なく、又集積化の場合には、チツプの占有面積を
少なくすることが可能となる効果が得られる。ま
た、データロガー装置、各種測定装置および集積
回路内部を含む基準電圧源の電圧設定等応用分野
は非常に広い。
第１図は従来ならびに本発明の原理を説明する
ための回路図、第２図は従来の可変利得増幅器の
一例を示す回路図、第３図は従来の他の例を示す
回路図、第４図は、本発明の一実施例を示す回路
図である。 １…演算増幅器、２…帰還回路、２―１，２―
２，２―ｎ…並列素子、３―１，３―２，…３―
ｎ…切換用ビツトスイツチ、４…直列素子、１２
…反転入力端子、１３…出力端子、１４…アー
ス、２０…ラダー抵抗回路、２５，２６…終端抵
抗、２５ａ…第１の分割終端抵抗、２５ｂ…第２
の分割終端抵抗。
ための回路図、第２図は従来の可変利得増幅器の
一例を示す回路図、第３図は従来の他の例を示す
回路図、第４図は、本発明の一実施例を示す回路
図である。 １…演算増幅器、２…帰還回路、２―１，２―
２，２―ｎ…並列素子、３―１，３―２，…３―
ｎ…切換用ビツトスイツチ、４…直列素子、１２
…反転入力端子、１３…出力端子、１４…アー
ス、２０…ラダー抵抗回路、２５，２６…終端抵
抗、２５ａ…第１の分割終端抵抗、２５ｂ…第２
の分割終端抵抗。
Claims (1)
- 【特許請求の範囲】 １ 非反転入力端子を信号入力端子と接続し出力
端子を信号出力端子と接続した演算増幅器と、そ
れぞれ第１の入力端を前記信号出力端子と接続し
第２の入力端を接地端子と接続してこれら入力端
の信号を切換え伝達する第１番〜第ｎ番の切換用
ビツトスイツチと一端をこれら第１番〜第ｎ番の
切換用ビツトスイツチの出力端とそれぞれ対応し
て接続した抵抗値2Rの第１番〜第ｎ番の並列素
子とこれら第ｉ番〔ｉは１〜（ｎ〜１）の整数〕
および第（ｉ＋１）番の並列素子の他端間にそれ
ぞれ接続された抵抗値Ｒの第ｉ番の直列素子と前
記第ｎ番の並列素子及び第（ｎ−１）番の直列素
子の接続点と前記接地端子との間に接続された抵
抗値2Rの第１の終端抵抗とを備えたＲ−2Rラダ
ー抵抗回路と、分割係数ｘを０＜ｘ＜２の任意の
数とし、一端を前記信号出力端子と接続し他端を
前記演算増幅器の反転入力端子と接続した抵抗値
xRの第１の分割終端抵抗と一端を前記反転入力
端子と接続し他端を前記第１番の並列素子及び第
１番の直列素子の接続点と接続した抵抗値（２−
ｘ）Ｒの第２の分割終端抵抗とを備えた第２の終
端抵抗とを有することを特徴とする可変利得増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17069679A JPS5693408A (en) | 1979-12-27 | 1979-12-27 | Variable gain amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17069679A JPS5693408A (en) | 1979-12-27 | 1979-12-27 | Variable gain amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5693408A JPS5693408A (en) | 1981-07-29 |
| JPS6313572B2 true JPS6313572B2 (ja) | 1988-03-26 |
Family
ID=15909695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17069679A Granted JPS5693408A (en) | 1979-12-27 | 1979-12-27 | Variable gain amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5693408A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859221U (ja) * | 1981-10-16 | 1983-04-21 | 横河電機株式会社 | 増幅器の利得切換え回路 |
| JPS58218212A (ja) * | 1982-06-11 | 1983-12-19 | Nec Corp | 可変利得増幅器 |
| JPS5922411A (ja) * | 1982-07-28 | 1984-02-04 | Shimadzu Corp | 増幅回路 |
| JPS60167415U (ja) * | 1984-04-12 | 1985-11-07 | 横河電機株式会社 | 帰還増幅回路 |
| JPS60259007A (ja) * | 1984-06-05 | 1985-12-21 | Comput Basic Mach Technol Res Assoc | 可変利得増幅器 |
| JPS62173809A (ja) * | 1986-01-28 | 1987-07-30 | Fujitsu Ltd | 増幅装置 |
| JPWO2003084059A1 (ja) * | 2002-03-28 | 2005-08-04 | ザインエレクトロニクス株式会社 | 半導体集積回路 |
| JP5210918B2 (ja) * | 2009-02-19 | 2013-06-12 | ローム株式会社 | 利得可変増幅器 |
-
1979
- 1979-12-27 JP JP17069679A patent/JPS5693408A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5693408A (en) | 1981-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408190A (en) | Resistorless digital-to-analog converter using cascaded current mirror circuits | |
| US5486791A (en) | Programmable gain amplifier | |
| US5258760A (en) | Digitally dual-programmable integrator circuit | |
| US7639076B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
| US20070075774A1 (en) | Variable gain amplifier | |
| GB2029142A (en) | Gain control circuits | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| US4020485A (en) | Non-linear digital-to-analog converter for servo circuit | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| JPS6313572B2 (ja) | ||
| US4631522A (en) | Method and circuit for compensation of a multiplying digital-to-analog converter | |
| US5475331A (en) | Current divider and integrated circuit having a plurality of current dividers | |
| US5903191A (en) | Digitally controlled variable transconductance amplifier system | |
| US6104226A (en) | Circuit configuration for digitally setting analog parameters | |
| JPS6125255B2 (ja) | ||
| JP2737907B2 (ja) | Ｄａ変換器 | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| US3453529A (en) | Attenuators having constant output resistance | |
| JPS62173809A (ja) | 増幅装置 | |
| US5084703A (en) | Precision digital-to-analog converter | |
| JPH04506289A (ja) | ディジタルアナログ変換器 | |
| GB2171270A (en) | Low noise high thermal stability attenuator of the integratable type | |
| JP3420946B2 (ja) | 利得制御装置及び利得制御方法 | |
| EP0555905A1 (en) | Current divider and integrated circuit comprising a plurality of current dividers | |
| US3648187A (en) | Notch filter network with controllable response |