JPS5922411A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS5922411A JPS5922411A JP13174182A JP13174182A JPS5922411A JP S5922411 A JPS5922411 A JP S5922411A JP 13174182 A JP13174182 A JP 13174182A JP 13174182 A JP13174182 A JP 13174182A JP S5922411 A JPS5922411 A JP S5922411A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- converter
- gain
- input signal
- dyne
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は増幅回路に関する。
従来、一般の増幅回路は第１図ａのようにダインが一定
となっておシ、特殊な増幅回路で特有の特性カーブを有
するものでもその特性カーブはある一定のものであって
任意に変えたシあるいは複雑なものとすることはできな
い。
となっておシ、特殊な増幅回路で特有の特性カーブを有
するものでもその特性カーブはある一定のものであって
任意に変えたシあるいは複雑なものとすることはできな
い。
この発明は上記に鑑み、ゲイン特性カーブをどのように
複雑なものでも任意にグロダラムできる増幅回路を提供
することを目的とする。
複雑なものでも任意にグロダラムできる増幅回路を提供
することを目的とする。
以下、この発明の一実施例について図面を参照しながら
説明する。第２図は第１の実施例を示すもので、この図
において入力信号はまずサンプルホールド回路１１にて
サンプルされ一定時間ホールドされる。一定時間ホール
ドするのは後述のダイン可変型アンプ１４のダインを設
定するのに時間を要するからである。このボールドされ
た入力信号はＡＤコンバータ１２でディジタル出力に変
換され、このディジタル出力はメモリ、１３に読出アド
レスを指定する信号として与えられる。メモリ１３はた
とえばＲＯＭなどの半導体メモリからなり、入力信号の
ディジタル値がとり得るだけのアドレスを有し、各アド
レスにはあらかじめ設定したゲイン特性カーブに応じた
データが記憶させられている。ｒイン可変型アング１４
はこのメモリ１３から読出されたデータによってそのダ
インが制御される。タイミング回路１５はタイミング信
号の入力によって動作し、サンプルホールド回路１１、
ＡＤコンバータ１２、メモリ１３及びダイン可変型アン
プ１４の各々の動作タイミングを決める。
説明する。第２図は第１の実施例を示すもので、この図
において入力信号はまずサンプルホールド回路１１にて
サンプルされ一定時間ホールドされる。一定時間ホール
ドするのは後述のダイン可変型アンプ１４のダインを設
定するのに時間を要するからである。このボールドされ
た入力信号はＡＤコンバータ１２でディジタル出力に変
換され、このディジタル出力はメモリ、１３に読出アド
レスを指定する信号として与えられる。メモリ１３はた
とえばＲＯＭなどの半導体メモリからなり、入力信号の
ディジタル値がとり得るだけのアドレスを有し、各アド
レスにはあらかじめ設定したゲイン特性カーブに応じた
データが記憶させられている。ｒイン可変型アング１４
はこのメモリ１３から読出されたデータによってそのダ
インが制御される。タイミング回路１５はタイミング信
号の入力によって動作し、サンプルホールド回路１１、
ＡＤコンバータ１２、メモリ１３及びダイン可変型アン
プ１４の各々の動作タイミングを決める。
この第２図の増幅回路では、入力信号はディジタル値に
変換されてその入力信号の大きさのときにとるべきであ
る定められ九ダインに関するデータがメモリ１３から読
出されてこのダインで増幅されることになる。したがっ
てメモリ１３の記憶内容しだいで如伺ようなダイン特性
カーブでも実現することができ、第１図す、ｃのように
任意に設定できる。
変換されてその入力信号の大きさのときにとるべきであ
る定められ九ダインに関するデータがメモリ１３から読
出されてこのダインで増幅されることになる。したがっ
てメモリ１３の記憶内容しだいで如伺ようなダイン特性
カーブでも実現することができ、第１図す、ｃのように
任意に設定できる。
第３図はよシ具体的な第２の実施例を示す。
この図ではタイミング回路は省略している。この図にお
いてサンプルホールド回路２１で一時的にホールドされ
た入力信号は４ピツトのＡＤコンバータ２２によりディ
ジタル出力に変換されてＲＯＭ２３の読出アドレスを指
定する。各アドレスに記憶させられていた３ビツトの信
号Ａ、Ｂ、Ｃは上記のように読出アドレスが指定される
ことによって読出されてゲイン可変型アン７６２４に送
られてアナログスイッチ８ａ 、 Ｓｂ 。
いてサンプルホールド回路２１で一時的にホールドされ
た入力信号は４ピツトのＡＤコンバータ２２によりディ
ジタル出力に変換されてＲＯＭ２３の読出アドレスを指
定する。各アドレスに記憶させられていた３ビツトの信
号Ａ、Ｂ、Ｃは上記のように読出アドレスが指定される
ことによって読出されてゲイン可変型アン７６２４に送
られてアナログスイッチ８ａ 、 Ｓｂ 。
８ｃを制御する。ダイン可変型アンゾ２４はＯＰアンプ
２５と入力抵抗Ｒａ 、 Ｒｂとフィートノぐツク抵抗
＆ 、 Ｒｄ 、 Ｒｅとからなり、アナログスイッチ
Ｓａ 、 Ｓｂ 、 ８ｃがオンまたはオフになること
によシ入力抵抗の合成値とフィードバック抵抗の合成値
が変わってダインが変わる。
２５と入力抵抗Ｒａ 、 Ｒｂとフィートノぐツク抵抗
＆ 、 Ｒｄ 、 Ｒｅとからなり、アナログスイッチ
Ｓａ 、 Ｓｂ 、 ８ｃがオンまたはオフになること
によシ入力抵抗の合成値とフィードバック抵抗の合成値
が変わってダインが変わる。
ここで入力信号のディジタル値で指定されるＲＯＭ２３
の各アドレスの記憶内容Ａ、Ｂ、Ｃを次表のように定め
ると、読出されたイ言号が「１」でアナログスイッチＳ
ａ 、 ８ｂ 、 ８ｃがオンにｒＯＪでオフになるた
め、それぞれのダイン０１〜（３５は次式で示される通
シとなシ、ダイン特性カーブは第４図のようになる。
の各アドレスの記憶内容Ａ、Ｂ、Ｃを次表のように定め
ると、読出されたイ言号が「１」でアナログスイッチＳ
ａ 、 ８ｂ 、 ８ｃがオンにｒＯＪでオフになるた
め、それぞれのダイン０１〜（３５は次式で示される通
シとなシ、ダイン特性カーブは第４図のようになる。
Ｇ１＝−
Ｒ，ｂ
ＪＲｅ
Ｒｄ＋Ｒｅ
Ｇ２＝□
Ｒ，ｂ
ｃＲｅ
なお、上記の実施例で、単にアナログスイッチによシ抵
抗を接続した）排除したシするだけでなく、コンデンサ
やダイオード等をも用いることによジグイン特性カーブ
を理想ダイオードのものとしたシ、時間的な要素を加え
て積分回路の入出力特性を得７’（シ、あるいは他の信
号との加算回路や上記各回路の複合回路等１．増幅回路
であシながら実質的にこれらの機能を果す回路としても
実現可能である。これは、要するに入出力特性の設定の
自由度がきわめて大きいから可能となることである。
抗を接続した）排除したシするだけでなく、コンデンサ
やダイオード等をも用いることによジグイン特性カーブ
を理想ダイオードのものとしたシ、時間的な要素を加え
て積分回路の入出力特性を得７’（シ、あるいは他の信
号との加算回路や上記各回路の複合回路等１．増幅回路
であシながら実質的にこれらの機能を果す回路としても
実現可能である。これは、要するに入出力特性の設定の
自由度がきわめて大きいから可能となることである。
また、このような大きな自由度が不要な場合は、特にメ
モリというべきものを持たずＡＤコンバータ２２の出力
で直接アナログスイッチＳａ 。
モリというべきものを持たずＡＤコンバータ２２の出力
で直接アナログスイッチＳａ 。
８ｂ 、 Ｓｃを制御（この場合は結線関係によシ制御
特性を記憶させている訳である）したシ、あるいはこの
ような場合１ビツトのＡＤコンバータすなわちコンツク
レータによって１個のアナログスイッチを直接制御する
構成も可能である。
特性を記憶させている訳である）したシ、あるいはこの
ような場合１ビツトのＡＤコンバータすなわちコンツク
レータによって１個のアナログスイッチを直接制御する
構成も可能である。
以上実施例について述べたように、この発明によれば、
メモリの記憶内容を変えることによシ如何よう−なゲイ
ン特性カーブでも任意にプログラムできる増幅回路を実
現できる。
メモリの記憶内容を変えることによシ如何よう−なゲイ
ン特性カーブでも任意にプログラムできる増幅回路を実
現できる。
第１図及び第４図は入力信号に対するｒイン特性を示す
グラフ、第２図は第１の実施例のブロック図、第３図は
第２の実施例のブロック図である。 １１ 、２１・・・サンプルホールド回路１２ 、２２
・・・ＡＤコンバータ １３・・・メモリ １４ 、２４・・・ダイン可変型アンプ１５・・・タイ
ミング回路 ２３・・・ＲＯＭ２５・・・ＯＰアング
グラフ、第２図は第１の実施例のブロック図、第３図は
第２の実施例のブロック図である。 １１ 、２１・・・サンプルホールド回路１２ 、２２
・・・ＡＤコンバータ １３・・・メモリ １４ 、２４・・・ダイン可変型アンプ１５・・・タイ
ミング回路 ２３・・・ＲＯＭ２５・・・ＯＰアング
Claims (1)
- （１）入力信号を一時的にホールドするホールド回路と
、ホールドされた入力信号をディジタル出力に変換する
ＡＤコンバータと、あらがじめ設定したダイン特性に関
するデータを入力信号のｒイジタル値で指定されるアド
レス毎に記憶しておシ、前記ＡＤコンバータのディジタ
ル出力で読出アドレスが指定されるメモリと、このメモ
リから読出されたデータによってゲインが制御されこの
ダインで前記ホールドされた入力信号を増幅するダイン
可変型アンプとからなる増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13174182A JPS5922411A (ja) | 1982-07-28 | 1982-07-28 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13174182A JPS5922411A (ja) | 1982-07-28 | 1982-07-28 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5922411A true JPS5922411A (ja) | 1984-02-04 |
Family
ID=15065102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13174182A Pending JPS5922411A (ja) | 1982-07-28 | 1982-07-28 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922411A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235715A (ja) * | 1985-08-08 | 1987-02-16 | Nec Corp | 参照電圧変動検出回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5693408A (en) * | 1979-12-27 | 1981-07-29 | Nec Corp | Variable gain amplifier |
| JPS5750112A (en) * | 1980-09-09 | 1982-03-24 | Toshiba Corp | Amplitude controller |
-
1982
- 1982-07-28 JP JP13174182A patent/JPS5922411A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5693408A (en) * | 1979-12-27 | 1981-07-29 | Nec Corp | Variable gain amplifier |
| JPS5750112A (en) * | 1980-09-09 | 1982-03-24 | Toshiba Corp | Amplitude controller |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235715A (ja) * | 1985-08-08 | 1987-02-16 | Nec Corp | 参照電圧変動検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2667388B2 (ja) | 自動電力制御装置 | |
| US3924199A (en) | N-pole filter circuit having cascaded filter sections | |
| JPS5922411A (ja) | 増幅回路 | |
| JPH031709A (ja) | 可変抵抗回路および可変利得増幅器 | |
| JP2002213991A (ja) | センサ情報収集システム | |
| JP2921029B2 (ja) | 位相変調回路 | |
| JPH04160912A (ja) | 電子ボリューム | |
| JPS6367203B2 (ja) | ||
| JPH02159124A (ja) | 平方根ディジタル―アナログ変換器 | |
| JPH0540571Y2 (ja) | ||
| JPH084213B2 (ja) | 非線形二端子回路 | |
| JPH084731Y2 (ja) | 周波数特性選択回路 | |
| JPS6218830A (ja) | Ｄ／ａコンバ−タ回路 | |
| JPS62152087A (ja) | 乗算回路 | |
| JPH05347562A (ja) | ゲイン可変ｄ／ａ変換装置 | |
| JPS6278911A (ja) | 入出力装置 | |
| JPH07273653A (ja) | Ｄ／ａ変換器のゲイン調整回路 | |
| JPS59114619U (ja) | ゲイン可変機能付増幅回路 | |
| JPS6161286B2 (ja) | ||
| JPH0764728A (ja) | アナログ−ディジタル変換装置 | |
| JPH06303138A (ja) | Ａ／ｄ変換装置 | |
| JPS58210706A (ja) | 可変利得増幅器 | |
| JPS58175592U (ja) | 電子楽器の圧縮伸張装置 | |
| JPH01292677A (ja) | エンベロープ電圧可変回路 | |
| JPH01303932A (ja) | ディジタル信号処理装置 |