JP2737907B2 - Ｄａ変換器 - Google Patents
Ｄａ変換器Info
- Publication number
- JP2737907B2 JP2737907B2 JP63035557A JP3555788A JP2737907B2 JP 2737907 B2 JP2737907 B2 JP 2737907B2 JP 63035557 A JP63035557 A JP 63035557A JP 3555788 A JP3555788 A JP 3555788A JP 2737907 B2 JP2737907 B2 JP 2737907B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- emitter
- current
- voltage
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする課題 Ｅ 課題を解決するための手段（第１図）、（第４
図）、（第５図）、（第８図） Ｆ 作用 Ｇ 実施例 G1 第１の請求項の実施例（第１図〜第３図） G2 第２の請求項の実施例（第４図） G3 第３の請求項の実施例（第５図〜第７図） G4 第４の請求項の実施例（第８図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、バイポーラIC回路に適用されるDA変換器及
び電圧発生回路に関する。
図）、（第５図）、（第８図） Ｆ 作用 Ｇ 実施例 G1 第１の請求項の実施例（第１図〜第３図） G2 第２の請求項の実施例（第４図） G3 第３の請求項の実施例（第５図〜第７図） G4 第４の請求項の実施例（第８図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、バイポーラIC回路に適用されるDA変換器及
び電圧発生回路に関する。
Ｂ 発明の概要 本発明はDA変換器及び電圧発生回路に関し、電流源ト
ランジスタを区分し、この区分ごとに印加されるベース
電圧またはエミツタ側の電源電圧を異ならせることによ
り、電流源トランジスタのエミツタ面積等の最大比率を
縮少すると共に、この縮少率に対応するエミツタ面積比
のトランジスタを用いることにより、簡単な構成で区分
ごとのベース電圧またはエミツタ側の電源電圧を発生で
きるようにするものである。
ランジスタを区分し、この区分ごとに印加されるベース
電圧またはエミツタ側の電源電圧を異ならせることによ
り、電流源トランジスタのエミツタ面積等の最大比率を
縮少すると共に、この縮少率に対応するエミツタ面積比
のトランジスタを用いることにより、簡単な構成で区分
ごとのベース電圧またはエミツタ側の電源電圧を発生で
きるようにするものである。
Ｃ 従来の技術 例えば電流出力型のDA変換器は第９図に示すように構
成される。図において電流がI0,2I0,4I0……2N-1I0のよ
うに２進数で重み付けされた定電流源（901）、（9
02）、（903）……（90N）の一端が接地され、他端がそ
れぞれスイツチ（911）、（912）、（913）……（91N）
を介して互いに接続されてこの接続点から出力端子（10
0）が導出される。
成される。図において電流がI0,2I0,4I0……2N-1I0のよ
うに２進数で重み付けされた定電流源（901）、（9
02）、（903）……（90N）の一端が接地され、他端がそ
れぞれスイツチ（911）、（912）、（913）……（91N）
を介して互いに接続されてこの接続点から出力端子（10
0）が導出される。
従つてこの装置において、デイジタル信号に応じてス
イツチ（911）〜（91N）がオンされることにより、それ
ぞれ接続された定電流源（901）〜（90N）からの重み付
けされた電流が加算され、デイジタル信号をアナログ変
換した電流が出力端子（100）に形成される。
イツチ（911）〜（91N）がオンされることにより、それ
ぞれ接続された定電流源（901）〜（90N）からの重み付
けされた電流が加算され、デイジタル信号をアナログ変
換した電流が出力端子（100）に形成される。
このようなDA変換器において、定電流源（901）〜（9
0N）は例えば第10図に示すようにして構成することがで
きる。すなわち図において、トランジスタ（921）、（9
22）、（923）……（92N）はベースが共通に電圧VRの電
圧源（93）に接続されると共に、このトランジスタ（92
1）〜（92N）のエミツタ面積（Ｓ）が重み付けに比例し
て、例えばトランジスタ（921）を基準として２倍、４
倍……2N-1倍となるように形成され、またそれぞれエミ
ツタが、抵抗値（ｒ）が重み付けに反比例して、例えば
トランジスタ（92N）を基準として2N-1倍、2N-2、2N-3
倍……されたエミツタ抵抗（941）、（942）、（943）
……（94N）をお通じて電圧源（93）の他端に接続され
る。
0N）は例えば第10図に示すようにして構成することがで
きる。すなわち図において、トランジスタ（921）、（9
22）、（923）……（92N）はベースが共通に電圧VRの電
圧源（93）に接続されると共に、このトランジスタ（92
1）〜（92N）のエミツタ面積（Ｓ）が重み付けに比例し
て、例えばトランジスタ（921）を基準として２倍、４
倍……2N-1倍となるように形成され、またそれぞれエミ
ツタが、抵抗値（ｒ）が重み付けに反比例して、例えば
トランジスタ（92N）を基準として2N-1倍、2N-2、2N-3
倍……されたエミツタ抵抗（941）、（942）、（943）
……（94N）をお通じて電圧源（93）の他端に接続され
る。
さらにスイツチ（911）〜（91N）はそれぞれ差動接続
されたトランジスタで形成され、このエミツタの接続点
がそれぞれトランジスタ（921）〜（92N）のコレクタに
接続されると共に、一方のトランジスタのコレクタが互
に接続されて、この接続点から出力端子（100）が導出
され、他方のトランジスタのコレクタが互に接続され
て、この接続点がVccの電圧源（95）に接続される。
されたトランジスタで形成され、このエミツタの接続点
がそれぞれトランジスタ（921）〜（92N）のコレクタに
接続されると共に、一方のトランジスタのコレクタが互
に接続されて、この接続点から出力端子（100）が導出
され、他方のトランジスタのコレクタが互に接続され
て、この接続点がVccの電圧源（95）に接続される。
従つてこの装置において、トランジスタ（921）〜（9
2N）にはそれぞれI0〜2N-1I0の重み付けされた電流が流
され、デイジタル信号に応じてスイツチ（911）〜（9
1N）の一方のトランジスタがオンされることによつて、
デイジタル信号をアナログ変換した電流が出力端子（10
0）に形成される。
2N）にはそれぞれI0〜2N-1I0の重み付けされた電流が流
され、デイジタル信号に応じてスイツチ（911）〜（9
1N）の一方のトランジスタがオンされることによつて、
デイジタル信号をアナログ変換した電流が出力端子（10
0）に形成される。
Ｄ 発明が解決しようとする課題 ところが上述の装置において、Ｎビツトの場合にトラ
ンジスタ（921）〜（92N）のエミツタ面積（Ｓ）の最大
比率は2N-1倍になり、例えばＮ＝８とすると128倍にな
る。
ンジスタ（921）〜（92N）のエミツタ面積（Ｓ）の最大
比率は2N-1倍になり、例えばＮ＝８とすると128倍にな
る。
このためIC回路上のパターン面積が極めて増大すると
いう問題があつた。
いう問題があつた。
また上述の装置においてエミツタ抵抗の抵抗値（ｒ）
の最大比率も2N-1倍になる。一方このような抵抗比を精
度よく実現するためには、通常は単位抵抗を直列または
並列に接続する方法が用いられており、従つてこのよう
な方法で上述の抵抗比を実現しようとすると、膨大な抵
抗が必要となり、これによつてもパターン面積が極めて
増大する。
の最大比率も2N-1倍になる。一方このような抵抗比を精
度よく実現するためには、通常は単位抵抗を直列または
並列に接続する方法が用いられており、従つてこのよう
な方法で上述の抵抗比を実現しようとすると、膨大な抵
抗が必要となり、これによつてもパターン面積が極めて
増大する。
ところでこのようなエミツタ抵抗の比率を縮少する方
法としては、いわゆるＲ−2Rと呼ばれる方法が提案され
ている（特開昭57−203,324号公報）。
法としては、いわゆるＲ−2Rと呼ばれる方法が提案され
ている（特開昭57−203,324号公報）。
すなわち第11図において、電圧源（43）の一端がトラ
ンジスタ（921）〜（92N）のベースに接続されると共
に、他端が単位抵抗値ｒの抵抗器（961）、（962）、
（963）……（96N-1）の直列回路に接続され、この抵抗
器（961）〜（96N-1）の両端及び各接続点がそれぞれ単
位抵抗値の２倍の抵抗器（971）、（972）、（973）…
…（97N）を通じてトランジスタ（921）〜（92N）のエ
ミツタに接続される。これによつても上述の回路と同様
に重み付けされた電流が形成される。
ンジスタ（921）〜（92N）のベースに接続されると共
に、他端が単位抵抗値ｒの抵抗器（961）、（962）、
（963）……（96N-1）の直列回路に接続され、この抵抗
器（961）〜（96N-1）の両端及び各接続点がそれぞれ単
位抵抗値の２倍の抵抗器（971）、（972）、（973）…
…（97N）を通じてトランジスタ（921）〜（92N）のエ
ミツタに接続される。これによつても上述の回路と同様
に重み付けされた電流が形成される。
しかしながらこのようなＲ−2R型の装置では、下位ビ
ツトになるに従つて抵抗に発生する電圧が小さくなり、
トランジスタ（921）〜（92N）のベースエミツタ間電圧
の変動の影響によつて精度が悪化するおそれがある。
ツトになるに従つて抵抗に発生する電圧が小さくなり、
トランジスタ（921）〜（92N）のベースエミツタ間電圧
の変動の影響によつて精度が悪化するおそれがある。
また例えば第12図に示すように出力端子（100）に負
荷抵抗（98）を設けて出力を電圧で取出す場合には、出
力端子（100）の動作電圧下限をできるだけ下げる必要
があり、その場合に第13図に示すように差動構成のスイ
ツチに代えて電流源そのものの動作をトランジスタ（99
1）、（992）、（993）……（99N）にて止めてしまうこ
とが考えられる。その場合に各トランジスタ（921）〜
（92N）のエミツタ電位がスイツチングによつて変動
し、従つてこの方法は上述のＲ−2R型の装置では実現す
ることができないものであつた。
荷抵抗（98）を設けて出力を電圧で取出す場合には、出
力端子（100）の動作電圧下限をできるだけ下げる必要
があり、その場合に第13図に示すように差動構成のスイ
ツチに代えて電流源そのものの動作をトランジスタ（99
1）、（992）、（993）……（99N）にて止めてしまうこ
とが考えられる。その場合に各トランジスタ（921）〜
（92N）のエミツタ電位がスイツチングによつて変動
し、従つてこの方法は上述のＲ−2R型の装置では実現す
ることができないものであつた。
さらにこのＲ−2R型の装置においても、トランジスタ
（921）〜（92N）のエミツタ面積の最大比率は縮少する
ことができなかつた。
（921）〜（92N）のエミツタ面積の最大比率は縮少する
ことができなかつた。
この出願はこのような点に鑑みてなされたものであ
る。
る。
Ｅ 課題を解決するための手段 本発明において、第１の手段は、複数の電流源トラン
ジスタ（１）のエミッタ面積とエミッタ抵抗（４）を所
定の比率で重み付けして所望比の電流を形成し、上記電
流源トランジスタに並列にスイッチングトランジスタ
（５）を設けてこれらのスイッチングトランジスタをデ
ジタル信号に応じて制御することにより上記電流源トラ
ンジスタの電流を任意に加算してDA変換された出力電流
を得る（出力端子（100））と共に、上記複数の電流源
トランジスタを任意に区分してこれらの区分ごとの上記
エミッタ面積を所定の比率で縮小し、上記エミッタ面積
の縮小率に対応するエミッタ面積比を有する複数のトラ
ンジスタ（11）（12）を設け、これらのトランジスタに
共通のベース電圧（電圧源（13））を印加し、これらの
トランジスタの一つに所定のエミッタ抵抗（14）を設
け、これらのトランジスタのコレクタ電流が一致するよ
うに制御（カレントミラー（15）（16））を行い、これ
らのトランジスタのエミッタに得られる電圧を上記区分
ごと電流源トランジスタのベースに印加（出力端子（2
0）（30）＝電圧源（２）（３））することを特徴とす
るDA変換器である。
ジスタ（１）のエミッタ面積とエミッタ抵抗（４）を所
定の比率で重み付けして所望比の電流を形成し、上記電
流源トランジスタに並列にスイッチングトランジスタ
（５）を設けてこれらのスイッチングトランジスタをデ
ジタル信号に応じて制御することにより上記電流源トラ
ンジスタの電流を任意に加算してDA変換された出力電流
を得る（出力端子（100））と共に、上記複数の電流源
トランジスタを任意に区分してこれらの区分ごとの上記
エミッタ面積を所定の比率で縮小し、上記エミッタ面積
の縮小率に対応するエミッタ面積比を有する複数のトラ
ンジスタ（11）（12）を設け、これらのトランジスタに
共通のベース電圧（電圧源（13））を印加し、これらの
トランジスタの一つに所定のエミッタ抵抗（14）を設
け、これらのトランジスタのコレクタ電流が一致するよ
うに制御（カレントミラー（15）（16））を行い、これ
らのトランジスタのエミッタに得られる電圧を上記区分
ごと電流源トランジスタのベースに印加（出力端子（2
0）（30）＝電圧源（２）（３））することを特徴とす
るDA変換器である。
第２の手段は、複数の電流源トランジスタ（１′）の
エミッタ面積とエミッタ抵抗（４′）を所定の比率で重
み付けして所望比の電流を形成し、上記電流源トランジ
スタに並列にスイッチングトランジスタ（５′）を設け
てこれらのスイッチングトランジスタをデジタル信号に
応じて制御することにより上記電流源トランジスタの電
流を任意に加算してDA変換された出力電流を得る（出力
端子（100））と共に、上記複数の電流源トランジスタ
を任意に区分してこれらの区分ごとの上記エミッタ面積
とエミッタ抵抗を所定の比率で縮小し、上記エミッタ面
積とエミッタ抵抗の縮小率に対応するエミッタ面積比を
有する複数のトランジスタ（11′）（12′）を設け、こ
れらのトランジスタを差動接続（定電流源（17））し、
これらのトランジスタの一つに所定のベース電圧を印加
し、これらのトランジスタのコレクタ電流が一致するよ
うに制御（カレントミラー（17））を行い、これらのト
ランジスタのエミッタに得られる電圧を上記区分ごと電
流源トランジスタのエミッタ側に印加（トランジスタ
（19）＝電圧源（３′））することを特徴とするDA変換
器である。
エミッタ面積とエミッタ抵抗（４′）を所定の比率で重
み付けして所望比の電流を形成し、上記電流源トランジ
スタに並列にスイッチングトランジスタ（５′）を設け
てこれらのスイッチングトランジスタをデジタル信号に
応じて制御することにより上記電流源トランジスタの電
流を任意に加算してDA変換された出力電流を得る（出力
端子（100））と共に、上記複数の電流源トランジスタ
を任意に区分してこれらの区分ごとの上記エミッタ面積
とエミッタ抵抗を所定の比率で縮小し、上記エミッタ面
積とエミッタ抵抗の縮小率に対応するエミッタ面積比を
有する複数のトランジスタ（11′）（12′）を設け、こ
れらのトランジスタを差動接続（定電流源（17））し、
これらのトランジスタの一つに所定のベース電圧を印加
し、これらのトランジスタのコレクタ電流が一致するよ
うに制御（カレントミラー（17））を行い、これらのト
ランジスタのエミッタに得られる電圧を上記区分ごと電
流源トランジスタのエミッタ側に印加（トランジスタ
（19）＝電圧源（３′））することを特徴とするDA変換
器である。
Ｆ 作用 これによれば、第１、第３の請求項においてベース電
圧またはエミツタ側の電源電圧を違えることによつて、
トランジスタを流れる電流の大きさを任意に変更するこ
とができ、これを利用してトランジスタのエミツタ面積
等の最大比率を縮少することができる。
圧またはエミツタ側の電源電圧を違えることによつて、
トランジスタを流れる電流の大きさを任意に変更するこ
とができ、これを利用してトランジスタのエミツタ面積
等の最大比率を縮少することができる。
また第２、第４の請求項において縮少率に対応するト
ランジスタを用いることにより、違えられたベース電圧
またはエミツタ側の電源電圧を容易かつ安定に発生する
ことができる。
ランジスタを用いることにより、違えられたベース電圧
またはエミツタ側の電源電圧を容易かつ安定に発生する
ことができる。
Ｇ 実施例 G1.第１の請求項の実施例 第１図〜第３図はエミツタ面積の最大比率を縮少する
場合である。
場合である。
すなわち第１図は８ビツトのDA変換器の例を示し、こ
の図において定電流源を構成するトランジスタ（1a），
（1b），（1c）……（1h）が、上位ビツト側及び下位ビ
ツト側の４個ずつに区分され、上位ビツト側のトランジ
スタ（1e）〜（1h）のベースが共通に所定の電圧VRの電
圧源（２）に接続されると共に、下位ビツト側のトラン
ジスタ（1a）〜（1d）のベースが共通に後述する電圧VX
の電圧源（３）に接続される。
の図において定電流源を構成するトランジスタ（1a），
（1b），（1c）……（1h）が、上位ビツト側及び下位ビ
ツト側の４個ずつに区分され、上位ビツト側のトランジ
スタ（1e）〜（1h）のベースが共通に所定の電圧VRの電
圧源（２）に接続されると共に、下位ビツト側のトラン
ジスタ（1a）〜（1d）のベースが共通に後述する電圧VX
の電圧源（３）に接続される。
さらにトランジスタ（1a）〜（1h）のエミツタがそれ
ぞれエミツタ抵抗（4a），（4b），（4c）……（4h）を
通じて電圧源（２）（３）の他端に接続されると共に、
トランジスタ（1a）〜（1h）のコレクタが互いに接続さ
れて、この接続点から出力端子（100）が導出され、ま
たトランジスタ（1a）〜（1h）のエミツタにそれぞれス
イツチング用のトランジスタ（5a），（5b），（5c）…
…（5h）を通じてVccの電圧源（６）が接続される。
ぞれエミツタ抵抗（4a），（4b），（4c）……（4h）を
通じて電圧源（２）（３）の他端に接続されると共に、
トランジスタ（1a）〜（1h）のコレクタが互いに接続さ
れて、この接続点から出力端子（100）が導出され、ま
たトランジスタ（1a）〜（1h）のエミツタにそれぞれス
イツチング用のトランジスタ（5a），（5b），（5c）…
…（5h）を通じてVccの電圧源（６）が接続される。
この回路において、さらに第２図は説明のための図で
あつて、この図では５ビツトの場合の定電流源の構成の
みが示されている。すなわち図において電流源用のトラ
ンジスタQ1〜Q5のエミツタがそれぞれ重み付けに反比例
する抵抗値（ｒ）の抵抗R1〜R5を通じて電圧VR、VXの電
圧源（２）（３）の他端に接続される。
あつて、この図では５ビツトの場合の定電流源の構成の
みが示されている。すなわち図において電流源用のトラ
ンジスタQ1〜Q5のエミツタがそれぞれ重み付けに反比例
する抵抗値（ｒ）の抵抗R1〜R5を通じて電圧VR、VXの電
圧源（２）（３）の他端に接続される。
そしてこの回路において、トランジスタQ1,Q2のエミ
ツタ面積（Ｓ）を等しくした場合には、要求されるコレ
クタ電流Ic1,Ic2の電流比が1:2であることから、トラン
ジスタQ1,Q2のベースエミツタ間電圧VBEが変化されるこ
とになり、電流が変動してしまう。これに対して従来V
BEの変化分をエミツタ抵抗R1,R2の抵抗値16r、8rの修正
で補正することは、精度を充分に得ることができず、ま
たVBEの温度特性も悪化させることになる。
ツタ面積（Ｓ）を等しくした場合には、要求されるコレ
クタ電流Ic1,Ic2の電流比が1:2であることから、トラン
ジスタQ1,Q2のベースエミツタ間電圧VBEが変化されるこ
とになり、電流が変動してしまう。これに対して従来V
BEの変化分をエミツタ抵抗R1,R2の抵抗値16r、8rの修正
で補正することは、精度を充分に得ることができず、ま
たVBEの温度特性も悪化させることになる。
そこで上述の例では、VBEの差ΔＶをベースバイアス
にて補償するものである。
にて補償するものである。
すなわちトランジスタQ1,Q2において電流比を1;2とし
た場合のVBEの差ΔＶは、 となる。そこでトランジスタQ2のベース電位をVR、トラ
ンジスタQ1のベース電位をVXとした場合に、 VX＝VR−VTln2 とすることによつて、ΔＶを補正してエミツタ抵抗R1,R
2に発生される電圧を等しくすることができる。
た場合のVBEの差ΔＶは、 となる。そこでトランジスタQ2のベース電位をVR、トラ
ンジスタQ1のベース電位をVXとした場合に、 VX＝VR−VTln2 とすることによつて、ΔＶを補正してエミツタ抵抗R1,R
2に発生される電圧を等しくすることができる。
さらに一般的には、第３図に示すように、電流比を1:
2、抵抗比を2:1として、エミツタ面積比をM:1とした場
合には、 となる。
2、抵抗比を2:1として、エミツタ面積比をM:1とした場
合には、 となる。
そこで上述の実施例において、例えばエミツタ抵抗
（4a）〜（4h）の抵抗値を重み付けに反比例して128r〜
ｒとすると共に電圧源（２）（３）の電圧VR、VXを、 VX＝VR−VTln（２×８） ＝VR−VTln16 とすることによつて、トランジスタ（1a）〜（1h）のエ
ミツタ面積をそれぞれ（1a）＝（1e）:s,（1b）＝（1
f）:2s,（1c）＝（1g）:4s,（1d）＝（1h）:8sとするこ
とができ、従来は28-1＝128倍の最大比率が必要であつ
たものを８倍に縮少することができる。
（4a）〜（4h）の抵抗値を重み付けに反比例して128r〜
ｒとすると共に電圧源（２）（３）の電圧VR、VXを、 VX＝VR−VTln（２×８） ＝VR−VTln16 とすることによつて、トランジスタ（1a）〜（1h）のエ
ミツタ面積をそれぞれ（1a）＝（1e）:s,（1b）＝（1
f）:2s,（1c）＝（1g）:4s,（1d）＝（1h）:8sとするこ
とができ、従来は28-1＝128倍の最大比率が必要であつ
たものを８倍に縮少することができる。
なおΔＶの値はトランジスタ（5a）〜（5h）のスイツ
チング電圧と比較して十分小さいので、ベース電圧の変
化がスイツチングに影響するおそれはない。
チング電圧と比較して十分小さいので、ベース電圧の変
化がスイツチングに影響するおそれはない。
こうして第１の請求項においてベース電圧を違えるこ
とによつて、トランジスタを流れる電流の大きさを任意
に変更することができ、これを利用してトランジスタの
エミツタ面積の最大比率を縮少することができる。
とによつて、トランジスタを流れる電流の大きさを任意
に変更することができ、これを利用してトランジスタの
エミツタ面積の最大比率を縮少することができる。
G2 第２の請求項の実施例 第４図は上述した電圧VR、VXを発生するための回路で
ある。
ある。
すなわち図において、エミツタ面積が2M:1の比率を有
するトランジスタ（11）（12）が設けられ、このトラン
ジスタ（11）（12）のベースが共通に所定の電圧VBの電
圧源（13）に接続されると共に、トランジスタ（11）の
エミツタが抵抗（14）を通じて電圧源（13）の他端に接
続される。さらにトランジスタ（11）のコレクタがカレ
ントミラー（15）の１次側の素子を通じてVccの電圧源
（６）の一端に接続され、このカレントミラー（15）の
２次側の素子がカレントミラー（16）の１次側の素子に
接続され、このカレントミラーの２次側の素子がトラン
ジスタ（12）のエミツタと電圧源（13）（６）の他端と
の間に設けられる。またトランジスタ（12）のコレクタ
は電圧源（６）の一端に接続される。そしてトランジス
タ（11）（12）のエミツタから出力端子（20）（30）が
導出される。
するトランジスタ（11）（12）が設けられ、このトラン
ジスタ（11）（12）のベースが共通に所定の電圧VBの電
圧源（13）に接続されると共に、トランジスタ（11）の
エミツタが抵抗（14）を通じて電圧源（13）の他端に接
続される。さらにトランジスタ（11）のコレクタがカレ
ントミラー（15）の１次側の素子を通じてVccの電圧源
（６）の一端に接続され、このカレントミラー（15）の
２次側の素子がカレントミラー（16）の１次側の素子に
接続され、このカレントミラーの２次側の素子がトラン
ジスタ（12）のエミツタと電圧源（13）（６）の他端と
の間に設けられる。またトランジスタ（12）のコレクタ
は電圧源（６）の一端に接続される。そしてトランジス
タ（11）（12）のエミツタから出力端子（20）（30）が
導出される。
従つてこの回路において、トランジスタ（11）（12）
のエミツタ電位をVR、VXとすると、 となる。これらの式より となり、ここでカレントミラー（15）（16）によつてI
c11＝Ic12となることから、 VX＝VR−VTln2M となつている。
のエミツタ電位をVR、VXとすると、 となる。これらの式より となり、ここでカレントミラー（15）（16）によつてI
c11＝Ic12となることから、 VX＝VR−VTln2M となつている。
こうして第２の請求項において縮少率に対応するトラ
ンジスタを用いることにより、違えられたベース電圧を
容易かつ安定に発生することができる。
ンジスタを用いることにより、違えられたベース電圧を
容易かつ安定に発生することができる。
G3 第３の請求項の実施例 第５図〜第７図はエミツタ面積及びエミツタ抵抗の最
大比率を縮少する場合である。
大比率を縮少する場合である。
すなわち第５図は８ビツトのDA変換器の例を示し、こ
の図において定電流源を構成するトランジスタ（1
a′），（1b′），（1c′）……（1h′）が、上位ビツ
ト側及び下位ビツト側の４個ずつ区分され、上位ビツト
側のトランジスタ（1e′）〜（1h′）のエミツタがそれ
ぞれエミツタ抵抗（4e′），（4f′），（4g′），（4
h′）を通じて所定の電圧VRの電圧源（２）の他端に接
続されると共に、下位ビツト側のトランジスタ（1a′）
〜（1d′）のエミツタがそれぞれエミツタ抵抗（4a′）
（4b′）（4c′）（4e′）を通じて互いに接続され、こ
の接続点が後述する電圧VYの電圧源（３′）を通じて電
圧源（２）の他端に接続される。
の図において定電流源を構成するトランジスタ（1
a′），（1b′），（1c′）……（1h′）が、上位ビツ
ト側及び下位ビツト側の４個ずつ区分され、上位ビツト
側のトランジスタ（1e′）〜（1h′）のエミツタがそれ
ぞれエミツタ抵抗（4e′），（4f′），（4g′），（4
h′）を通じて所定の電圧VRの電圧源（２）の他端に接
続されると共に、下位ビツト側のトランジスタ（1a′）
〜（1d′）のエミツタがそれぞれエミツタ抵抗（4a′）
（4b′）（4c′）（4e′）を通じて互いに接続され、こ
の接続点が後述する電圧VYの電圧源（３′）を通じて電
圧源（２）の他端に接続される。
さらにトランジスタ（1a′）〜（1h′）のベースが共
通に電圧源（２）の一端に接続されると共に、トランジ
スタ（1a′）〜（1h′）のコレクタが互いに接続され
て、この接続点から出力端子（100）が導出され、また
トランジスタ（1a′）〜（1h′）のエミツタにそれぞれ
スイツチング用のトランジスタ（5a），（5b），（5c）
……（5h）を通じてVccの電圧源（６）が接続される。
通に電圧源（２）の一端に接続されると共に、トランジ
スタ（1a′）〜（1h′）のコレクタが互いに接続され
て、この接続点から出力端子（100）が導出され、また
トランジスタ（1a′）〜（1h′）のエミツタにそれぞれ
スイツチング用のトランジスタ（5a），（5b），（5c）
……（5h）を通じてVccの電圧源（６）が接続される。
この回路において、さらに第６図は説明のための図で
あつて、この図では５ビツトの場合の定電流源の構成の
みが示されている。すなわち図において電流源用のトラ
ンジスタQ1′〜Q5′のエミツタ面積がそれぞれ重み付け
に比例して形成されると共に、このトランジスタQ1′〜
Q5′のベースが共通に電圧VRの電圧源（２）の一端に接
続される。
あつて、この図では５ビツトの場合の定電流源の構成の
みが示されている。すなわち図において電流源用のトラ
ンジスタQ1′〜Q5′のエミツタ面積がそれぞれ重み付け
に比例して形成されると共に、このトランジスタQ1′〜
Q5′のベースが共通に電圧VRの電圧源（２）の一端に接
続される。
そしてこの回路において、トランジスタQ1′,Q2′の
エミツタ抵抗R1′,R2′の抵抗値（ｒ）を等しくするた
めには、この状態でトランジスタQ1′のエミツタ電位が
トランジスタQ2′のエミツタ電位VR′に等しくなればよ
く、要求されるコレクタ電流Ic1,Ic2の電流比が1:2であ
ることから、エミツタ抵抗R1′の他端と電圧源（２）の
他端との間にVR′/2の電圧源（３′）を設ければよい。
エミツタ抵抗R1′,R2′の抵抗値（ｒ）を等しくするた
めには、この状態でトランジスタQ1′のエミツタ電位が
トランジスタQ2′のエミツタ電位VR′に等しくなればよ
く、要求されるコレクタ電流Ic1,Ic2の電流比が1:2であ
ることから、エミツタ抵抗R1′の他端と電圧源（２）の
他端との間にVR′/2の電圧源（３′）を設ければよい。
さらに一般的には、第７図に示すように、電流比を1:
2、エミツタ面積比を1:2として、エミツタ抵抗比を とした場合には、 から、 となる。
2、エミツタ面積比を1:2として、エミツタ抵抗比を とした場合には、 から、 となる。
また上述した第１の請求項の実施例において、ベース
エミツタ間電圧VBEの差ΔＶはベース電位から減算する
のと同様に、エミツタ電位に加算することによつても補
正することができる。
エミツタ間電圧VBEの差ΔＶはベース電位から減算する
のと同様に、エミツタ電位に加算することによつても補
正することができる。
すなわち例えば第７図において、電流比を1:2、エミ
ツタ面積及びエミツタ抵抗比を共に1:1とすると、 となる。
ツタ面積及びエミツタ抵抗比を共に1:1とすると、 となる。
そこで上述の実施例において、例えば電圧源（３′）
の電圧VYを とすることによつて、抵抗（4a′）〜（4h′）の抵抗値
をそれぞれ（4a′）:32r,（4b′）:16,（4c′）＝（4
e′）:8r,（4d′）＝（4f′）:4r,（4g′）:2r,（4
h′）:rとし、トランジスタ（1a′）〜（1h′）のエミ
ツタ面積をそれぞれ（1a）＝（1e）:s,（1b）＝（1f）:
2s,（1c）＝（1g）:4s,（1d）＝（1h）:8Sとすることが
でき、従来はそれぞれ128倍の最大比率が必要であつた
ものを32倍及び８倍に縮少することができる。
の電圧VYを とすることによつて、抵抗（4a′）〜（4h′）の抵抗値
をそれぞれ（4a′）:32r,（4b′）:16,（4c′）＝（4
e′）:8r,（4d′）＝（4f′）:4r,（4g′）:2r,（4
h′）:rとし、トランジスタ（1a′）〜（1h′）のエミ
ツタ面積をそれぞれ（1a）＝（1e）:s,（1b）＝（1f）:
2s,（1c）＝（1g）:4s,（1d）＝（1h）:8Sとすることが
でき、従来はそれぞれ128倍の最大比率が必要であつた
ものを32倍及び８倍に縮少することができる。
またこの場合には、ベース電圧は共通であるのでトラ
ンジスタ（5a）〜（5h）への影響は無い。
ンジスタ（5a）〜（5h）への影響は無い。
こうして第３の請求項においてエミツタ側の電源電圧
を違えることによつて、トランジスタを流れる電流の大
きさを任意に変更することができ、これを利用してトラ
ンジスタのエミツタ面積及びエミツタ抵抗の最大比率を
縮少することができる。
を違えることによつて、トランジスタを流れる電流の大
きさを任意に変更することができ、これを利用してトラ
ンジスタのエミツタ面積及びエミツタ抵抗の最大比率を
縮少することができる。
G4 第４の請求項の実施例 第８図は上述した電圧VYを発生するための回路であ
る。
る。
すなわち図において、エミツタ面積が2M:1の比率を有
するトランジスタ（11′）（12′）が設けられ、このト
ランジスタ（11′）（12′）のエミツタが共通に定電流
源（17）を介してVccの電圧源（６）に接続されて差動
接続とされると共に、トランジスタ（11′）（12′）の
コレクタ間がカレントミラー（18）を通じて互いに接続
される。またトランジスタ（12′）のベースが の電圧の得られる接続点に接続される。そしてトランジ
スタ（12′）のコレクタがトランジスタ（19）のベース
に接続され、このトランジスタ（19）のエミツタが電圧
源（２）の他端に接続され、コレクタがトランジスタ
（11′）のベースに接続される。
するトランジスタ（11′）（12′）が設けられ、このト
ランジスタ（11′）（12′）のエミツタが共通に定電流
源（17）を介してVccの電圧源（６）に接続されて差動
接続とされると共に、トランジスタ（11′）（12′）の
コレクタ間がカレントミラー（18）を通じて互いに接続
される。またトランジスタ（12′）のベースが の電圧の得られる接続点に接続される。そしてトランジ
スタ（12′）のコレクタがトランジスタ（19）のベース
に接続され、このトランジスタ（19）のエミツタが電圧
源（２）の他端に接続され、コレクタがトランジスタ
（11′）のベースに接続される。
従つてこの回路において、トランジスタ（11′）（1
2′）のコレクタ電流Ic11′,Ic12′が等しくなるように
フイードバツクがかかることから、第２の請求項の実施
例で説明したのと同様にして、 の電位をトランジスタ（11′）のベースに形成すること
ができる。
2′）のコレクタ電流Ic11′,Ic12′が等しくなるように
フイードバツクがかかることから、第２の請求項の実施
例で説明したのと同様にして、 の電位をトランジスタ（11′）のベースに形成すること
ができる。
こうして、第４の請求項において縮少率に対応するト
ランジスタを用いることにより、違えられたエミツタ側
の電源電圧を容易かつ安定に発生することができる。
ランジスタを用いることにより、違えられたエミツタ側
の電源電圧を容易かつ安定に発生することができる。
Ｈ 発明の効果 この発明によれば、第１、第３の請求項においてベー
ス電圧またはエミツタ側の電源電圧を違えることによつ
て、トランジスタを流れる電流の大きさを任意に変更す
ることができ、これを利用してトランジスタのエミツタ
面積等の最大比率を縮少することができるようになつ
た。
ス電圧またはエミツタ側の電源電圧を違えることによつ
て、トランジスタを流れる電流の大きさを任意に変更す
ることができ、これを利用してトランジスタのエミツタ
面積等の最大比率を縮少することができるようになつ
た。
また第２、第４の請求項において縮少率に対応するト
ランジスタを用いることにより、違えられたベース電圧
またはエミツタ側の電源電圧を容易かつ安定に発生する
ことができるようになつた。
ランジスタを用いることにより、違えられたベース電圧
またはエミツタ側の電源電圧を容易かつ安定に発生する
ことができるようになつた。
第１図は第１の請求項の発明の一例の構成図、第２図、
第３図はその説明のための図、第４図は第２の請求項の
発明の一例の構成図、第５図は第３の請求項の発明の一
例の構成図、第６図、第７図はその説明のための図、第
８図は第４の請求項の発明の一例の構成図、第９図〜第
13図は従来の技術の説明のための図である。 （１）（１′）（５）（11）（11′）（12）（12′）
（19）はトランジスタ、（２）（３）（３′）（６）
（13）は電圧源、（４）（４′）（14）は抵抗器、（1
5）（16）（18）はカレントミラー、（17）は定電流
源、（20）（30）（100）は出力端子である。
第３図はその説明のための図、第４図は第２の請求項の
発明の一例の構成図、第５図は第３の請求項の発明の一
例の構成図、第６図、第７図はその説明のための図、第
８図は第４の請求項の発明の一例の構成図、第９図〜第
13図は従来の技術の説明のための図である。 （１）（１′）（５）（11）（11′）（12）（12′）
（19）はトランジスタ、（２）（３）（３′）（６）
（13）は電圧源、（４）（４′）（14）は抵抗器、（1
5）（16）（18）はカレントミラー、（17）は定電流
源、（20）（30）（100）は出力端子である。
Claims (2)
- 【請求項１】複数の電流源トランジスタのエミッタ面積
とエミッタ抵抗を所定の比率で重み付けして所望比の電
流を形成し、 上記電流源トランジスタに並列にスイッチングトランジ
スタを設けてこれらのスイッチングトランジスタをデジ
タル信号に応じて制御することにより上記電流源トラン
ジスタの電流を任意に加算してDA変換された出力電流を
得ると共に、 上記複数の電流源トランジスタを任意に区分してこれら
の区分ごとの上記エミッタ面積を所定の比率で縮小し、 上記エミッタ面積の縮小率に対応するエミッタ面積比を
有する複数のトランジスタを設け、 これらのトランジスタに共通のベース電圧を印加し、 これらのトランジスタの一つに所定のエミッタ抵抗を設
け、 これらのトランジスタのコレクタ電流が一致するように
制御を行い、 これらのトランジスタのエミッタに得られる電圧を上記
区分ごと電流源トランジスタのベースに印加する ことを特徴とするDA変換器。 - 【請求項２】複数の電流源トランジスタのエミッタ面積
とエミッタ抵抗を所定の比率で重み付けして所望比の電
流を形成し、 上記電流源トランジスタに並列にスイッチングトランジ
スタを設けてこれらのスイッチングトランジスタをデジ
タル信号に応じて制御することにより上記電流源トラン
ジスタの電流を任意に加算してDA変換された出力電流を
得ると共に、 上記複数の電流源トランジスタを任意に区分してこれら
の区分ごとの上記エミッタ面積とエミッタ抵抗を所定の
比率で縮小し、 上記エミッタ面積とエミッタ抵抗の縮小率に対応するエ
ミッタ面積比を有する複数のトランジスタを設け、 これらのトランジスタを差動接続し、 これらのトランジスタの一つに所定のベース電圧を印加
し、 これらのトランジスタのコレクタ電流が一致するように
制御を行い、 これらのトランジスタのエミッタに得られる電流を上記
区分ごと電流源トランジスタのエミッタ側に印加する ことを特徴とするDA変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035557A JP2737907B2 (ja) | 1988-02-18 | 1988-02-18 | Ｄａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63035557A JP2737907B2 (ja) | 1988-02-18 | 1988-02-18 | Ｄａ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01212028A JPH01212028A (ja) | 1989-08-25 |
| JP2737907B2 true JP2737907B2 (ja) | 1998-04-08 |
Family
ID=12445032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63035557A Expired - Fee Related JP2737907B2 (ja) | 1988-02-18 | 1988-02-18 | Ｄａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737907B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007086104A1 (ja) * | 2006-01-24 | 2007-08-02 | Bosch Corporation | 自動二輪車のブレーキ制御方法及びその装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4653775B2 (ja) * | 2002-04-26 | 2011-03-16 | 東芝モバイルディスプレイ株式会社 | Ｅｌ表示装置の検査方法 |
| KR100638304B1 (ko) * | 2002-04-26 | 2006-10-26 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | Ｅｌ 표시 패널의 드라이버 회로 |
| JP4630884B2 (ja) * | 2002-04-26 | 2011-02-09 | 東芝モバイルディスプレイ株式会社 | Ｅｌ表示装置の駆動方法、およびｅｌ表示装置 |
| JP2004334124A (ja) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
| JP3999168B2 (ja) | 2003-07-04 | 2007-10-31 | シャープ株式会社 | キャリア検出回路およびそれを用いる赤外線通信装置 |
| JP2006020098A (ja) * | 2004-07-02 | 2006-01-19 | Toshiba Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701694A (en) | 1986-09-08 | 1987-10-20 | Tektronix, Inc. | Digitally selectable, multiple current source proportional to a reference current |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5668029A (en) * | 1979-11-08 | 1981-06-08 | Matsushita Electric Ind Co Ltd | Digital-analog converter |
| JPS5783924A (en) * | 1980-11-14 | 1982-05-26 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
| JPS58202621A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | Ｄ／ａ変換回路 |
-
1988
- 1988-02-18 JP JP63035557A patent/JP2737907B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701694A (en) | 1986-09-08 | 1987-10-20 | Tektronix, Inc. | Digitally selectable, multiple current source proportional to a reference current |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007086104A1 (ja) * | 2006-01-24 | 2007-08-02 | Bosch Corporation | 自動二輪車のブレーキ制御方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01212028A (ja) | 1989-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751497A (en) | Digital to analog converter with high output compliance | |
| JPH06314977A (ja) | 電流出力型デジタル／アナログ変換回路 | |
| US5940020A (en) | Digital to analog converter with a reduced resistor count | |
| JPS61210723A (ja) | デジタル‐アナログ変換器 | |
| US4982192A (en) | Digital-to-analog converter having common adjustment means | |
| JP2737907B2 (ja) | Ｄａ変換器 | |
| US4896157A (en) | Digital to analog converter having single resistive string with shiftable voltage thereacross | |
| US4567463A (en) | Circuit for improving the performance of digital to analog converters | |
| US4631522A (en) | Method and circuit for compensation of a multiplying digital-to-analog converter | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
| US5084703A (en) | Precision digital-to-analog converter | |
| JP2703120B2 (ja) | ディジタル・アナログ変換器 | |
| JP2952954B2 (ja) | 直並列型ａ／ｄ変換器 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP2628083B2 (ja) | ディジタルアナログ変換器 | |
| AU608179B2 (en) | Current split circuit having a digital to analog converter | |
| JPH0777353B2 (ja) | デジタル・アナログ変換器 | |
| JP2859015B2 (ja) | Ｄ／ａ変換回路 | |
| JP2985185B2 (ja) | Ｄａ変換回路 | |
| JPH05335961A (ja) | ディジタル／アナログ変換回路 | |
| SU1026124A1 (ru) | Стабилизатор переменного сигнала | |
| JPH01284121A (ja) | ディジタル・アナログ変換回路 | |
| JPH03104420A (ja) | ディジタルアナログ変換回路 | |
| KOUTZAROV | Digitally controlled inverting amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |