JP2628083B2 - ディジタルアナログ変換器 - Google Patents
ディジタルアナログ変換器Info
- Publication number
- JP2628083B2 JP2628083B2 JP63312419A JP31241988A JP2628083B2 JP 2628083 B2 JP2628083 B2 JP 2628083B2 JP 63312419 A JP63312419 A JP 63312419A JP 31241988 A JP31241988 A JP 31241988A JP 2628083 B2 JP2628083 B2 JP 2628083B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current sources
- group
- output
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は入力ディジタル量に比例したアナログ電流量
を出力する電流出力型ディジタルアナログ（以下「D/
A」と略称する）変換器に関し、特に、そのディジタル
量と電流量との間の比例直線性の改善に関するものであ
る。
を出力する電流出力型ディジタルアナログ（以下「D/
A」と略称する）変換器に関し、特に、そのディジタル
量と電流量との間の比例直線性の改善に関するものであ
る。
［従来の技術］ 第４図を参照して、従来のD/A変換器の一例が概略的
な回路図で示されている。図解の簡略化と明確化のため
に、第４図のD/A変換器は比較的少数のビット数ｎ＝３
のディジタル入力端子１を備えている。３つのディジタ
ル信号D2,D1およびD0は対応するそれぞれの入力端子１
に入力され、３ビットの２進符号を構成する。したがっ
て、アナログ出力信号は23＝８段階（一般には、2n段
階）の電流量となる。入力された２進符号はデコーダ２
によってデコードされる。入力ディジタル量に比例する
ように変換された出力アナログ量は、第１の出力線303
および第１の出力端子301を介して、電流量として表わ
される。他方、第２の出力線304と第２の出力端子302を
介して、第１の出力端子301を流れる電流量と相補的な
電流量が流される。
な回路図で示されている。図解の簡略化と明確化のため
に、第４図のD/A変換器は比較的少数のビット数ｎ＝３
のディジタル入力端子１を備えている。３つのディジタ
ル信号D2,D1およびD0は対応するそれぞれの入力端子１
に入力され、３ビットの２進符号を構成する。したがっ
て、アナログ出力信号は23＝８段階（一般には、2n段
階）の電流量となる。入力された２進符号はデコーダ２
によってデコードされる。入力ディジタル量に比例する
ように変換された出力アナログ量は、第１の出力線303
および第１の出力端子301を介して、電流量として表わ
される。他方、第２の出力線304と第２の出力端子302を
介して、第１の出力端子301を流れる電流量と相補的な
電流量が流される。
定電流源401〜407は、電圧入力端子８から与えられる
バイアス電圧VBによってバイアスされ、互いに等しい単
位電流を流すように意図されている。定電流源401〜407
のそれぞれに対応して切換スイッチ501〜507が設けられ
ている。切換スイッチ501〜507は、デコーダ２から出力
される切換制御信号を伝送する制御線601〜607によって
制御され、対応する定電流源401〜407を第１出力線303
と第２出力線304のいずれかに接続する。
バイアス電圧VBによってバイアスされ、互いに等しい単
位電流を流すように意図されている。定電流源401〜407
のそれぞれに対応して切換スイッチ501〜507が設けられ
ている。切換スイッチ501〜507は、デコーダ２から出力
される切換制御信号を伝送する制御線601〜607によって
制御され、対応する定電流源401〜407を第１出力線303
と第２出力線304のいずれかに接続する。
定電流源401〜407の配列に沿って接地線70が配置され
ており、接地線70の一端は接地点７で接地されている。
定電流源401〜407のそれぞれから流出した電流は、接地
線70に沿った異なる位置にあるそれぞれの接続ノード70
1〜707を介して接地線70に流入する。
ており、接地線70の一端は接地点７で接地されている。
定電流源401〜407のそれぞれから流出した電流は、接地
線70に沿った異なる位置にあるそれぞれの接続ノード70
1〜707を介して接地線70に流入する。
以上のように構成された第４図のD/A変換器におい
て、定電流源401〜407のそれぞれに流れる単位電流をI0
とすれば、接地点７へは7I0の電流が流入する。一方、
出力端子301に流れる電流は切換スイッチ501〜507の状
態によって0,I0,2I0,3I0,4I0,5I0,6I0および7I0の８段
階に変化し、これがD/A変換器の出力アナログ量を表わ
すことになる。たとえば入力信号としてD2D1D0＝［01
1］のディジタル値が入力された場合、これは10進数で
数値「３」を表わすので、切換スイッチ501〜507のうち
任意の３個を左に倒し、残りのスイッチを右へ倒せば第
１の出力端子301に流れる電流は3I0となる。第４図に示
す従来の装置では図の左端から順に３個のスイッチ501,
502および503が左へ倒され、第１の出力端子301には3I0
の電流が流れ、第２の出力端子302には4I0（＝7I0−3
I0）の電流が流れるように意図されている。
て、定電流源401〜407のそれぞれに流れる単位電流をI0
とすれば、接地点７へは7I0の電流が流入する。一方、
出力端子301に流れる電流は切換スイッチ501〜507の状
態によって0,I0,2I0,3I0,4I0,5I0,6I0および7I0の８段
階に変化し、これがD/A変換器の出力アナログ量を表わ
すことになる。たとえば入力信号としてD2D1D0＝［01
1］のディジタル値が入力された場合、これは10進数で
数値「３」を表わすので、切換スイッチ501〜507のうち
任意の３個を左に倒し、残りのスイッチを右へ倒せば第
１の出力端子301に流れる電流は3I0となる。第４図に示
す従来の装置では図の左端から順に３個のスイッチ501,
502および503が左へ倒され、第１の出力端子301には3I0
の電流が流れ、第２の出力端子302には4I0（＝7I0−3
I0）の電流が流れるように意図されている。
しかし、接地線70の内部抵抗は０ではないので接地線
70による電圧降下が生じ、各定電流源401〜407に加えら
れる実際のバイアス電圧は接地点７に最も近い定電流源
401において最大になり、接地点７から最も遠い定電流
源407において最小となる。
70による電圧降下が生じ、各定電流源401〜407に加えら
れる実際のバイアス電圧は接地点７に最も近い定電流源
401において最大になり、接地点７から最も遠い定電流
源407において最小となる。
第5A図は各定電流源401〜407を流れる実際の電流量を
示すグラフであり、その電流量の平均値をI0とすれば、
各定電流源401〜407を流れる実際の電流量は接地線70に
よる電圧降下のために一般にI0とは異なっている。した
がって、たとえば第４図に示すように切換スイッチ501,
502および503だけが左に倒されて定電流源401,402およ
び403へ出力端子301から電流が流入する場合、その電流
量の総和は3I0より大きくなる。このことは、一般的に
言えば、D/A変換器の比例直線性が損われることを意味
している。
示すグラフであり、その電流量の平均値をI0とすれば、
各定電流源401〜407を流れる実際の電流量は接地線70に
よる電圧降下のために一般にI0とは異なっている。した
がって、たとえば第４図に示すように切換スイッチ501,
502および503だけが左に倒されて定電流源401,402およ
び403へ出力端子301から電流が流入する場合、その電流
量の総和は3I0より大きくなる。このことは、一般的に
言えば、D/A変換器の比例直線性が損われることを意味
している。
そこで、特開昭61−240716は、定電流源401〜407の配
列の中心、すなわち定電流源が接地線に接続される接続
ノードに関連した配列の中心（第４図の場合は定電流源
404）に対し、対称な配列位置にある定電流源を順次第
１出力線303に接続するように制御するD/A変換器を開示
している。
列の中心、すなわち定電流源が接地線に接続される接続
ノードに関連した配列の中心（第４図の場合は定電流源
404）に対し、対称な配列位置にある定電流源を順次第
１出力線303に接続するように制御するD/A変換器を開示
している。
配列の中心から互いに対称な配列位置にある２つの定
電流源を実際に流れる電流は、接地線の電圧降下作用に
よって、平均電流I0に対してほぼ等量分多いか少ないか
の対照的な関係にある。したがって、スイッチ制御手段
601〜607によって第１の出力線303に接続される定電流
源を互いに対称な配列位置のものを選ぶことにより、定
電流源に流れる平均値I0より多い電流と定電流源に流れ
る平均値I0より少ない電流とを互いに打消し合わせるこ
とができる。その結果、D/A変換器の比例直線性を改善
することができるのである。
電流源を実際に流れる電流は、接地線の電圧降下作用に
よって、平均電流I0に対してほぼ等量分多いか少ないか
の対照的な関係にある。したがって、スイッチ制御手段
601〜607によって第１の出力線303に接続される定電流
源を互いに対称な配列位置のものを選ぶことにより、定
電流源に流れる平均値I0より多い電流と定電流源に流れ
る平均値I0より少ない電流とを互いに打消し合わせるこ
とができる。その結果、D/A変換器の比例直線性を改善
することができるのである。
しかし、定電流源401〜407を流れる実際の電流量は、
それらの定電流源を構成するトランジスタのしきい値電
圧のばらつきによっても影響を受ける。すなわち、同一
の半導体チップ上に１列に並んで形成されたトランジス
タのしきい値電圧は、その配列の方向に沿って谷形また
は山形の分布を示すことが多い。したがって、１列に整
列された定電流源401〜407を流れる電流量は、第5B図に
示された谷形の分布、または逆と山形の分布となる傾向
にある。
それらの定電流源を構成するトランジスタのしきい値電
圧のばらつきによっても影響を受ける。すなわち、同一
の半導体チップ上に１列に並んで形成されたトランジス
タのしきい値電圧は、その配列の方向に沿って谷形また
は山形の分布を示すことが多い。したがって、１列に整
列された定電流源401〜407を流れる電流量は、第5B図に
示された谷形の分布、または逆と山形の分布となる傾向
にある。
第5C図は、接地線70の内部抵抗による影響とトランジ
スタのしきい電圧のばらつきによる影響が複合された結
果として定電流源401〜407を実際に流れる電流量の分布
を示している。すなわち、第5C図のグラフに示された電
流量分布は、第5A図と第5B図に示されたグラフの電流量
分布を複合した分布となっている。
スタのしきい電圧のばらつきによる影響が複合された結
果として定電流源401〜407を実際に流れる電流量の分布
を示している。すなわち、第5C図のグラフに示された電
流量分布は、第5A図と第5B図に示されたグラフの電流量
分布を複合した分布となっている。
［発明が解決しようとする課題］ 特開昭61−240716に開示された技術は第5A図のような
電流量分布を有する定電流源配列を備えたD/A変換器の
比例直線性を改善するのには有効であるが、第5C図のよ
うな電流量分布を有する定電流源配列を備えたD/A変換
器の比例直線性を改善するには不十分である。
電流量分布を有する定電流源配列を備えたD/A変換器の
比例直線性を改善するのには有効であるが、第5C図のよ
うな電流量分布を有する定電流源配列を備えたD/A変換
器の比例直線性を改善するには不十分である。
そこで、本発明は、定電流源配列が第5C図のような電
流量分布を有する場合にも優れた比例直線例を示し得る
D/A変換器を提供することを目的としている。
流量分布を有する場合にも優れた比例直線例を示し得る
D/A変換器を提供することを目的としている。
［課題を解決するための手段］ 本発明によるD/A変換器は、所定の順序に配列された
複数の定電流源と、複数の定電流源のそれぞれから流出
した電流が互いに異なった位置で流入するように定電流
源の配列に沿って配置されかつ一端が接地された接地線
と、変換器によって入力ディジタル信号から変換された
アナログ信号を出力する第１の出力線と、変換されたア
ナログ信号と相補的なアナログ信号を出力する第２の出
力線と、第１の出力線および第２の出力線のいずれかか
ら定電流源に電流を流入させるために定電流源のそれぞ
れに対応して設けられた複数のスイッチと、複数のスイ
ッチのそれぞれのためのスイッチング制御信号を出力す
るように入力ディジタル信号をデコードするデコーダ
と、デコーダに応答して複数の定電流源を所定の順序と
異なる第２の順序で第１の出力線に接続するように複数
のスイッチを制御する複数の制御線とを備え、第２の順
序は、定電流源の配列の中央で分けられた第１のグルー
プと第２のグループのうちいずれか１つのグループ内の
２つの定電流源が選ばれる度ごとの後に他方のグループ
内の定電流源が選ばれ、同一のグループ内においてはそ
のグループ内の定電流源の配列の中央に関して対称に定
電流源が選ばれるような順序であることを特徴としてい
る。
複数の定電流源と、複数の定電流源のそれぞれから流出
した電流が互いに異なった位置で流入するように定電流
源の配列に沿って配置されかつ一端が接地された接地線
と、変換器によって入力ディジタル信号から変換された
アナログ信号を出力する第１の出力線と、変換されたア
ナログ信号と相補的なアナログ信号を出力する第２の出
力線と、第１の出力線および第２の出力線のいずれかか
ら定電流源に電流を流入させるために定電流源のそれぞ
れに対応して設けられた複数のスイッチと、複数のスイ
ッチのそれぞれのためのスイッチング制御信号を出力す
るように入力ディジタル信号をデコードするデコーダ
と、デコーダに応答して複数の定電流源を所定の順序と
異なる第２の順序で第１の出力線に接続するように複数
のスイッチを制御する複数の制御線とを備え、第２の順
序は、定電流源の配列の中央で分けられた第１のグルー
プと第２のグループのうちいずれか１つのグループ内の
２つの定電流源が選ばれる度ごとの後に他方のグループ
内の定電流源が選ばれ、同一のグループ内においてはそ
のグループ内の定電流源の配列の中央に関して対称に定
電流源が選ばれるような順序であることを特徴としてい
る。
［作用］ 本発明によるD/A変換器においては、定電流源の配列
の中央で分けられた第１のグループと第２のグループの
うちいずれかから１つのグループ内の２つの定電流源が
選ばれる度ごとの後に他方のグループ内の定電流源が選
ばれ、同一のグループ内においてはそのグループ内の定
電流源の配列の中央に関して対称に定電流源が選ばれて
第１の出力線に接続されるように、制御線によってスイ
ッチが制御される。したがって、定電流源の第１のグル
ープと第２のグループとの間で異なった電流量分布の形
態を有するD/A変換器においても、優れた比例直線性を
実現することができる。
の中央で分けられた第１のグループと第２のグループの
うちいずれかから１つのグループ内の２つの定電流源が
選ばれる度ごとの後に他方のグループ内の定電流源が選
ばれ、同一のグループ内においてはそのグループ内の定
電流源の配列の中央に関して対称に定電流源が選ばれて
第１の出力線に接続されるように、制御線によってスイ
ッチが制御される。したがって、定電流源の第１のグル
ープと第２のグループとの間で異なった電流量分布の形
態を有するD/A変換器においても、優れた比例直線性を
実現することができる。
［実施例］ 第１図を参照して、本発明の一実施例によるD/A変換
器が概略的な回路図で示されている。第１図のD/A変換
器は第４図のものに類似しているが、デコーダ2aが出力
するスイッチ制御信号601〜607の出力順序が異なってい
る。
器が概略的な回路図で示されている。第１図のD/A変換
器は第４図のものに類似しているが、デコーダ2aが出力
するスイッチ制御信号601〜607の出力順序が異なってい
る。
すなわち、入力ディジタル値の増大に伴なって定電流
源401〜407を第１の出力線303に接続していく順序を定
めるにあたって、定電流源401〜407の配列は、その中央
の境として、定電流源401〜404を含む第１のグループと
定電流源405〜407を含む第２のグループとにグループ分
けされている。そして、まず第１のグループ内の定電流
源401が選択されれば、次に同じ第１のグループ内の定
電流源配列の中央に関して対称な定電流源404が選択さ
れる。１つのグループ内で対称な定電流源が２つ選択さ
れる度ごとの後に、他方のグループ内の１つの定電流源
が選択される。すなわち、第１グループ内の対称な２つ
の定電流源401と404が選択された後には、第２グループ
内のたとえば定電流源407が選択される。第２グループ
内の１つの定電流源407が選択された後には、第１グル
ープ内の選択順序と同様に、第２グループ内で対称な定
電流源405が選択される。第２グループ内で対称な２つ
の定電流源407と405が選択された後には、再び第１グル
ープ内の１つの定電流源が選択される。以上のような選
択順序を繰返していくことによって、入力ディジタル値
の増大に伴なって、第１出力線303に接続される定電流
源の数が増大していくのである。
源401〜407を第１の出力線303に接続していく順序を定
めるにあたって、定電流源401〜407の配列は、その中央
の境として、定電流源401〜404を含む第１のグループと
定電流源405〜407を含む第２のグループとにグループ分
けされている。そして、まず第１のグループ内の定電流
源401が選択されれば、次に同じ第１のグループ内の定
電流源配列の中央に関して対称な定電流源404が選択さ
れる。１つのグループ内で対称な定電流源が２つ選択さ
れる度ごとの後に、他方のグループ内の１つの定電流源
が選択される。すなわち、第１グループ内の対称な２つ
の定電流源401と404が選択された後には、第２グループ
内のたとえば定電流源407が選択される。第２グループ
内の１つの定電流源407が選択された後には、第１グル
ープ内の選択順序と同様に、第２グループ内で対称な定
電流源405が選択される。第２グループ内で対称な２つ
の定電流源407と405が選択された後には、再び第１グル
ープ内の１つの定電流源が選択される。以上のような選
択順序を繰返していくことによって、入力ディジタル値
の増大に伴なって、第１出力線303に接続される定電流
源の数が増大していくのである。
なお、入力ディジタル値が減少する場合は前述と逆の
手順によって定電流源を第１出力線303から切離して第
２出力線304に接続していけばよいことが理解されよ
う。
手順によって定電流源を第１出力線303から切離して第
２出力線304に接続していけばよいことが理解されよ
う。
以下において、具体的数値による電流量分布を有する
定電流源配列を備えたD/A変換器に本発明と特開昭61−2
40716の発明を適用して、それらのD/A変換器の比例直線
性を比較する。
定電流源配列を備えたD/A変換器に本発明と特開昭61−2
40716の発明を適用して、それらのD/A変換器の比例直線
性を比較する。
第２図は、15個の定電流源404〜415の配列における具
体的電流量分布の一例を示すグラフである。15個の定電
流源401〜415を備えたD/A変換器は４桁の２進数をアナ
ログ電流量に変換し得ることが理解されよう。15個の定
電流源401〜415のすべてが第１の出力線303に接続され
るとき、出力端子301を流れる最大出力電流量は93（任
意電位）となる。したがって、定電流源401〜415の１個
あたりの平均出力電流量I0は、 I0＝93/15＝6.2 となる。すなわち、D/A変換器が完全な比例直線性を有
する場合には、第１出力線303に接続された定電流源の
数に依存して、I0＝6.2の整数倍の理想出力電流が流れ
ることになる。
体的電流量分布の一例を示すグラフである。15個の定電
流源401〜415を備えたD/A変換器は４桁の２進数をアナ
ログ電流量に変換し得ることが理解されよう。15個の定
電流源401〜415のすべてが第１の出力線303に接続され
るとき、出力端子301を流れる最大出力電流量は93（任
意電位）となる。したがって、定電流源401〜415の１個
あたりの平均出力電流量I0は、 I0＝93/15＝6.2 となる。すなわち、D/A変換器が完全な比例直線性を有
する場合には、第１出力線303に接続された定電流源の
数に依存して、I0＝6.2の整数倍の理想出力電流が流れ
ることになる。
ここで、特開昭61−240716によれば、ディジタル値の
増大に伴なう定電流源の選択順序は、定電流源401,415,
402,414,403,413,404,412,405,411,406,410,407,409,そ
して408の順となる。他方、本発明によれば、その選択
順序は定電流源401,408,415,409,402,407,414,410,403,
406,413,411,404,405,そして412の順となる。
増大に伴なう定電流源の選択順序は、定電流源401,415,
402,414,403,413,404,412,405,411,406,410,407,409,そ
して408の順となる。他方、本発明によれば、その選択
順序は定電流源401,408,415,409,402,407,414,410,403,
406,413,411,404,405,そして412の順となる。
表ＩとIIは、それぞれ特開昭61−240716の発明と本発
明を適用した場合の実際のアナログ出力電流量、および
その理想出力電流量からの偏差を示している。また、第
3A図と第3B図は、それぞれ表Ｉと表IIにおけるアナログ
出力電流量を示したグラフである。これらの表とグラフ
から明らかなように、特開昭61−240716の発明による最
大偏差は4.6であり、本発明による最大偏差2.8よりかな
り大きくなっている。また、特開昭61−240716の発明に
よる偏差は、その最大偏差のみならず、全体的に本発明
の偏差よりかなり大きくなっていることが明らかであろ
う。すなわち、本発明によるD/A変換器は、特開昭61−2
40716によるD/A変換器より優れた比例直線性を有してい
ることになる。
明を適用した場合の実際のアナログ出力電流量、および
その理想出力電流量からの偏差を示している。また、第
3A図と第3B図は、それぞれ表Ｉと表IIにおけるアナログ
出力電流量を示したグラフである。これらの表とグラフ
から明らかなように、特開昭61−240716の発明による最
大偏差は4.6であり、本発明による最大偏差2.8よりかな
り大きくなっている。また、特開昭61−240716の発明に
よる偏差は、その最大偏差のみならず、全体的に本発明
の偏差よりかなり大きくなっていることが明らかであろ
う。すなわち、本発明によるD/A変換器は、特開昭61−2
40716によるD/A変換器より優れた比例直線性を有してい
ることになる。
なお、以上の実施例では、定電流源配列を構成するト
ランジスタのしきい値電圧のばらつきが谷形の分布を有
する場合について主に述べたが、山形の分布を有する場
合にも本発明が有効であることが理解されよう。
ランジスタのしきい値電圧のばらつきが谷形の分布を有
する場合について主に述べたが、山形の分布を有する場
合にも本発明が有効であることが理解されよう。
また、第２図において定電流源409ないし415の電流量
が一定となっているが、定電流源409から415にかけて電
流量が漸増または漸減する場合にも本発明を有効である
ことが理解されよう。
が一定となっているが、定電流源409から415にかけて電
流量が漸増または漸減する場合にも本発明を有効である
ことが理解されよう。
［発明の効果］ 以上のように、本発明によれば、定電流源配列の中央
で分けられた定電流源の第１のグループと第２のグルー
プとの間で異なった電流量分布の形態を有する場合に
も、優れた比例直線性を示すD/A変換器を提供すること
ができる。
で分けられた定電流源の第１のグループと第２のグルー
プとの間で異なった電流量分布の形態を有する場合に
も、優れた比例直線性を示すD/A変換器を提供すること
ができる。
第１図は、本発明の一実施例によるD/A変換器を示す概
略的な回路図である。 第２図は、定電流源配列における電流量分布を示すグラ
フである。 第3A図は先行技術によるD/A変換器における比例直線性
を示すグラフであり、第3B図は本発明によるD/A変換器
における比例直線性を示すグラフである。 第４図は、従来のD/A変換器を示す概略的な回路図であ
る。 第5A図ないし第5C図は、定電流源配列における電流量分
布を示すグラフである。 図において、１はディジタル符号入力端子、２および2a
はデコーダ、７は接地点、８はバイアス電圧入力端子、
70は接地線、301は第１の出力端子、302は第２の出力端
子、303は第１の出力線、304は第２の出力線、401〜407
は定電流源、501〜507は切換スイッチ、601〜607はスイ
ッチ制御線、そして701〜707は接続ノードを示す。 なお、各図において、同一符号は同一内容または相当部
分を示す。
略的な回路図である。 第２図は、定電流源配列における電流量分布を示すグラ
フである。 第3A図は先行技術によるD/A変換器における比例直線性
を示すグラフであり、第3B図は本発明によるD/A変換器
における比例直線性を示すグラフである。 第４図は、従来のD/A変換器を示す概略的な回路図であ
る。 第5A図ないし第5C図は、定電流源配列における電流量分
布を示すグラフである。 図において、１はディジタル符号入力端子、２および2a
はデコーダ、７は接地点、８はバイアス電圧入力端子、
70は接地線、301は第１の出力端子、302は第２の出力端
子、303は第１の出力線、304は第２の出力線、401〜407
は定電流源、501〜507は切換スイッチ、601〜607はスイ
ッチ制御線、そして701〜707は接続ノードを示す。 なお、各図において、同一符号は同一内容または相当部
分を示す。
Claims (1)
- 【請求項１】ディジタルアナログ変換器であって、 所定の順序に配列された複数の定電流源と、 前記複数の定電流源のそれぞれから流出した電流が互い
に異なった位置で流入するように前記定電流源の配列に
沿って配置されかつ一端が接地された接地線と、 前記変換器によってディジタル信号から変換されたアナ
ログ信号を出力する第１の出力線と、 前記変換されたアナログ信号と相補的なアナログ信号を
出力する第２の出力線と、 前記第１の出力線と前記第２の出力線とのいずれかから
前記定電流源に電流を流入させるために前記定電流源の
それぞれに対応して設けられたスイッチング手段と、 前記スイッチング手段のそれぞれのためのスイッチング
制御信号を出力するように入力ディジタル信号をデコー
ドするデコーダ手段と、 前記デコーダ手段に応答して、前記複数の定電流源を前
記所定の順序と異なる第２の順序で前記第１の出力線に
接続するように前記スイッチング手段を制御する制御手
段とを備え、前記第２の順序は、前記定電流源配列の中
央で分けられた第１のグループと第２のグループのうち
いずれか１つのグループ内の２つの定電流源が選ばれる
度ごとの後に他方のグループ内の定電流源が選ばれ、同
一のグループ内においてはそのグループ内の前記定電流
源の配列の中央に関して対称に前記定電流源が選ばれる
ような順序であることを特徴とするディジタルアナログ
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312419A JP2628083B2 (ja) | 1988-12-08 | 1988-12-08 | ディジタルアナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312419A JP2628083B2 (ja) | 1988-12-08 | 1988-12-08 | ディジタルアナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02156730A JPH02156730A (ja) | 1990-06-15 |
| JP2628083B2 true JP2628083B2 (ja) | 1997-07-09 |
Family
ID=18029000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63312419A Expired - Fee Related JP2628083B2 (ja) | 1988-12-08 | 1988-12-08 | ディジタルアナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2628083B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4596421B2 (ja) * | 2005-04-28 | 2010-12-08 | 川崎マイクロエレクトロニクス株式会社 | Ｄａ変換器 |
| TWI757083B (zh) * | 2021-02-03 | 2022-03-01 | 瑞昱半導體股份有限公司 | 輸出電流的方法及電流輸出電路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61240716A (ja) * | 1985-04-17 | 1986-10-27 | Mitsubishi Electric Corp | ディジタルアナログコンバ−タ |
| JPS62166622A (ja) * | 1986-01-20 | 1987-07-23 | Hitachi Ltd | Ｄａコンバ−タ |
| JPS62292023A (ja) * | 1986-06-11 | 1987-12-18 | Nec Corp | Ｄ−ａ変換器 |
-
1988
- 1988-12-08 JP JP63312419A patent/JP2628083B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02156730A (ja) | 1990-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| US4695826A (en) | High accuracy digital-to-analog converter having symmetrical current source switching | |
| KR20010078087A (ko) | 개선된 선형성 및 정정시간을 갖는 디지털 스위칭포텐셔미터 | |
| US5014054A (en) | Digital-to-analog converter of the resistor string type | |
| US7109904B2 (en) | High speed differential resistive voltage digital-to-analog converter | |
| KR100484239B1 (ko) | 디지털/아날로그 변환기 | |
| KR19990023748A (ko) | 가변전류원 | |
| JP2628083B2 (ja) | ディジタルアナログ変換器 | |
| US4888589A (en) | Digital-to-analog converter with diode control | |
| US4644325A (en) | Low voltage, single power supply operated digital analog converter | |
| US5729231A (en) | Digital-to-analog converter having improved resistance to variations in DC current gain | |
| JPH0123966B2 (ja) | ||
| US4942397A (en) | Elimination of linearity superposition error in digital-to-analog converters | |
| US5136293A (en) | Differential current source type d/a converter | |
| JP2737907B2 (ja) | Ｄａ変換器 | |
| JPS6387809A (ja) | 演算増幅器 | |
| KR19980042945A (ko) | 출력 전류 변동을 억합할 수 있는 전류 출력형 디지털-아날로그 변환기 | |
| JP2703120B2 (ja) | ディジタル・アナログ変換器 | |
| KR900002443B1 (ko) | 디지탈 전이 레지스터 | |
| US5455580A (en) | Circuit device utilizing a plurality of transistor pairs | |
| JPS62292023A (ja) | Ｄ−ａ変換器 | |
| JP3128477B2 (ja) | 電圧分割回路 | |
| JPH1117545A (ja) | Ｄ／ａ変換器 | |
| JPH02253719A (ja) | ディジタル・アナログ変換器 | |
| JPH04418B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |