JPH02156730A - ディジタルアナログ変換器 - Google Patents
ディジタルアナログ変換器Info
- Publication number
- JPH02156730A JPH02156730A JP31241988A JP31241988A JPH02156730A JP H02156730 A JPH02156730 A JP H02156730A JP 31241988 A JP31241988 A JP 31241988A JP 31241988 A JP31241988 A JP 31241988A JP H02156730 A JPH02156730 A JP H02156730A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- current sources
- group
- output line
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 3
- 238000009826 distribution Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002301 combined effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は入力ディジタル量に比例したアナログ電流量を
出力する電流出力型ディジタルアナログ(以下rD/A
Jと略称する)変換器に関し、特に、そのディジタル量
と電流】との間の比例直線性の改善に関するものである
。
出力する電流出力型ディジタルアナログ(以下rD/A
Jと略称する)変換器に関し、特に、そのディジタル量
と電流】との間の比例直線性の改善に関するものである
。
[従来の技術]
第4図を参照して、従来のD/A変換器の一例が概略的
な回路図で示されている。図解の簡略化と明確化のため
に、第4図のD/A変換器は比較的少数のビット数n−
3のディジタル入力端子1を備えている。3つのディジ
タル信号D2.D。
な回路図で示されている。図解の簡略化と明確化のため
に、第4図のD/A変換器は比較的少数のビット数n−
3のディジタル入力端子1を備えている。3つのディジ
タル信号D2.D。
およびDoは対応するそれぞれの入力端子1に入力され
、3ビツトの2進符号を構成する。したがって、アナロ
グ出力信号は23−8段階(一般には、2″段階)の電
流量となる。入力された2進符号はデコーダ2によって
デコードされる。入力ディジタル量に比例するように変
換された出力アナログ量は、第1の出力線303および
第1の出力端子301を介して、電流量として表わされ
る。
、3ビツトの2進符号を構成する。したがって、アナロ
グ出力信号は23−8段階(一般には、2″段階)の電
流量となる。入力された2進符号はデコーダ2によって
デコードされる。入力ディジタル量に比例するように変
換された出力アナログ量は、第1の出力線303および
第1の出力端子301を介して、電流量として表わされ
る。
他方、第2の出力線304と第2の出力端子302を介
して、第1の出力端子301を流れる電流量と相補的な
電流量が流される。
して、第1の出力端子301を流れる電流量と相補的な
電流量が流される。
定電流源401〜407は、電圧入力端子8から与えら
れるバイアス電圧Vaによってバイアスされ、互いに等
しい単位電流を流すように意図されている。定電流源4
01〜407のそれぞれに対応して切換スイッチ501
〜507が設けられている。切換スイッチ501〜50
7は、デコーダ2から出力される切換制御信号を伝送す
る制御線601〜607によって制御され、対応する定
電流源401〜407を第1出力線303と第2出力線
304のいずれかに接続する。
れるバイアス電圧Vaによってバイアスされ、互いに等
しい単位電流を流すように意図されている。定電流源4
01〜407のそれぞれに対応して切換スイッチ501
〜507が設けられている。切換スイッチ501〜50
7は、デコーダ2から出力される切換制御信号を伝送す
る制御線601〜607によって制御され、対応する定
電流源401〜407を第1出力線303と第2出力線
304のいずれかに接続する。
定電流ill!401〜407の配列に沿って接地線7
0が配置されており、接地線70の一端は接地点7で接
地されている。定電流源401〜407のそれぞれから
流出した電流は、接地線70に沿った異なる位置にある
それぞれの接続ノード701〜707を介して接地線7
0に流入する。
0が配置されており、接地線70の一端は接地点7で接
地されている。定電流源401〜407のそれぞれから
流出した電流は、接地線70に沿った異なる位置にある
それぞれの接続ノード701〜707を介して接地線7
0に流入する。
以上のように構成された第4図のD/A変換器において
、定電流源401〜407のそれぞれに流れる単位電流
を■。とすれば、接地点7へは7Ioの電流が流入する
。一方、出力端子301に流れる電流は切換スイッチ5
01〜507の状態によって0.IQ、21o、31o
、410,5Io、61oおよび7■。の8段階に変化
し、これがD/A変換器の出力アナログ量を表わすこと
になる。たとえば入力信号としてD2D、Do−[01
1]のディジタル値が入力された場合、これは10進数
で数値「3」を表わすので、切換スイッチ501〜50
7のうち任意の3個を左に倒し、残りのスイッチを右へ
倒せば第1の出力端子301に流れる電流は3Ioとな
る。第4図に示す従来の装置では図の左端から順に3個
のスイッチ501,502および503が左へ倒され、
第1の出力端子301には3Ioの電流が流れ、第2の
出力端子302には41o (=71o−310)の
電流が流れるように意図されている。
、定電流源401〜407のそれぞれに流れる単位電流
を■。とすれば、接地点7へは7Ioの電流が流入する
。一方、出力端子301に流れる電流は切換スイッチ5
01〜507の状態によって0.IQ、21o、31o
、410,5Io、61oおよび7■。の8段階に変化
し、これがD/A変換器の出力アナログ量を表わすこと
になる。たとえば入力信号としてD2D、Do−[01
1]のディジタル値が入力された場合、これは10進数
で数値「3」を表わすので、切換スイッチ501〜50
7のうち任意の3個を左に倒し、残りのスイッチを右へ
倒せば第1の出力端子301に流れる電流は3Ioとな
る。第4図に示す従来の装置では図の左端から順に3個
のスイッチ501,502および503が左へ倒され、
第1の出力端子301には3Ioの電流が流れ、第2の
出力端子302には41o (=71o−310)の
電流が流れるように意図されている。
しかし、接地線70の内部抵抗は0ではないので接地線
70による電圧降下が生じ、各定電流源401〜407
に加えられる実際のバイアス電圧は接地点7に最も近い
定電流源401において最大になり、接地点7から最も
遠い定電流源407において最小となる。
70による電圧降下が生じ、各定電流源401〜407
に加えられる実際のバイアス電圧は接地点7に最も近い
定電流源401において最大になり、接地点7から最も
遠い定電流源407において最小となる。
第5A図は各定電流源401〜407を流れる実際の電
流量を示すグラフであり、その電流量の平均値をIoと
すれば、各定電流源401〜407を流れる実際の電流
量は接地線70による電圧降下のために一般に!。とは
異なっている。したがって、たとえば第4図に示すよう
に切換スイッチ501,502および503だけが左に
倒されて定電流源401,402および403へ出力端
子301から電流が流入する場合、その電流量の総和は
3Ioより大きくなる。このことは、一般的に言えば、
D/A変換器の比例直線性が損われることを意味してい
る。
流量を示すグラフであり、その電流量の平均値をIoと
すれば、各定電流源401〜407を流れる実際の電流
量は接地線70による電圧降下のために一般に!。とは
異なっている。したがって、たとえば第4図に示すよう
に切換スイッチ501,502および503だけが左に
倒されて定電流源401,402および403へ出力端
子301から電流が流入する場合、その電流量の総和は
3Ioより大きくなる。このことは、一般的に言えば、
D/A変換器の比例直線性が損われることを意味してい
る。
そこで、特開昭61−240716は、定電流源401
〜407の配列の中心、すなわち定電流源が接地線に接
続される接続ノードに関連した配列の中心(第4図の場
合は定電流源404)に対し、対称な配列位置にある定
電流源を順次第1出力線303に接続するように制御す
るD/A変換器を開示している。
〜407の配列の中心、すなわち定電流源が接地線に接
続される接続ノードに関連した配列の中心(第4図の場
合は定電流源404)に対し、対称な配列位置にある定
電流源を順次第1出力線303に接続するように制御す
るD/A変換器を開示している。
配列の中心から互いに対称な配列位置にある2つの定電
流源を実際に流れる電流は、接地線の電圧降下作用によ
って、平均電流!。に対してほぼ等量分多いか少ないか
の対照的な関係にある。したがって、スイッチ制御手段
601〜607によって第1の出力線303に接続され
る定電流源を互いに対称な配列位置のものを選ぶことに
より、定電流源に流れる平均値I。より多い電流と定電
流源に流れる平均値l。より少ない電流とを互いに打消
し合わせることができる。その結果、D/A変換器の比
例直線性を改善することができるのである。
流源を実際に流れる電流は、接地線の電圧降下作用によ
って、平均電流!。に対してほぼ等量分多いか少ないか
の対照的な関係にある。したがって、スイッチ制御手段
601〜607によって第1の出力線303に接続され
る定電流源を互いに対称な配列位置のものを選ぶことに
より、定電流源に流れる平均値I。より多い電流と定電
流源に流れる平均値l。より少ない電流とを互いに打消
し合わせることができる。その結果、D/A変換器の比
例直線性を改善することができるのである。
しかし、定電流源401〜407を流れる実際の電流量
は、それらの定電流源を構成するトランジスタのしきい
値電圧のばらつきによっても影響を受ける。すなわち、
同一の半導体チップ上に1列に並んで形成されたトラン
ジスタのしきい値電圧は、その配列の方向に沿って谷形
または山形の分布を示すことが多い。したがって、1列
に整列された定電流源401〜407を流れる電流量は
、第5B図に示された谷形の分布、または逆の山形の分
布となる傾向にある。
は、それらの定電流源を構成するトランジスタのしきい
値電圧のばらつきによっても影響を受ける。すなわち、
同一の半導体チップ上に1列に並んで形成されたトラン
ジスタのしきい値電圧は、その配列の方向に沿って谷形
または山形の分布を示すことが多い。したがって、1列
に整列された定電流源401〜407を流れる電流量は
、第5B図に示された谷形の分布、または逆の山形の分
布となる傾向にある。
第5C図は、接地線70の内部抵抗による影響とトラン
ジスタのしきい電圧のばらつきによる影響が複合された
結果として定電流源401〜407を実際に流れる電流
量の分布を示している。すなわち、第5C図のグラフに
示された電流量分布は、第5A図と第5B図に示された
グラフの電流量分布を複合した分布となっている。
ジスタのしきい電圧のばらつきによる影響が複合された
結果として定電流源401〜407を実際に流れる電流
量の分布を示している。すなわち、第5C図のグラフに
示された電流量分布は、第5A図と第5B図に示された
グラフの電流量分布を複合した分布となっている。
[発明が解決しようとする課H
特開昭61−240716に開示された技術は第5A図
のような電流量分布を有する定電流源配列を備えたD/
A変換器の比例直線性を改善するのには有効であるが、
第5C図のような電流量分布を有する定電流源配列を備
えたD/A変換器の比例直線性を改善するには不十分で
ある。
のような電流量分布を有する定電流源配列を備えたD/
A変換器の比例直線性を改善するのには有効であるが、
第5C図のような電流量分布を有する定電流源配列を備
えたD/A変換器の比例直線性を改善するには不十分で
ある。
そこで、本発明は、定電流源配列が第5C図のような電
流量分布を有する場合にも優れた比例直線例を示し得る
D/A変換器を提供することを目的としている。
流量分布を有する場合にも優れた比例直線例を示し得る
D/A変換器を提供することを目的としている。
°[課題を解決するための手段]
本発明によるD/A変換器は、所定の順序に配列された
複数の定電流源と、複数の定電流源のそれぞれから流出
した電流が互いに異なった位置で流入するように定電流
源の配列に沿って配置されかつ一端が接地された接地線
と、変換器によって入力ディジタル信号から変換された
アナログ信号を出力する第1の出力線と、変換されたア
ナログ信号と相補的なアナログ信号を出力する第2の出
力線と、第1の出力線および第2の出力線のいずれかか
ら定電流源に電流を流入させるために定電流源のそれぞ
れに対応して設けられた複数のスイッチと、複数のスイ
ッチのそれぞれのためのスイッチング制御信号を出力す
るように入力ディジタル信号をデコードするデコーダと
、デコーダに応答して複数の定電流源を所定の順序と異
なる第2の順序で第1の出力線に接続するように複数の
スイッチを制御する複数の制御線とを備え、第2の順序
は、定電流源の配列の中央で分けられた第1のグループ
と第2のグループのうちいずれか1つのグループ内の2
つの定電流源が選ばれる度ごとの後に他方のグループ内
の定電流源が選ばれ、同一のグループ内においてはその
グループ内の定電流源の配列の中央に関して対称に定電
流源が選ばれるような順序であることを特徴としている
。
複数の定電流源と、複数の定電流源のそれぞれから流出
した電流が互いに異なった位置で流入するように定電流
源の配列に沿って配置されかつ一端が接地された接地線
と、変換器によって入力ディジタル信号から変換された
アナログ信号を出力する第1の出力線と、変換されたア
ナログ信号と相補的なアナログ信号を出力する第2の出
力線と、第1の出力線および第2の出力線のいずれかか
ら定電流源に電流を流入させるために定電流源のそれぞ
れに対応して設けられた複数のスイッチと、複数のスイ
ッチのそれぞれのためのスイッチング制御信号を出力す
るように入力ディジタル信号をデコードするデコーダと
、デコーダに応答して複数の定電流源を所定の順序と異
なる第2の順序で第1の出力線に接続するように複数の
スイッチを制御する複数の制御線とを備え、第2の順序
は、定電流源の配列の中央で分けられた第1のグループ
と第2のグループのうちいずれか1つのグループ内の2
つの定電流源が選ばれる度ごとの後に他方のグループ内
の定電流源が選ばれ、同一のグループ内においてはその
グループ内の定電流源の配列の中央に関して対称に定電
流源が選ばれるような順序であることを特徴としている
。
[作用]
本発明によるD/A変換器においては、定電流源の配列
の中央で分けられた第1のグループと第2のグループの
うちいずれかから1つのグループ内の2つの定電流源が
選ばれる度ごとの後に他方のグループ内の定電流源が選
ばれ、同一のグループ内においてはそのグループ内の定
電流源の配列の中央に関して対称に定電流源が選ばれて
第1の出力線に接続されるように、制御線によってスイ
ッチが制御される。したがって、定電流源の第1のグル
ープと第2のグループとの間で異なった電流量分布の形
態を有するD/A変換器においても、優れた比例直線性
を実現することができる。
の中央で分けられた第1のグループと第2のグループの
うちいずれかから1つのグループ内の2つの定電流源が
選ばれる度ごとの後に他方のグループ内の定電流源が選
ばれ、同一のグループ内においてはそのグループ内の定
電流源の配列の中央に関して対称に定電流源が選ばれて
第1の出力線に接続されるように、制御線によってスイ
ッチが制御される。したがって、定電流源の第1のグル
ープと第2のグループとの間で異なった電流量分布の形
態を有するD/A変換器においても、優れた比例直線性
を実現することができる。
[実施例]
第1図を参照して、本発明の一実施例によるD/A変換
器が概略的な回路図で示されている。第1図のD/A変
換器は第4図のものに類似しているが、デコーダ2aが
出力するスイッチ制御信号601〜607の出力順序が
異なっている。
器が概略的な回路図で示されている。第1図のD/A変
換器は第4図のものに類似しているが、デコーダ2aが
出力するスイッチ制御信号601〜607の出力順序が
異なっている。
すなわち、入力ディジタル値の増大に伴なって定電流源
401〜407を第1の出力線303に接続していく順
序を定めるにあたって、定電流源401”−407の配
列は、その中央を境として、定電流源401〜404を
含む第1のグループと定電流源405〜407を含む第
2のグループとにグループ分けされている。そして、ま
ず第1のグループ内の定電流源401が選択されれば、
次に同じ第1のグループ内の定電流源配列の中央に関し
て対称な定電流源404が選択される。1つのグループ
内で対称な定電流源が2つ選択される度ごとの後に、他
方のグループ内の1つの定電流源が選択される。すなわ
ち、第1グループ内の対称な2つの定電流源401と4
04が選択された後には、第2グループ内のたとえば定
電流源407が選択される。第2グループ内の1つの定
電流源407が選択された後には、第1グループ内の選
択順序と同様に、第2グループ内で対称な定電流源40
5が選択される。第2グループ内で対称な2つの定電流
源407と405が選択された後には、再び第1グルー
プ内の1つの定電流源が選択される。以上のような選択
順序を繰返していくことによって、入力ディジタル値の
増大に伴なって、第1出力線303に接続される定電流
源の数が増大していくのである。
401〜407を第1の出力線303に接続していく順
序を定めるにあたって、定電流源401”−407の配
列は、その中央を境として、定電流源401〜404を
含む第1のグループと定電流源405〜407を含む第
2のグループとにグループ分けされている。そして、ま
ず第1のグループ内の定電流源401が選択されれば、
次に同じ第1のグループ内の定電流源配列の中央に関し
て対称な定電流源404が選択される。1つのグループ
内で対称な定電流源が2つ選択される度ごとの後に、他
方のグループ内の1つの定電流源が選択される。すなわ
ち、第1グループ内の対称な2つの定電流源401と4
04が選択された後には、第2グループ内のたとえば定
電流源407が選択される。第2グループ内の1つの定
電流源407が選択された後には、第1グループ内の選
択順序と同様に、第2グループ内で対称な定電流源40
5が選択される。第2グループ内で対称な2つの定電流
源407と405が選択された後には、再び第1グルー
プ内の1つの定電流源が選択される。以上のような選択
順序を繰返していくことによって、入力ディジタル値の
増大に伴なって、第1出力線303に接続される定電流
源の数が増大していくのである。
なお、入力ディジタル値が減少する場合は前述と逆の手
順によって定電流源を第1出力線303から切離して第
2出力線304に接続していけばよいことが理解されよ
う。
順によって定電流源を第1出力線303から切離して第
2出力線304に接続していけばよいことが理解されよ
う。
以下において、具体的数値による電流量分布を有する定
電流源配列を備えたD/A変換器に本発明と特開昭61
−240716の発明を適用して、それらのD/A変換
器の比例直線性を比較する。
電流源配列を備えたD/A変換器に本発明と特開昭61
−240716の発明を適用して、それらのD/A変換
器の比例直線性を比較する。
第2図は、15個の定電流源401〜415の配列にお
ける具体的電流量分布の一例を示すグラフである。15
個の定電流源401〜415を備えたD/A変換器は4
桁の2進数をアナログ電流量に変換し得ることが理解さ
れよう。15個の定電流源401〜415のすべてが第
1の出力線303に接続されるとき、出力端子301を
流れる最大出力電流量は93(任意単位)となる。した
がって、定電流源401〜415の1個あたりの平均出
力電流量■。は、 10−93/15−6.2 となる。すなわち、D/A変換器が完全な比例直線性を
有する場合には、第1出力線303に接続された定電流
源の数に依存して、1o−6,2の整数倍の理想出力電
流が流れることになる。
ける具体的電流量分布の一例を示すグラフである。15
個の定電流源401〜415を備えたD/A変換器は4
桁の2進数をアナログ電流量に変換し得ることが理解さ
れよう。15個の定電流源401〜415のすべてが第
1の出力線303に接続されるとき、出力端子301を
流れる最大出力電流量は93(任意単位)となる。した
がって、定電流源401〜415の1個あたりの平均出
力電流量■。は、 10−93/15−6.2 となる。すなわち、D/A変換器が完全な比例直線性を
有する場合には、第1出力線303に接続された定電流
源の数に依存して、1o−6,2の整数倍の理想出力電
流が流れることになる。
ここで、特開昭61−240716によれば、ディジタ
ル値の増大に伴なう定電流源の選択順序は、定電流源4
01,415,402,414゜403.413,40
4,412,405,411.406,410,407
,409.そして408の順となる。他方、本発明によ
れば、その選択順序は定電流源401,408,415
,409.402,407,414,410,403゜
406.413,411,404,405.そして41
2の順となる。
ル値の増大に伴なう定電流源の選択順序は、定電流源4
01,415,402,414゜403.413,40
4,412,405,411.406,410,407
,409.そして408の順となる。他方、本発明によ
れば、その選択順序は定電流源401,408,415
,409.402,407,414,410,403゜
406.413,411,404,405.そして41
2の順となる。
表1
表■
表■と■は、それぞれ特開昭61−240716の発明
と本発明を適用した場合の実際のアナログ出力電流量、
およびその理想出力電流量からの偏差を示している。ま
た、第3A図と第3B図は、それぞれ表Iと表■におけ
るアナログ出力電流量を示したグラフである。これらの
表とグラフから明らかなように、特開昭61−2407
16の発明による最大偏差は4.6であり、本発明によ
る最大偏差2.8よりかなり大きくなっている。また、
特開昭61−240716の発明による偏差は、その最
大偏差のみならず、全体的に本発明の偏差よりかなり大
きくなっていることが明らかであろう。′すなわち、本
発明によるD/A変換器は、特開昭61−240716
によるD/A変換器より優れた比例直線性を有している
ことになる。
と本発明を適用した場合の実際のアナログ出力電流量、
およびその理想出力電流量からの偏差を示している。ま
た、第3A図と第3B図は、それぞれ表Iと表■におけ
るアナログ出力電流量を示したグラフである。これらの
表とグラフから明らかなように、特開昭61−2407
16の発明による最大偏差は4.6であり、本発明によ
る最大偏差2.8よりかなり大きくなっている。また、
特開昭61−240716の発明による偏差は、その最
大偏差のみならず、全体的に本発明の偏差よりかなり大
きくなっていることが明らかであろう。′すなわち、本
発明によるD/A変換器は、特開昭61−240716
によるD/A変換器より優れた比例直線性を有している
ことになる。
なお、以上の実施例では、定電流源配列を構成するトラ
ンジスタのしきい値電圧のばらつきが谷形の分布を有す
る場合について主に述べたが、山形の分布を有する場合
にも本発明が有効であることが理解されよう。
ンジスタのしきい値電圧のばらつきが谷形の分布を有す
る場合について主に述べたが、山形の分布を有する場合
にも本発明が有効であることが理解されよう。
また、第2図において定電流源409ないし415の電
流量が一定となっているが、定電流源409から415
にかけて電流量が漸増または漸減する場合にも本発明を
有効であることが理解されよう。
流量が一定となっているが、定電流源409から415
にかけて電流量が漸増または漸減する場合にも本発明を
有効であることが理解されよう。
[発明の効果]
以上のように、本発明によれば、定電流源配列の中央で
分けられた定電流源の第1のグループと第2のグループ
との間で異なった電流量分布の形態を有する場合にも、
優れた比例直線性を示すD/A変換器を提供することが
できる。
分けられた定電流源の第1のグループと第2のグループ
との間で異なった電流量分布の形態を有する場合にも、
優れた比例直線性を示すD/A変換器を提供することが
できる。
第1図は、本発明の一実施例によるD/A変換器を示す
概略的な回路図である。 第2図は、定電流源配列における電流量分布を示すグラ
フである。 第3A図は先行技術によるD/A変換器における比例直
線性を示すグラフであり、第3B図は本発明によるD/
A変換器における比例直線性を示すグラフである。 第4図は、従来のD/A変換器を示す概略的な回路図で
ある。 第5A図ないし第5C図は、定電流源配列における電流
量分布を示すグラフである。 図において、1はディジタル符号入力端子、2および2
aはデコーダ、7は接地点、8はバイアス電圧入力端子
、70は接地線、301は第1の出力端子、302は第
2の出力端子、303は第1の出力線、304は第2の
出力線、401〜407は定電流源、501〜507は
切換スイッチ、601〜607はスイッチ制御線、そし
て701〜707は接続ノードを示す。 なお1、各図において、同一符号は同一内容または相当
部分を示す。
概略的な回路図である。 第2図は、定電流源配列における電流量分布を示すグラ
フである。 第3A図は先行技術によるD/A変換器における比例直
線性を示すグラフであり、第3B図は本発明によるD/
A変換器における比例直線性を示すグラフである。 第4図は、従来のD/A変換器を示す概略的な回路図で
ある。 第5A図ないし第5C図は、定電流源配列における電流
量分布を示すグラフである。 図において、1はディジタル符号入力端子、2および2
aはデコーダ、7は接地点、8はバイアス電圧入力端子
、70は接地線、301は第1の出力端子、302は第
2の出力端子、303は第1の出力線、304は第2の
出力線、401〜407は定電流源、501〜507は
切換スイッチ、601〜607はスイッチ制御線、そし
て701〜707は接続ノードを示す。 なお1、各図において、同一符号は同一内容または相当
部分を示す。
Claims (1)
- 【特許請求の範囲】 ディジタルアナログ変換器であって、 所定の順序に配列された複数の定電流源と、前記複数の
定電流源のそれぞれから流出した電流が互いに異なった
位置で流入するように前記定電流源の配列に沿って配置
されかつ一端が接地された接地線と、 前記変換器によってディジタル信号から変換されたアナ
ログ信号を出力する第1の出力線と、前記変換されたア
ナログ信号と相補的なアナログ信号を出力する第2の出
力線と、 前記第1の出力線と前記第2の出力線とのいずれかから
前記定電流源に電流を流入させるために前記定電流源の
それぞれに対応して設けられたスイッチング手段と、 前記スイッチング手段のそれぞれのためのスイッチング
制御信号を出力するように入力ディジタル信号をデコー
ドするデコーダ手段と、 前記デコーダ手段に応答して、前記複数の定電流源を前
記所定の順序と異なる第2の順序で前記第1の出力線に
接続するように前記スイッチング手段を制御する制御手
段とを備え、前記第2の順序は、前記定電流源配列の中
央で分けられた第1のグループと第2のグループのうち
いずれか1つのグループ内の2つの定電流源が選ばれる
度ごとの後に他方のグループ内の定電流源が選ばれ、同
一のグループ内においてはそのグループ内の前記定電流
源の配列の中央に関して対称に前記定電流源が選ばれる
ような順序であることを特徴とするディジタルアナログ
変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63312419A JP2628083B2 (ja) | 1988-12-08 | 1988-12-08 | ディジタルアナログ変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63312419A JP2628083B2 (ja) | 1988-12-08 | 1988-12-08 | ディジタルアナログ変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02156730A true JPH02156730A (ja) | 1990-06-15 |
JP2628083B2 JP2628083B2 (ja) | 1997-07-09 |
Family
ID=18029000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63312419A Expired - Fee Related JP2628083B2 (ja) | 1988-12-08 | 1988-12-08 | ディジタルアナログ変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2628083B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311198A (ja) * | 2005-04-28 | 2006-11-09 | Kawasaki Microelectronics Kk | Da変換器 |
CN114860013A (zh) * | 2021-02-03 | 2022-08-05 | 瑞昱半导体股份有限公司 | 输出电流的方法及电流输出电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61240716A (ja) * | 1985-04-17 | 1986-10-27 | Mitsubishi Electric Corp | ディジタルアナログコンバ−タ |
JPS62166622A (ja) * | 1986-01-20 | 1987-07-23 | Hitachi Ltd | Daコンバ−タ |
JPS62292023A (ja) * | 1986-06-11 | 1987-12-18 | Nec Corp | D−a変換器 |
-
1988
- 1988-12-08 JP JP63312419A patent/JP2628083B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61240716A (ja) * | 1985-04-17 | 1986-10-27 | Mitsubishi Electric Corp | ディジタルアナログコンバ−タ |
JPS62166622A (ja) * | 1986-01-20 | 1987-07-23 | Hitachi Ltd | Daコンバ−タ |
JPS62292023A (ja) * | 1986-06-11 | 1987-12-18 | Nec Corp | D−a変換器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311198A (ja) * | 2005-04-28 | 2006-11-09 | Kawasaki Microelectronics Kk | Da変換器 |
JP4596421B2 (ja) * | 2005-04-28 | 2010-12-08 | 川崎マイクロエレクトロニクス株式会社 | Da変換器 |
CN114860013A (zh) * | 2021-02-03 | 2022-08-05 | 瑞昱半导体股份有限公司 | 输出电流的方法及电流输出电路 |
CN114860013B (zh) * | 2021-02-03 | 2024-04-12 | 瑞昱半导体股份有限公司 | 输出电流的方法及电流输出电路 |
Also Published As
Publication number | Publication date |
---|---|
JP2628083B2 (ja) | 1997-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5495245A (en) | Digital-to-analog converter with segmented resistor string | |
US6414616B1 (en) | Architecture for voltage scaling DAC | |
JPH0426252B2 (ja) | ||
US8963757B2 (en) | D/A converter including higher-order resistor string | |
JP5956588B2 (ja) | デジタル/アナログ変換器 | |
US6778122B2 (en) | Resistor string digital to analog converter with differential outputs and reduced switch count | |
US5014054A (en) | Digital-to-analog converter of the resistor string type | |
US7109904B2 (en) | High speed differential resistive voltage digital-to-analog converter | |
JP3528958B2 (ja) | 電流加算型da変換器 | |
JP2009077370A (ja) | デジタルアナログ変換器 | |
KR20020059803A (ko) | 디지털/아날로그 변환기 | |
JPH02156730A (ja) | ディジタルアナログ変換器 | |
US5327134A (en) | D-A converter | |
JPS58198922A (ja) | 半導体集積回路によるd/a変換回路 | |
JP3494366B2 (ja) | Da変換器 | |
US5136293A (en) | Differential current source type d/a converter | |
US4591826A (en) | Gray code DAC ladder | |
JPH06268523A (ja) | D/a変換器 | |
JPH042220A (ja) | 参照電圧発生回路 | |
JPS6387809A (ja) | 演算増幅器 | |
US5455580A (en) | Circuit device utilizing a plurality of transistor pairs | |
JPS62292023A (ja) | D−a変換器 | |
JPH01165212A (ja) | 多ビット並列ディジタル信号回路用のインピーダンス変換回路 | |
JPH04217120A (ja) | ディジタル・アナログ変換器 | |
JPH04418B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |